JPS60160621A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPS60160621A
JPS60160621A JP1642184A JP1642184A JPS60160621A JP S60160621 A JPS60160621 A JP S60160621A JP 1642184 A JP1642184 A JP 1642184A JP 1642184 A JP1642184 A JP 1642184A JP S60160621 A JPS60160621 A JP S60160621A
Authority
JP
Japan
Prior art keywords
reaction
tube
flow rate
reaction source
insulation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1642184A
Other languages
English (en)
Inventor
Takuya Kato
卓哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP1642184A priority Critical patent/JPS60160621A/ja
Publication of JPS60160621A publication Critical patent/JPS60160621A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 本発明は、誘電体膜の形成方法に関し、特に、膜中を流
れるリーク電流が少く、また絶縁耐圧の高い誘電体膜を
形成する方法に関する。
〔従来技術の説明〕
近年、MO8型半導体装置が広く用いられ、その集積度
は年々高密度化が計られている3、従来、高密度化はパ
ターンを微細化することによシ行なわれてきた。しかし
、ダイナミック・ランダムアクセスメモリ(D RAM
 )の如き半導体装置では、パターンの微細化は信号に
対応した蓄積電荷量の低下を招き、α線などの放射線に
よるメモリの誤動作(ソフトエラー)が発生するという
問題を生ずる。このため、パターンを微細化しても蓄積
電荷量を低下させない手段を講する必要がある。従来、
電荷を蓄積する容量部分の絶縁膜を薄くし、容量値を低
下させないことで対処していた。しかし、膜が薄くなる
とピンホールが増大するため充分な電圧が得られず歩留
シが電圧するなど、薄膜化にも限界があった。
通常、容量部分の誘電体材料として、比誘電率3.9の
810zが用いられているが、比誘電率の高い材料を用
いれば同じ電極面積でも容部を大きくすることが可能と
カシ、従って、いっそうの微細化か可能となる。このた
め、すでに、Ta2O3、’L’ iozなどの高誘ち
、材料が検討されてきた。これらの膜を形成する手段は
、例えばTa、Ti などの全島材料を真空中で蒸着し
た後、酸素雰囲気中で熱処理する。あるいは、陽極酸化
するなどの手段で酸化することによル、もしくはスパッ
タリングによp Ta205 、TiO2などの絶縁物
置な真空中で付着させる1、オるいは気相成長法により
堆積するなどの手段で形成されている、しかしながら、
これらの手段を用いて形成された膜は、低電圧の印加で
リーク電流か多く流れる。そこでスパッタリングによシ
これら高誘電材料とリーク電流の小さい8iC)+を混
合した物質を造セ、比誘電率が大きくしかもリーク電流
の小さい絶縁物質を得ることが試みられている。しかし
、スパッタ法てはターゲット製作の際の不純物の混入を
防ぐことが鼾かしく、シたがりて高純度の膜を形成する
ことは困難である。、また、スパッタ法では組成化をコ
ントロールすることも難かしい、。
これらの問題点があるため、スパッタ法によ層形成され
た絶縁族はリーク電流が大きく未だ実用に耐える段階に
至っていない。(参考文献Th1nSO目d Film
s 29(1975)43−52)〔発明の目的〕 本発明の目的は、スパッタ法における純度の低下および
組成比コントロールの困難を排除し、比誘電率が大きく
しかもリーク電流が小はい高品質の絶縁膜を実現する方
法を提供することでおる3、〔発明の構成] このような目的を実現するために、本発明では内部に固
体または液体状態である一種゛以上の反応源を置く場所
を有する反応管に於いて、加熱装置。
によシレ反応源を気化し、キャリアガスを流すことによ
シ該反応源の流量を反応に必要な他のガスの流量とは独
立に調節して、気相成長法によυ牛導体基板上に骸反応
源の組成物質を含む絶縁物質と該反応源以外のガスによ
りib成される絶縁物質とを混在させた絶縁膜を形成す
る。気相成長法を用いれば、スパッタ法で必要なターゲ
ットの製作が不要となシ高純度の膜を形成することが可
能であるにもかかわらず従来気相成長法が使われなかっ
たのは、室温における蒸気圧が低い物質を反応源として
使用する場合、固体または液体である該反応源を加熱し
て気化した様、勿化した状態を保ちながら反応繁に導き
その流量を反応に必要な他のガスの流量とは独立に調節
することが困難であったためである。本発明では、反応
管の内部に固体または液体の反応源を置き、加熱装置に
よシ該反応源の気化状態を保ち、キャリアガスを導入す
ることによシ気化したし反応源の流量と反応に必黴な仙
、のガスの流量とを独立に調節できるようにしている。
。 〔発明の作用〕 本発明による絶縁膜の形成方法を用いれは、固体または
希体を反応源として使用した気相成長法において該反応
源の流量を自由に調節するこ七ができ、二種以上の絶縁
物質が混在した絶縁膜を容易につくることができる。。
〔実施例の説明〕
以下、本発明の実尻例について、図面を用いて詳細なa
門を行なう31図は本発明装置の概略を示したものであ
る。ここでは、融点が約20℃であるところの’i’a
 (OC2H5) sを固体または液体の反応源として
利用し、TazOs と8 iozを混合した比誘電率
が大きくしかもリーク電流の小さい高品質の絶縁族を形
成する場合をとシあげる。
反応管101の内部に皿102が置いてあシ該皿に常温
常圧のもとではし1体または液体であるところのTa(
OCzHs戸なる反応源103を載せた拡散炉104を
用いる。該反応管柱ヒーター105゜106.107に
よって加熱されそのrM度は温度コントロー>−108
によって制御される。反応管の内部、はロータリーポン
プ109およびメカニカルブースp−110によn O
,1〜1.0 ’I’orr VC@圧されている。ま
た反応管から出てくるガスは冷却トラップ111により
冷却される。エアバルブ112.113.寅14は配龜
115,116,117をそれぞれ開閉するものである
。ガスの供給および該ガスの流量の調節はガスシステム
118によって行なわれる61本実施例においては配管
116を通して5if4およびN20を流している。ま
たTa(OCzHs戸の流量を8iH4およびN20 
の流量とは独立に調節するためにキャリアガスとしてN
2を配管117を通して流している。このようにすると
、ヒーター107によシ400〜1000’Cに保たれ
た反応管内部にSiH4,N20およびTa(OCzH
s戸が流れ込み反応を起とす1.その結果、ボード11
9の上に置かれた半導体基板120上に、Ta2O+s
と8i(hとが混在した絶縁膜が形成される。該絶縁膜
は純度が高く、比誘電率が大きいというTazOsの特
徴とリーク電流が小さいという5i(hのIF−艶とを
両方&6えた高品質のk・縁膜である。
〔発明の効果〕
このようにしてつくられた比誘電率毅゛大きく L。
かもリーク電流が小づい絶縁膜を用いれば、ダイナミッ
ク・ランダム・アクセスメモリ(DRQ)の如き半導体
装置において、耐圧低下のための歩留シ低下を起こすこ
となく、シかも、蓄at市荷量の低下を招くことなくパ
ターンの微細化を行なうことができ、その結果MO8型
半導体装憤0集積度を飛蹄的に高密度化させる効果を生
じる。
以上述べたように、本発明は5、二種以上の絶、縁物質
が混在している絶&Thを形成する方法を提供した1、
この方法を用いれは、比誘電率が大きくしかもリーク電
流の小さい高品質の絶縁膜を形成するこ−とかでき、そ
の結果、集軸′度か飛開的に高密度化したMOB型半導
体装に?つくることができる効果を生じる。
なお、本発明の実施例においては’l”a (OC2)
1s ) sを反応源として説明を行なったが、本発明
の方法に於いては、Ta(OCzHs)s yc脇らず
室温における蒸気圧が低い種々な物質を気相成長の反応
源として使用することができる。酸化物が高い比誘電率
を示すところのTa、Tiなどの元素を含む化合物は室
温における蒸気圧が低いものがほとんどあシ、比誘電率
の大きい膜の形成において本発明の方法は非常に有効で
ある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための図でるる。 淘、図において、101・・・・・・反応管、1o2・
・・・・・皿、103・・・・・・固体または液体の反
応源、1o4・・・・・・拡散炉、105,106,1
07・・・・・・ヒーター、108・・・・・・温度コ
ントローラ、109・・・・・・ロータリーポンプ、1
10・・・・・・メカニカルブースター、111・・・
・・・冷却トラップ、112,113,114・旧・・
エアパルプ、115,116,117・・・・・・配管
、118・・・・・・ガスシステム、119・旧・・ボ
ード、12o・・・・・・半導体基鈑、。

Claims (1)

    【特許請求の範囲】
  1. 内部に固体または液体状態である一種以上の反応源を置
    く場所を有する反応管内に於いて、加熱装置によシ該反
    応源を気化し、キャリアガスを流すことによシ該反応源
    の流量を反応に必要な他のガスの流量とは独立に調節し
    て、気相成長法によシ半導体基板上に形成される絶縁膜
    に該反応源の組成物質を含む絶縁物質と該反応源以外の
    ガスによシ生成される絶縁物質とを混在させることを特
    徴とした絶縁膜の形成方法。
JP1642184A 1984-01-31 1984-01-31 絶縁膜の形成方法 Pending JPS60160621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1642184A JPS60160621A (ja) 1984-01-31 1984-01-31 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1642184A JPS60160621A (ja) 1984-01-31 1984-01-31 絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPS60160621A true JPS60160621A (ja) 1985-08-22

Family

ID=11915769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1642184A Pending JPS60160621A (ja) 1984-01-31 1984-01-31 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPS60160621A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225556B1 (ko) * 1991-07-10 1999-10-15 이데이 노부유끼 반도체기억장치의 커패시터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225556B1 (ko) * 1991-07-10 1999-10-15 이데이 노부유끼 반도체기억장치의 커패시터 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP3611392B2 (ja) キャパシタおよび高容量キャパシタの製造方法
US5552337A (en) Method for manfacturing a capacitor for a semiconductor memory device having a tautalum oxide film
US20020115306A1 (en) Method for forming a thin film
US5443030A (en) Crystallizing method of ferroelectric film
KR20020042228A (ko) 스트론튬 탄탈륨 산화물 박막 형성 장치 및 방법
JPH08279497A (ja) 半導体製造装置および半導体装置
JPH0421780A (ja) 気相成長装置
JPH0829943B2 (ja) 超伝導体薄膜の形成方法
JPS60160621A (ja) 絶縁膜の形成方法
US20020012222A1 (en) Dielectric-constant-enhanced capacitor
JPH1093051A (ja) 改善された誘電特性を有する薄膜タンタル酸化物層及びそのような層を用いた容量の作製方法
JPS63236335A (ja) ハフニウム酸化膜の気相成長法
JPH05251351A (ja) 強誘電体薄膜の形成方法
JPS60225434A (ja) 高誘電率多元複合酸化膜の形成法
JPH06145992A (ja) 半導体装置用誘電体の製造装置
US6989338B2 (en) Method for forming a multi-layered structure of a semiconductor device and methods for forming a capacitor and a gate insulation layer using the multi-layered structure
JP3130157B2 (ja) チタン酸化物系誘電体薄膜合成用cvd反応炉
KR920010426B1 (ko) Cvd를 이용한 pzt 박막의 제조방법
US3437577A (en) Method of fabricating uniform rare earth iron garnet thin films by sputtering
JP3399079B2 (ja) 誘電体薄膜と誘電体薄膜素子及びその製造方法
JPS60107838A (ja) 半導体装置の製造方法
KR940006664B1 (ko) 고유전율 캐패시터 절연막 제조방법
JP2004260024A (ja) 気相成長方法
JPH0660407B2 (ja) タンタル酸化膜の気相成長法
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法