JPS60154148A - ダイボンド接着状態の検出方法 - Google Patents

ダイボンド接着状態の検出方法

Info

Publication number
JPS60154148A
JPS60154148A JP956384A JP956384A JPS60154148A JP S60154148 A JPS60154148 A JP S60154148A JP 956384 A JP956384 A JP 956384A JP 956384 A JP956384 A JP 956384A JP S60154148 A JPS60154148 A JP S60154148A
Authority
JP
Japan
Prior art keywords
chip
substrate
heat
die bonding
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP956384A
Other languages
English (en)
Inventor
Yasuo Shimoda
下田 靖雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP956384A priority Critical patent/JPS60154148A/ja
Publication of JPS60154148A publication Critical patent/JPS60154148A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00Investigating or analyzing materials by the use of thermal means
    • G01N25/72Investigating presence of flaws

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の利用分野) 本発明はグイボンド接着状態の検出方法に関する。
(発明の背景) IC,LSIなどのチップを基板にグイボンドする時、
基板上に予め銀ペーストなどの接着剤を塗布しておかな
ければならない。自動機においては、量産無人方式であ
るので、所定の位置にペーストが塗布されない場合があ
る。
従来、ペースト塗布の有無の検出は、ペースト供給のシ
リンジ側と基板間に高電圧を加え、その導通の有無によ
り検出する方法がとられている。
しかし、ハイブリッドICのように、基板がセラミック
の場合は、導通試験を行うことができない。
また接着剤を用いないグイボンド、例えば7リツプチツ
プのバンプと基板とのA u −S i共晶によるグイ
ボンドにおいては、多数のバンプの接合状態を検出する
ことは不可能である。
従来、前記のように検出不可能なハイブリッドIC及び
フリップチップのグイボンド接着状態の検出は、破壊試
験による方法しかなく、自動機に組込み全数検査するこ
とはできない。即ち、抜き取りにより、チップ溶解、剥
しによって検査しなければならなく、作業性及び信頼性
に乏しいという欠点があった。
(発明の目的) 本発明の目的は、チップ及び基板がどのようなものであ
ってもグイボンドの接着状態を無接触非破壊で瞬時に検
出できるグイボンド接着状態の検出方法を提供すること
にある。
(発明の実施例) 以下、本発明の一実施例を第1図及び第2図により説明
する。基板1はダイボンドのためにヒートブロック2上
に載置され、熱伝導により成る一定の温度に達して熱平
衡状態になる。次にこの熱せられた基板1上に図示しな
い接着剤塗布装置により銀ペースト3を滴下し、溶剤が
適当に気発した状態でチップ4を搭載し、乾燥熱硬化さ
せて銀粒子による合金層を形成させ、ダイボンドが終る
第1図(a)は基板1に正しく銀ペースト3が塗布され
、熱硬化合金層を形成した場合を示す。第2図(alは
基板1に何らかの原因で銀ペースト3が滴下されなく、
基板1とチップ4間に空気フィルム5ができ、局部的な
接触しか生じない場合を示す。
前記のようにしてダイボンド終了後、ヒートブロック2
上で赤外線放射分布測定器を用いてチップ4表面の熱の
流入及び放散状態を測定する。第1図(a)のように基
板1に正しく銀ペーストが塗布され、熱硬化合金層を形
成した場合は、基板1からチップ4への熱の流入はチッ
プ4の底面に均一に近く流入し、チップ4の表面からの
熱放散と平衡して、第1図(b)に示すようにチップ4
の表面の温度分布は高熱領域6が一様に表われ、その周
りに低熱領域7かわずかに表われる。
第2図(a)に示すように基板lに銀ペースト3が滴下
されなく、基板1とチップ4間に空気フィルム5ができ
、局部的な接触しか生じない時は、基板1からのチップ
4に対する熱の流入にはむらが生じ、チップ4が熱平衡
に達しても、チップ4表面は第2図(b)に示すように
かなりのランダムな温度勾配が生じ、殆んど低熱領域7
が表われる。
このように赤外線放射分布測定器で測定した温度分布を
赤外線映像装置でカラー表示を行なうと、温度分布(勾
配)などが瞬時に判る。そこで、適当なカラーフィルタ
ーを用いて電気信号に変換することlこよって熱の流入
状態(高熱領域6)を知ることができ、この高熱領域6
を良品のパターンと比較することにより、ダイボンドの
良否が自動的に判定される。
第3図、第4図はフリップチップの場合を示し、第4図
(a)は基板1にチップ10のバンプ11が完全に接合
されている場合を、第4図(b)は基板1にチップ10
の一部のバンプ11のみが接合された場合を示す。この
ような場合もチップ10の所定位置における高熱領域6
の有無を検出することにより、ダイボンドの良否を検出
することができる。
なお、本発明は基板1が絶縁部材であるか、否かにかか
わらず適用できることはいうまでもない。
またチップはハイブリッドチップ、フリップチップζこ
限らず、いかなるチップにも適用できる。
(発明の効果) 以上の説明から明らかな如く、本発明によれば、ヒート
ブロック上に基板を載置し、この基板上にチップをダイ
ボンド後、ヒートブロック上でチップ表]111におけ
る熱の流入及び放散状態を赤外線放射分布測定器を用い
て測定し、チップの所定位置における高熱領域の有無を
検出するので、無接触非破壊方式でダイボンドの接着状
態を瞬時に検出できる。
【図面の簡単な説明】
第1図及び第2図は銀ペーストを介して基板ζこチップ
をダイボンドした場合を示し、第1図は銀ペーストによ
り基板とチップが完全に接着した場合で、(a)は側面
図、(b)は温度分布を示す平面図、第2図は銀ペース
トが塗布されなかった場合で、(a)は側面図、(bl
は温度分布を示す平面図、第3図及び第4図はフリップ
チップの場合で、第3図は側面図、第4図は温度分布を
示し、(a)は完全接合の場合の平面図、(b)は不完
全接合の場合の平面図である。 1・・・基板、 2・・・ヒートブロック、3・・・銀
ヘースト、 4・・・チップ、訃・・空気フィルム、 
6・・・高熱領域、7・・・低熱領域、 10・・・チ
ップ、11・・・バンプ。

Claims (1)

    【特許請求の範囲】
  1. ヒートブロック上ζこ基板を載置し、この基板上にチッ
    プをダイボンド後、ヒートブロック上でチップ表面にお
    ける熱の流入及び放散状態を赤外線放射分布測定器を用
    いて測定し、チップの所定位置における高熱領域の有無
    を検出することによりダイボンドの良否を検′出するこ
    とを特徴とするグイボンド接着状態の検出方法。
JP956384A 1984-01-24 1984-01-24 ダイボンド接着状態の検出方法 Pending JPS60154148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP956384A JPS60154148A (ja) 1984-01-24 1984-01-24 ダイボンド接着状態の検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP956384A JPS60154148A (ja) 1984-01-24 1984-01-24 ダイボンド接着状態の検出方法

Publications (1)

Publication Number Publication Date
JPS60154148A true JPS60154148A (ja) 1985-08-13

Family

ID=11723758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP956384A Pending JPS60154148A (ja) 1984-01-24 1984-01-24 ダイボンド接着状態の検出方法

Country Status (1)

Country Link
JP (1) JPS60154148A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391541A (ja) * 1986-10-06 1988-04-22 Fujitsu Ltd プリント板装置の半田付け個所検査方法
JPS63305238A (ja) * 1987-06-05 1988-12-13 Denyo Kk 電子部品の接合部検査方法
US6592253B2 (en) * 2001-10-09 2003-07-15 Northrop Grumman Corporation Precision temperature probe having fast response
JP2015055618A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の検査方法及び半導体装置の検査装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129431A (en) * 1974-09-02 1976-03-12 Kuraray Co Ritsutaikiseisareta fuaruneshirusakusan mataha sonoesuterurui no seizoho

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129431A (en) * 1974-09-02 1976-03-12 Kuraray Co Ritsutaikiseisareta fuaruneshirusakusan mataha sonoesuterurui no seizoho

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391541A (ja) * 1986-10-06 1988-04-22 Fujitsu Ltd プリント板装置の半田付け個所検査方法
JPS63305238A (ja) * 1987-06-05 1988-12-13 Denyo Kk 電子部品の接合部検査方法
US6592253B2 (en) * 2001-10-09 2003-07-15 Northrop Grumman Corporation Precision temperature probe having fast response
JP2015055618A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の検査方法及び半導体装置の検査装置
CN104458788A (zh) * 2013-09-13 2015-03-25 株式会社东芝 半导体装置的检查方法以及半导体装置的检查装置

Similar Documents

Publication Publication Date Title
JPH04226046A (ja) 電子チップの非破壊電気検査方法
US6069366A (en) Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit
US6395580B1 (en) Backside failure analysis for BGA package
JPH04303946A (ja) 半導体装置
JPS60154148A (ja) ダイボンド接着状態の検出方法
CN111696880B (zh) 一种基于tsv硅晶圆重构的裸芯片kgd筛选方法
Kim et al. Development of extremely thin profile flip chip CSP using laser assisted bonding technology
US6559670B1 (en) Backside liquid crystal analysis technique for flip-chip packages
US6405359B1 (en) Method for backside failure analysis requiring simple bias conditions
US11923214B2 (en) Semiconductor packaging apparatus and method of manufacturing semiconductor device using the same
JPH0444945B2 (ja)
TW200300286A (en) Package enclosing multiple packaged chips
US20060156080A1 (en) Method for the thermal testing of a thermal path to an integrated circuit
US6597444B1 (en) Determination of flux coverage
US5706577A (en) No fixture method to cure die attach for bonding IC dies to substrates
Jemaa et al. In situ measurement method for temperature profile optimization during thermocompression bonding process
Jemaa et al. Integrated RTD sensors for maintaining thermal uniformity during TCB process
JPS60171441A (ja) ダイボンド接着状態の検出方法
JP3424649B2 (ja) 半導体装置の故障解析方法
US20240170445A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JPH07326642A (ja) ボンディングヘッド構造
JP2960301B2 (ja) 回路素子接合部の検査方法
Adams et al. Analysis and development of a thermocompression bond schedule for beam lead devices
JPS6124822B2 (ja)
Malik et al. Die-Level Thinning for Flip-Chip Integration on Flexible Sub-Strates. Electronics 2022, 11, 849