JPS60150150A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS60150150A JPS60150150A JP59005932A JP593284A JPS60150150A JP S60150150 A JPS60150150 A JP S60150150A JP 59005932 A JP59005932 A JP 59005932A JP 593284 A JP593284 A JP 593284A JP S60150150 A JPS60150150 A JP S60150150A
- Authority
- JP
- Japan
- Prior art keywords
- information
- identification code
- scrambler
- rom
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 3
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 210000001550 testis Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Technology Law (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は読出し専用メモリー（以下、ＲＯｉＶｌという
）またはワンチップマ□・イクロコンピュータのＲＯＭ
の記塊内容の漏洩を防止できるメモリ装置に関するもの
である。 １ 従来、製造過程で記憶□すべき情報内容を固定するＲＯ
Ｍまたはワンチップマイクロコンピュータに内蔵された
ＲＯＭを読み出すには殆んどの場合２複数の外部端子に
所定の読み出し制御信号やアドレスを与えて行っていた
読出し制御（，４号には特別の識別コードを有し、この
識別コード以外では読み出せないようにしたり、アドレ
スの考え方に特別の工夫ｔしたシして記憶情報の漏洩防
止の対策がなされていた。この漏洩防止対策は製造仕様
上明確にされている場合と機密保護のため製造仕様・か
らも解らないようにされている巻付とがある。
）またはワンチップマ□・イクロコンピュータのＲＯＭ
の記塊内容の漏洩を防止できるメモリ装置に関するもの
である。 １ 従来、製造過程で記憶□すべき情報内容を固定するＲＯ
Ｍまたはワンチップマイクロコンピュータに内蔵された
ＲＯＭを読み出すには殆んどの場合２複数の外部端子に
所定の読み出し制御信号やアドレスを与えて行っていた
読出し制御（，４号には特別の識別コードを有し、この
識別コード以外では読み出せないようにしたり、アドレ
スの考え方に特別の工夫ｔしたシして記憶情報の漏洩防
止の対策がなされていた。この漏洩防止対策は製造仕様
上明確にされている場合と機密保護のため製造仕様・か
らも解らないようにされている巻付とがある。
しかしながら、製造工程では良・不良の製品検査の必要
があるため、漏洩対策が製造仕様で解らない場合であっ
ても、□メモリー装置の内部データバスに直接命令を注
入できるようにしである。これによりて製品検査がＬＳ
Ｉテスタのテストプログラムによシ各種命情実行をして
、故障置所確認等の診断ｔしている。 □ ・ しかるに、使用者の受入検査においても、使用者の
発注仕様通りのＲＯＭコードであるかどうかをＬＳＩテ
スタ等゛を用いて内容確認を実施する場合がある。斯様
な場合製造者は購入者に内部データバスに直接命令を注
入するＲＯＭ読み出し方法を提示しなければならない。
があるため、漏洩対策が製造仕様で解らない場合であっ
ても、□メモリー装置の内部データバスに直接命令を注
入できるようにしである。これによりて製品検査がＬＳ
Ｉテスタのテストプログラムによシ各種命情実行をして
、故障置所確認等の診断ｔしている。 □ ・ しかるに、使用者の受入検査においても、使用者の
発注仕様通りのＲＯＭコードであるかどうかをＬＳＩテ
スタ等゛を用いて内容確認を実施する場合がある。斯様
な場合製造者は購入者に内部データバスに直接命令を注
入するＲＯＭ読み出し方法を提示しなければならない。
このため、ＲＯＭ読み出し方法の提示ケ受けた使用者は
他のメモリー装置の記憶すＮ報の内容も読み出せること
となる。
他のメモリー装置の記憶すＮ報の内容も読み出せること
となる。
このだめ、記憶情報の秘密保護が十分には行えない欠点
がある。
がある。
本発明の目的は記憶情報の秘密保ｉ／９の完全なメモリ
ー装置を得ることにある。
ー装置を得ることにある。
本発明によれば、記憶素子部と読出し制御部とを有し、
読出し制御部では識別コードで読み出しができ、この識
別コード１応じて所定の法則でもってアドレス情報の配
列等に変更を加えたシ読み出された情報の配列等に変更
を訓えて読み出し情報を外部に取り出しているメモリー
装置を得る。
読出し制御部では識別コードで読み出しができ、この識
別コード１応じて所定の法則でもってアドレス情報の配
列等に変更を加えたシ読み出された情報の配列等に変更
を訓えて読み出し情報を外部に取り出しているメモリー
装置を得る。
以下に、従来リワンチップマイクロコンピュータのＲＯ
Ｍ１Ｊみ出し機構と本発明によるワンチップマイクロコ
ンピュータのＲＯＭ読み出し機構を回向を参照してより
詳細に説明する。
Ｍ１Ｊみ出し機構と本発明によるワンチップマイクロコ
ンピュータのＲＯＭ読み出し機構を回向を参照してより
詳細に説明する。
第１図は匝米のワンチップマイクロコンピュータ内のｒ
＜ ｏ Ｍ貌み出し機構を説明するためめ回路構成図で
ある。第１図中ＲＯＭ読み出し制御回路２はクロックＸ
とＴＥＳ’ｌ’１．Ｔ１３ＳＴ１．ＲＥＳＨＴ端子にＰ
ｊｉ定の信号が外部から入力されるとアドレスカウンタ
３をＲＯＭの先頭番地例えば（００００）Ｈに設定信号
ａｃ ｆ出力する。特に、’ｒｇｓ’ｒｔ又はＴＥＳＴ
２端子には識別コードを入力する必要がある。その後ア
ドレスカウンタ３がｉｎｃ信号に同期して増加するバイ
ナリカウント動作を続け、このバイナリカウント動作に
よって得られる各アドレス情報ＡＯ〜ｎは読み出し制御
回路２からのａｌ信号によシラッチ回路４を通してＲＯ
Ｍ ５に供給される◇ＲＵＭ５からは、挽み出し５１１
Ｊ御回路２から出力されんｏｕｔ 信号に同期して、ラ
ッチ回路４から供給されるアドレスｔ＃ ４に応じたデ
ータｄｏ−ｘが出力され出力ポートロにｄ７信号によシ
一旦ラッチされ、外部に出力される。
＜ ｏ Ｍ貌み出し機構を説明するためめ回路構成図で
ある。第１図中ＲＯＭ読み出し制御回路２はクロックＸ
とＴＥＳ’ｌ’１．Ｔ１３ＳＴ１．ＲＥＳＨＴ端子にＰ
ｊｉ定の信号が外部から入力されるとアドレスカウンタ
３をＲＯＭの先頭番地例えば（００００）Ｈに設定信号
ａｃ ｆ出力する。特に、’ｒｇｓ’ｒｔ又はＴＥＳＴ
２端子には識別コードを入力する必要がある。その後ア
ドレスカウンタ３がｉｎｃ信号に同期して増加するバイ
ナリカウント動作を続け、このバイナリカウント動作に
よって得られる各アドレス情報ＡＯ〜ｎは読み出し制御
回路２からのａｌ信号によシラッチ回路４を通してＲＯ
Ｍ ５に供給される◇ＲＵＭ５からは、挽み出し５１１
Ｊ御回路２から出力されんｏｕｔ 信号に同期して、ラ
ッチ回路４から供給されるアドレスｔ＃ ４に応じたデ
ータｄｏ−ｘが出力され出力ポートロにｄ７信号によシ
一旦ラッチされ、外部に出力される。
ワンチップマイクロコンピュータ−では１つのＲＯＭア
ドレスデータラッチからＲＯＭデータの出力ポートロか
らの出力迄、ＣＰＵの所定サイクルが費やされる。ＲＥ
ＳＨＴ、 Ｔ１３ＳＴ１． ＴＥＳＴ２． Ｘ信号入力
端子、 ｄｏ〜１ｎ信号出力端子は通常ワンチップマイ
クロコンピュータを応用時使用する仕様に記されている
端子と兼用して使用され端子の節約がはかれている。か
かるメモリー装置ではＴＥＳＴＩ又はＴＥＳＴ２端子に
与える識別コードさえ判明すれば、記憶情報の匝み出し
が行えるため、記憶情報の秘密保護は十分ではなかった
。
ドレスデータラッチからＲＯＭデータの出力ポートロか
らの出力迄、ＣＰＵの所定サイクルが費やされる。ＲＥ
ＳＨＴ、 Ｔ１３ＳＴ１． ＴＥＳＴ２． Ｘ信号入力
端子、 ｄｏ〜１ｎ信号出力端子は通常ワンチップマイ
クロコンピュータを応用時使用する仕様に記されている
端子と兼用して使用され端子の節約がはかれている。か
かるメモリー装置ではＴＥＳＴＩ又はＴＥＳＴ２端子に
与える識別コードさえ判明すれば、記憶情報の匝み出し
が行えるため、記憶情報の秘密保護は十分ではなかった
。
第２図は本発明の一実施例によるワンチップマイクロコ
ンピュータのｋ＜ ＯＭ読み出し機構？示す回路構成図
である。第１１図中３．４，５．６は第１図と全く同様
の回路であるが読み出し制御回路２′は第１図の読み出
し制御回路２の機能に入力ラッチ回路８とスクランブラ
７と９とを制御する機能が付加ちれている。ＲＯＭ５の
読み出し操作時、アドレスカウンタ３ ’ｒ： （ｏｏ
ｏｏ）ｉ（に初期設定する前に、複数のポー）ＰＮ〜α
に識別コードを入力するとこの識別コードは入力ラッテ
回路８に読み出し制御回路２からのｉｎ 信号で一旦ラ
ッチされ、スクランプ２９に送られる。スクランブラ９
に送られる。スクランプ２９では識別コード内容により
て所定の法則をもってＲＯＭ ５から出力された記憶内
容の配列を変換するようにデータスクランプラフに情報
を交える。データスクランブラ７で配列の変換された記
憶情報が出力ポートロがら取り出される。
ンピュータのｋ＜ ＯＭ読み出し機構？示す回路構成図
である。第１１図中３．４，５．６は第１図と全く同様
の回路であるが読み出し制御回路２′は第１図の読み出
し制御回路２の機能に入力ラッチ回路８とスクランブラ
７と９とを制御する機能が付加ちれている。ＲＯＭ５の
読み出し操作時、アドレスカウンタ３ ’ｒ： （ｏｏ
ｏｏ）ｉ（に初期設定する前に、複数のポー）ＰＮ〜α
に識別コードを入力するとこの識別コードは入力ラッテ
回路８に読み出し制御回路２からのｉｎ 信号で一旦ラ
ッチされ、スクランプ２９に送られる。スクランブラ９
に送られる。スクランプ２９では識別コード内容により
て所定の法則をもってＲＯＭ ５から出力された記憶内
容の配列を変換するようにデータスクランプラフに情報
を交える。データスクランブラ７で配列の変換された記
憶情報が出力ポートロがら取り出される。
メモリ装置製造時には、使用者が用いる識別コードを受
注時に知りておく必要がある。これを元にスクランブラ
９によってＲＯＭデータがどのようにスフ２ンプルされ
るかを使用者に知らせる。
注時に知りておく必要がある。これを元にスクランブラ
９によってＲＯＭデータがどのようにスフ２ンプルされ
るかを使用者に知らせる。
データスクランブラ７ではＲＯＭ５から出力されるデー
タにピット列の並べ換えやある論理とのＡＮＬ）をとっ
たシして様々な変換を加えている。
タにピット列の並べ換えやある論理とのＡＮＬ）をとっ
たシして様々な変換を加えている。
この変更は購入者の秘密保持のために任意に設定される
。このスクランプ：７７．９での入組の仕方を識別コー
ドによって色々と変えると、特定の製品の使用者がその
変更法則を知らされても他の製品には通用できない。こ
のためそれぞれのＲＯＭの記憶・情報の秘密はザられる
。
。このスクランプ：７７．９での入組の仕方を識別コー
ドによって色々と変えると、特定の製品の使用者がその
変更法則を知らされても他の製品には通用できない。こ
のためそれぞれのＲＯＭの記憶・情報の秘密はザられる
。
このようにしてΦｔみ出された記憶情報からプロダラム
を解読するにはン７トクエアまたはハードウェアによっ
てスクランブルの遂、の操作をかける必要がある。ワン
チップマイクロコンピュータ内では外部への読み出し以
外に内部で使用する時にはスクランブルをかけないよう
にすれば良い。
を解読するにはン７トクエアまたはハードウェアによっ
てスクランブルの遂、の操作をかける必要がある。ワン
チップマイクロコンピュータ内では外部への読み出し以
外に内部で使用する時にはスクランブルをかけないよう
にすれば良い。
上記実施例ではスクランブルをかけるのＲＯＭ５の出力
データについてだけ適用したがＲＯＭ５に加えるアドレ
ス情報にも適用すれば更に機密保護の信頼性を向上でき
る。ユーザ識別コードのビット数が多い程向上できるが
更にＰＮ−Ｐαの端子についてシリアルピットレートに
よる識別をも考慮した回路にすると一層の効果が期待で
きる。
データについてだけ適用したがＲＯＭ５に加えるアドレ
ス情報にも適用すれば更に機密保護の信頼性を向上でき
る。ユーザ識別コードのビット数が多い程向上できるが
更にＰＮ−Ｐαの端子についてシリアルピットレートに
よる識別をも考慮した回路にすると一層の効果が期待で
きる。
第１図は従来のＲＯＭの読み出しだめの回路を示すブロ
ック図である。第２図は本発明の一実施例によるＲＯＭ
の読み出しのための回路を示すブロック図である。 ２．２′・・・・・・読み出し制御回路、３・・・・・
・アドレスカウンタ、４・・・・・・ラッチ回路、５・
・・・・・ＲＯＭ。 ６・・・・・・出力ボート、７・・・・・・データスク
ランブラ、８・・・・・・入力ラッチ回路、９・・・・
・・スクランブラ。
ック図である。第２図は本発明の一実施例によるＲＯＭ
の読み出しのための回路を示すブロック図である。 ２．２′・・・・・・読み出し制御回路、３・・・・・
・アドレスカウンタ、４・・・・・・ラッチ回路、５・
・・・・・ＲＯＭ。 ６・・・・・・出力ボート、７・・・・・・データスク
ランブラ、８・・・・・・入力ラッチ回路、９・・・・
・・スクランブラ。
Claims (1)
- 情報記憶部と読み出し制御信号および識別コード信号に
よシ前記情報記憶部から情報を読み出す：続出し制御部
とを有し、読と・出し制御部は前記識別コードによって
アドレス情報又は前記記憶部から読み出された゛情報り
所定の法則で変換して外部に出力するスクランブル回路
を有していること金特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005932A JPS60150150A (ja) | 1984-01-17 | 1984-01-17 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005932A JPS60150150A (ja) | 1984-01-17 | 1984-01-17 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150150A true JPS60150150A (ja) | 1985-08-07 |
Family
ID=11624665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59005932A Pending JPS60150150A (ja) | 1984-01-17 | 1984-01-17 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150150A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229541A (ja) * | 1987-03-04 | 1988-09-26 | シーメンス、アクチエンゲルシヤフト | データ交換システム |
| JPH0266591A (ja) * | 1988-09-01 | 1990-03-06 | Tamura Electric Works Ltd | カードおよびカードリーダ装置 |
| JP2006147024A (ja) * | 2004-11-18 | 2006-06-08 | Takashi Oshikiri | 半導体メモリおよび半導体メモリのテスト方法 |
-
1984
- 1984-01-17 JP JP59005932A patent/JPS60150150A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229541A (ja) * | 1987-03-04 | 1988-09-26 | シーメンス、アクチエンゲルシヤフト | データ交換システム |
| JPH0266591A (ja) * | 1988-09-01 | 1990-03-06 | Tamura Electric Works Ltd | カードおよびカードリーダ装置 |
| JP2006147024A (ja) * | 2004-11-18 | 2006-06-08 | Takashi Oshikiri | 半導体メモリおよび半導体メモリのテスト方法 |
| US8090958B2 (en) | 2004-11-18 | 2012-01-03 | Takashi Oshikiri | Semiconductor memory and method of testing semiconductor memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4120030A (en) | Computer software security system | |
| US5652793A (en) | Method and apparatus for authenticating the use of software | |
| EP0727785B1 (en) | Enhanced self-test of memories | |
| US4525599A (en) | Software protection methods and apparatus | |
| JP2006505022A (ja) | 集積回路の機密保護及びその方法 | |
| CN101124768A (zh) | 使用受保护的非易失性存储器的系统和方法 | |
| US20040034823A1 (en) | Embedded sequence checking | |
| JP2000122931A (ja) | デジタル集積回路 | |
| JPS6267800A (ja) | 半導体集積回路装置 | |
| HUE034669T2 (hu) | Biztonságos egylapkás rendszer | |
| US20070192874A1 (en) | Advanced encryption standard to provide hardware key interface | |
| JPS5947646A (ja) | 計算機デ−タ処理装置および方法 | |
| US5286962A (en) | IC card for prevention of fraudulent use | |
| US5062075A (en) | Microcomputer having security memory using test and destruction routines | |
| WO1985003584A1 (en) | Security and usage monitoring | |
| JPS60150150A (ja) | メモリ装置 | |
| US20030101354A1 (en) | Electronic device and production method therefor | |
| US6081908A (en) | Test method of one chip micro-computer and one chip micro-computer for conducting the test | |
| US20030065931A1 (en) | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and semiconductor storage apparatus | |
| JPS6177951A (ja) | コンピユ−タシステムにおける機密保護のための装置 | |
| US7058980B1 (en) | Device and method for protecting memory data against illicit access | |
| JP2001527669A (ja) | 集積回路および該集積回路のテスト方法 | |
| JPH0231256A (ja) | 外部メモリとそれを用いる情報処理装置 | |
| JP2002341956A (ja) | 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit |