JPH0266591A - カードおよびカードリーダ装置 - Google Patents
カードおよびカードリーダ装置Info
- Publication number
- JPH0266591A JPH0266591A JP21641088A JP21641088A JPH0266591A JP H0266591 A JPH0266591 A JP H0266591A JP 21641088 A JP21641088 A JP 21641088A JP 21641088 A JP21641088 A JP 21641088A JP H0266591 A JPH0266591 A JP H0266591A
- Authority
- JP
- Japan
- Prior art keywords
- address
- system code
- card
- group
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000003491 array Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カードに書き込まれたデータをカードリーグ
にて読み取る際、そのカードとカードリーグとの間のデ
ータ処理を許可するために介在されるシステムコードを
認識するために用いて好適なシステムコードの認識方法
に関するものである。
にて読み取る際、そのカードとカードリーグとの間のデ
ータ処理を許可するために介在されるシステムコードを
認識するために用いて好適なシステムコードの認識方法
に関するものである。
従来より、カードに書き込まれたデータをカードリーグ
にて読み取る際、そのカードとカードリーグとの間のデ
ータ処理を許可するためにシステムコードを介在させて
いる。すなわち、カードリーグのメモリ部に記憶させた
システムコード（メモリシステムコード）と、その読み
取られるカードに書き込まれたシステムコード（カード
システムコード）とが合致したとき、そのカードとカー
ドリーグとの間のデータ処理を許容するものとしている
。
にて読み取る際、そのカードとカードリーグとの間のデ
ータ処理を許可するためにシステムコードを介在させて
いる。すなわち、カードリーグのメモリ部に記憶させた
システムコード（メモリシステムコード）と、その読み
取られるカードに書き込まれたシステムコード（カード
システムコード）とが合致したとき、そのカードとカー
ドリーグとの間のデータ処理を許容するものとしている
。
しかしながら、従来のシステムコードの認識方法による
と、カードへのカードシステムコードの書き込みが単純
なアドレス配列で行われており、またカードリーグにお
いてそのメモリシステムコードの記憶も単純なアドレス
配列で行われているので、システムコードを容易に判読
することが可能であり、セキュリティのうえで問題があ
った。
と、カードへのカードシステムコードの書き込みが単純
なアドレス配列で行われており、またカードリーグにお
いてそのメモリシステムコードの記憶も単純なアドレス
配列で行われているので、システムコードを容易に判読
することが可能であり、セキュリティのうえで問題があ
った。
本発明はこのような課題を解決するためになされたもの
で、そのアドレスを定めてランダムに配列格納された数
字群の中から所定のアドレス又はアドレス群に格納され
た数字又は数字群を読み出し、この読み出した数字又は
数字群に基づき所定の数字を定め、この定めた数字に応
じたアドレス又はその数字に基づき規則的に定められる
アドレス群に格納された数字又は数字群を読み出し、こ
の読み出した数字又は数字群をシステムコードとして認
識するようにしたものである。
で、そのアドレスを定めてランダムに配列格納された数
字群の中から所定のアドレス又はアドレス群に格納され
た数字又は数字群を読み出し、この読み出した数字又は
数字群に基づき所定の数字を定め、この定めた数字に応
じたアドレス又はその数字に基づき規則的に定められる
アドレス群に格納された数字又は数字群を読み出し、こ
の読み出した数字又は数字群をシステムコードとして認
識するようにしたものである。
したがってこの発明によれば、システムコードがランダ
ムに配列格納された数字群に埋もれてノイズ化され、そ
の判読が難しくなる。
ムに配列格納された数字群に埋もれてノイズ化され、そ
の判読が難しくなる。
以下、本発明に係るシステムコードの認識方法を詳細に
説明する。
説明する。
第３図は、カードへの固定情報の書込内容の一部詳細を
示し、その先頭のアドレス１−０にはスタートコードＳ
ＴＸが書き込まれ、以下そのアドレスＬｌ〜１−ｎに任
意の数字群が１バイトを４ビツトとしてランダムに配列
され書き込まれている。
示し、その先頭のアドレス１−０にはスタートコードＳ
ＴＸが書き込まれ、以下そのアドレスＬｌ〜１−ｎに任
意の数字群が１バイトを４ビツトとしてランダムに配列
され書き込まれている。
ここで、アドレス１−１に書き込まれる数字とアドレス
ｌ−２に書き込まれる数字との和で示されるアドレスを
先頭として、３つの連続するアドレスにカードシステム
コードを分担させて書き込むものとしている。すなわち
、本実施例においては、アドレス１−１に「１」をアド
レス１−２に「８」を書き込んでいるので、この書き込
まれた数字の和「９」で示されるアドレス１９を先頭と
して、カードシステムコードとしてのｒｏ ０１Ｊの各
数字を、３つの連続するアドレス１−９．１−１０およ
び１−１１に分担させて書き込むものとしている。
ｌ−２に書き込まれる数字との和で示されるアドレスを
先頭として、３つの連続するアドレスにカードシステム
コードを分担させて書き込むものとしている。すなわち
、本実施例においては、アドレス１−１に「１」をアド
レス１−２に「８」を書き込んでいるので、この書き込
まれた数字の和「９」で示されるアドレス１９を先頭と
して、カードシステムコードとしてのｒｏ ０１Ｊの各
数字を、３つの連続するアドレス１−９．１−１０およ
び１−１１に分担させて書き込むものとしている。
第４図は、カードリーダにおいてそのメモリ部の記憶内
容の一部詳細を示し、そのアドレス２−１〜２−ｎに任
意の数字群が１バイトを４ビツトとしてランダムに配列
され記憶されている。ここで、アドレス２−１に書き込
まれる数字とアドレス２−２に書き込まれる数字の和に
架空の数字「１０」をプラスして得られる数字で示され
るアドレスを先頭として、一つとびで３つのアドレスに
メモリシステムコードを分担させて書き込むものとして
いる。すなわち、本実施例においては、アドレス２１に
「１」をアドレス２−２に「３」を書き込んでいるので
、この書き込まれた数字の和「４」に架空の数字「１０
」をプラスして得られる数字「１４」で示されるアドレ
ス２−１４を先頭として、メモリシステムコードとして
のｒｏ ０１Ｊの各数字を、一つとびで３つのアドレス
２−１４ 、 ２−１６および２−１８に分担させて記
憶するものとしている。
容の一部詳細を示し、そのアドレス２−１〜２−ｎに任
意の数字群が１バイトを４ビツトとしてランダムに配列
され記憶されている。ここで、アドレス２−１に書き込
まれる数字とアドレス２−２に書き込まれる数字の和に
架空の数字「１０」をプラスして得られる数字で示され
るアドレスを先頭として、一つとびで３つのアドレスに
メモリシステムコードを分担させて書き込むものとして
いる。すなわち、本実施例においては、アドレス２１に
「１」をアドレス２−２に「３」を書き込んでいるので
、この書き込まれた数字の和「４」に架空の数字「１０
」をプラスして得られる数字「１４」で示されるアドレ
ス２−１４を先頭として、メモリシステムコードとして
のｒｏ ０１Ｊの各数字を、一つとびで３つのアドレス
２−１４ 、 ２−１６および２−１８に分担させて記
憶するものとしている。
次に、第２図に示したフローチャートに基づき、カード
リーダとこのカードリーダにセットされるカードとの間
でのデータ処理動作について説明する。すなわち、カー
ドリーダにカードをセットすると、そのカードに書き込
まれたカードシステムコードの読み取りが行われる（ス
テップ１０１）。
リーダとこのカードリーダにセットされるカードとの間
でのデータ処理動作について説明する。すなわち、カー
ドリーダにカードをセットすると、そのカードに書き込
まれたカードシステムコードの読み取りが行われる（ス
テップ１０１）。
このカードシステムコードの読み取りは、第１図（ａ）
にそのフローチャートを示すように、まずその先頭のア
ドレス１−０に書き込まれたスタートコードＳＴＸを読
み取り（ステップ１０１−１）、次にアドレスｉｆに書
き込まれた数字Ｘ（本実施例においては、Ｘ＝１）およ
びアドレス１−２に書き込まれた数字Ｙ（本実施例にお
いては、Ｙ−８）を読み取る（ステップ１０１−２およ
び１０１−３）。
にそのフローチャートを示すように、まずその先頭のア
ドレス１−０に書き込まれたスタートコードＳＴＸを読
み取り（ステップ１０１−１）、次にアドレスｉｆに書
き込まれた数字Ｘ（本実施例においては、Ｘ＝１）およ
びアドレス１−２に書き込まれた数字Ｙ（本実施例にお
いては、Ｙ−８）を読み取る（ステップ１０１−２およ
び１０１−３）。
そして、数字Ｘと数字Ｙとの和をとってＺ（本実施例に
おいては、Ｚ＝９）としくステップ１０１−４）、この
算出された数字の和「９」で示されるアドレス１−９を
先頭として、３つの連続するアドレス１−９．１−１０
および１−１１に分担して書き込まれた数字ｒＯＪ、ｒ
ｏｊおよびｒｌＪを読み取り（ステップ１０１−５）
、カードシステムコードｒｏ０１Ｊとして認識する。
おいては、Ｚ＝９）としくステップ１０１−４）、この
算出された数字の和「９」で示されるアドレス１−９を
先頭として、３つの連続するアドレス１−９．１−１０
および１−１１に分担して書き込まれた数字ｒＯＪ、ｒ
ｏｊおよびｒｌＪを読み取り（ステップ１０１−５）
、カードシステムコードｒｏ０１Ｊとして認識する。
このようにしてカードシステムコードを認識した後、カ
ードリーダに記憶されたメモリシステムコードを読み取
る（ステップ１０２）、このメモリシステムコードの読
み取りは、第１図（ｂ）にそのフローチャートを示すよ
うに、そのアドレス２−１に記憶された数字ｘ’ ＜
本実施例においては、Ｘ゛＝１）およびアドレス２−２
に記憶された数字Ｙ゛（本実施例においては、Ｙ’＝３
）を読み取り（ステップ１０２−１および１０２−２）
、この数字Ｘと数字Ｙ° との和に架空の数字ｒｌＯ
ＪをプラスしてＺ’ （本実施例においては、Ｚ’＝
１４）としくステップ１０２−３）、この算出された数
字「１４」で示されるアドレス２−１４を先頭として、
一つとびで３つのアドレス２−１４ 、 ２−１６およ
び２−１８に分担して記憶された数字ｒＯＪ、ｒＯＪお
よび「１」を読み取り（ステップ１０２−４）、これを
メモリシステムコードｒｏｏＩＪとして認識する。
ードリーダに記憶されたメモリシステムコードを読み取
る（ステップ１０２）、このメモリシステムコードの読
み取りは、第１図（ｂ）にそのフローチャートを示すよ
うに、そのアドレス２−１に記憶された数字ｘ’ ＜
本実施例においては、Ｘ゛＝１）およびアドレス２−２
に記憶された数字Ｙ゛（本実施例においては、Ｙ’＝３
）を読み取り（ステップ１０２−１および１０２−２）
、この数字Ｘと数字Ｙ° との和に架空の数字ｒｌＯ
ＪをプラスしてＺ’ （本実施例においては、Ｚ’＝
１４）としくステップ１０２−３）、この算出された数
字「１４」で示されるアドレス２−１４を先頭として、
一つとびで３つのアドレス２−１４ 、 ２−１６およ
び２−１８に分担して記憶された数字ｒＯＪ、ｒＯＪお
よび「１」を読み取り（ステップ１０２−４）、これを
メモリシステムコードｒｏｏＩＪとして認識する。
そして、ステップ１０１において認識したカードシステ
ムコードとステップ１０２において認識したメモリシス
テムコードとの一致を確認して（ステップ１０３）、ス
テップ１０４による通常のデータ処理に移行する。ステ
ップ１０３にてカードシステムコードとメモリシステム
コードとが一致しないものと判断された場合には、ステ
ップ１０５にてカード不良として処理する。
ムコードとステップ１０２において認識したメモリシス
テムコードとの一致を確認して（ステップ１０３）、ス
テップ１０４による通常のデータ処理に移行する。ステ
ップ１０３にてカードシステムコードとメモリシステム
コードとが一致しないものと判断された場合には、ステ
ップ１０５にてカード不良として処理する。
ここで、カードにおいてそのアドレス１−１および１−
２に書き込む数字は、その許容されるアドレス数の範囲
内で任意であり、したがってこのカードへのカードシス
テムコードの書込位置は一定のアドレス群に定められる
ものでなく、即ち発行するカード１枚毎にそのカードシ
ステムコードの書込位置を異なるものとすることが可能
となり、しかもそのカードシステムコードがランダムに
配列された数字群の中に埋もれノイズ化されるので、そ
の判読を困難として、セキュリティ性がアップする。ま
た、カードリーダにおいてそのアドレス２−１および２
−２に記憶させる数字もその許容されるアドレス数の範
囲内で任意であり、したがってそのメモリ部におけるメ
モリシステムコードの記憶位置も一定のアドレス群に定
められるものでなく、カードリーダ毎に異なるものとす
ることが可能となり、しかもそのメモリシステムコード
がランダムに配列された数字群の中に埋もれノイズ化さ
れるので、その判読を困難として、セキュリティ性がア
ップする。
２に書き込む数字は、その許容されるアドレス数の範囲
内で任意であり、したがってこのカードへのカードシス
テムコードの書込位置は一定のアドレス群に定められる
ものでなく、即ち発行するカード１枚毎にそのカードシ
ステムコードの書込位置を異なるものとすることが可能
となり、しかもそのカードシステムコードがランダムに
配列された数字群の中に埋もれノイズ化されるので、そ
の判読を困難として、セキュリティ性がアップする。ま
た、カードリーダにおいてそのアドレス２−１および２
−２に記憶させる数字もその許容されるアドレス数の範
囲内で任意であり、したがってそのメモリ部におけるメ
モリシステムコードの記憶位置も一定のアドレス群に定
められるものでなく、カードリーダ毎に異なるものとす
ることが可能となり、しかもそのメモリシステムコード
がランダムに配列された数字群の中に埋もれノイズ化さ
れるので、その判読を困難として、セキュリティ性がア
ップする。
なお、本実施例においては、カードにおいてそのアドレ
ス１−１および１２に書き込まれた数字の和をとるもの
としたが、その数字の和に架空の数字をプラスする方法
を採用しても良く、また乗算・除算等その計算方法は種
々雑多であり、一つのアドレスに書き込まれた数字に基
づきカードシステムコードの書込位置を定めるものとし
てもよく、さらに多くのアドレスに書き込まれた数字に
基づきカードシステムコードの書込位置を定めるものと
してもよい。また、実施例においては、カードシステム
コードを連続する３つのアドレスに分担して書き込むも
のとしたが、１つのアドレスに書き込むものとしてもよ
く、更に多くのアドレスに分担させて書き込むことや、
規則性をもってとびとびに書き込むなどその形態は自由
である。もちろん、カードリーダにおいてそのメモリ部
に記憶させるメモリシステムコードについても、上述し
たカードシステムコードと同様、その記憶位置を決定す
る方法および記憶形態は自由である。
ス１−１および１２に書き込まれた数字の和をとるもの
としたが、その数字の和に架空の数字をプラスする方法
を採用しても良く、また乗算・除算等その計算方法は種
々雑多であり、一つのアドレスに書き込まれた数字に基
づきカードシステムコードの書込位置を定めるものとし
てもよく、さらに多くのアドレスに書き込まれた数字に
基づきカードシステムコードの書込位置を定めるものと
してもよい。また、実施例においては、カードシステム
コードを連続する３つのアドレスに分担して書き込むも
のとしたが、１つのアドレスに書き込むものとしてもよ
く、更に多くのアドレスに分担させて書き込むことや、
規則性をもってとびとびに書き込むなどその形態は自由
である。もちろん、カードリーダにおいてそのメモリ部
に記憶させるメモリシステムコードについても、上述し
たカードシステムコードと同様、その記憶位置を決定す
る方法および記憶形態は自由である。
以上説明したように本発明によるシステムコードの認識
方法によると、そのアドレスを定めてランダムに配列格
納された数字群の中から所定のアドレス又はアドレス群
に格納された数字又は数字群を読み出し、この読み出し
た数字又は数字群に基づき所定の数字を定め、この定め
た数字に応じたアドレス又はその数字に基づき規則的に
定められるアドレス群に格納された数字又は数字群を読
み出し、この読み出した数字又は数字群をシステムコー
ドとして認識するようにしたので、システムコードがラ
ンダムに配列格納された数字群に埋もれてノイズ化され
、その判読が難しくなり、そのセキュリティ性がアップ
する。
方法によると、そのアドレスを定めてランダムに配列格
納された数字群の中から所定のアドレス又はアドレス群
に格納された数字又は数字群を読み出し、この読み出し
た数字又は数字群に基づき所定の数字を定め、この定め
た数字に応じたアドレス又はその数字に基づき規則的に
定められるアドレス群に格納された数字又は数字群を読
み出し、この読み出した数字又は数字群をシステムコー
ドとして認識するようにしたので、システムコードがラ
ンダムに配列格納された数字群に埋もれてノイズ化され
、その判読が難しくなり、そのセキュリティ性がアップ
する。
第１図（ａ）は第２図に示したフローチャートにおいて
そのカードシステムコードを読み取るサブルーチンを示
すフローチャート、第１図（ｂ）は第２図に示したフロ
ーチ・ヤードにおいてそのメモリシステムコードを読み
取るサブルーチンを示すフローチャート、第２図は本発
明に係るシステムコードの認識方法の一実施例を適用し
たカードリーグとこのカードリーダにセットされるカー
ドとの間でのデータ処理動作について説明するフローチ
ャート、第３図はカードへの固定情報の書込内容の一部
詳細を示す図、第４図はカードリーダにおいてそのメモ
リ部の記憶内容の一部詳細を示す図である。 ！−０＝１−ｎ、２−Ｑ〜２−ｎ・−−アドレス。 特許出願人 株式会社田村電機製作所
そのカードシステムコードを読み取るサブルーチンを示
すフローチャート、第１図（ｂ）は第２図に示したフロ
ーチ・ヤードにおいてそのメモリシステムコードを読み
取るサブルーチンを示すフローチャート、第２図は本発
明に係るシステムコードの認識方法の一実施例を適用し
たカードリーグとこのカードリーダにセットされるカー
ドとの間でのデータ処理動作について説明するフローチ
ャート、第３図はカードへの固定情報の書込内容の一部
詳細を示す図、第４図はカードリーダにおいてそのメモ
リ部の記憶内容の一部詳細を示す図である。 ！−０＝１−ｎ、２−Ｑ〜２−ｎ・−−アドレス。 特許出願人 株式会社田村電機製作所
Claims (1)
- そのアドレスを定めてランダムに配列格納された数字群
の中から所定のアドレス又はアドレス群に格納された数
字又は数字群を読み出し、この読み出した数字又は数字
群に基づき所定の数字を定め、この定めた数字に応じた
アドレス又はその数字に基づき規則的に定められるアド
レス群に格納された数字又は数字群を読み出し、この読
み出した数字又は数字群をシステムコードとして認識す
るシステムコードの認識方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21641088A JPH0266591A (ja) | 1988-09-01 | 1988-09-01 | カードおよびカードリーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21641088A JPH0266591A (ja) | 1988-09-01 | 1988-09-01 | カードおよびカードリーダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266591A true JPH0266591A (ja) | 1990-03-06 |
Family
ID=16688125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21641088A Pending JPH0266591A (ja) | 1988-09-01 | 1988-09-01 | カードおよびカードリーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0266591A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150150A (ja) * | 1984-01-17 | 1985-08-07 | Nec Corp | メモリ装置 |
| JPS62251947A (ja) * | 1986-04-25 | 1987-11-02 | Casio Comput Co Ltd | ストレ−ジメモリのアドレス方式 |
| JPS6347831A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPS63149747A (ja) * | 1986-12-15 | 1988-06-22 | Nec Corp | デ−タ機密保護機構付き読出し専用メモリ |
-
1988
- 1988-09-01 JP JP21641088A patent/JPH0266591A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150150A (ja) * | 1984-01-17 | 1985-08-07 | Nec Corp | メモリ装置 |
| JPS62251947A (ja) * | 1986-04-25 | 1987-11-02 | Casio Comput Co Ltd | ストレ−ジメモリのアドレス方式 |
| JPS6347831A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPS63149747A (ja) * | 1986-12-15 | 1988-06-22 | Nec Corp | デ−タ機密保護機構付き読出し専用メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6629108B2 (en) | Method for insuring data integrity for mirrored independently accessible memory devices | |
| KR100330475B1 (ko) | 오류 정정 방법 및 시스템 | |
| EP0471532A2 (en) | Method for determining the size of a memory | |
| CN104658609B (zh) | 用于存储器系统的纠错码分布的方法和系统 | |
| RU2005119658A (ru) | Система регистрационной информации для использования в вычислительной среде | |
| RU2002120470A (ru) | Портативный носитель данных с их защитой от несанкционированного доступа, обеспечиваемой за счет искажения сообщений | |
| JPH0266591A (ja) | カードおよびカードリーダ装置 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| CN106708445A (zh) | 链路选择方法及装置 | |
| GB2300500B (en) | Data check method and system | |
| JP3391475B2 (ja) | データの書き込み方法および読み出し方法ならびにこれらの方法を実施するデータ記録再生装置 | |
| JPS6270957A (ja) | メモリ容量の自動判別方法 | |
| US8738221B2 (en) | Methods and systems for securing vehicle data | |
| JPH06203227A (ja) | Ｉｃカード | |
| WO2004031954A3 (de) | Verfahren und vorrichtungen zum zugriff eines einzelsystems auf einen speicherbereich einer datenspeichereinrichtung | |
| CN108664209A (zh) | 存储器系统、及其读取方法与写入方法 | |
| JP3154853B2 (ja) | イリーガルメモリアクセス検出方式 | |
| JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
| JPS62236092A (ja) | Ｉｃカ−ド | |
| JP3448261B2 (ja) | セル読出装置 | |
| JPS58222376A (ja) | テ−ブルサ−チ方式 | |
| CN103984606B (zh) | 一种勘探专用电子芯片的id搜索系统及方法 | |
| JP2658501B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP2003076616A (ja) | メモリバス診断方法、記憶媒体および情報処理装置 | |
| JP2769029B2 (ja) | Ｐｎパターン検出方法および装置 |