JPS60147860A - Interface status displaying device of gp-ib - Google Patents

Interface status displaying device of gp-ib

Info

Publication number
JPS60147860A
JPS60147860A JP59004187A JP418784A JPS60147860A JP S60147860 A JPS60147860 A JP S60147860A JP 59004187 A JP59004187 A JP 59004187A JP 418784 A JP418784 A JP 418784A JP S60147860 A JPS60147860 A JP S60147860A
Authority
JP
Japan
Prior art keywords
interface
condition
controller
status
talker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59004187A
Other languages
Japanese (ja)
Inventor
Hirotake Hayashi
林　裕丈
Masaru Kuki
九鬼　優
Masumi Obara
益己 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59004187A priority Critical patent/JPS60147860A/en
Publication of JPS60147860A publication Critical patent/JPS60147860A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To improve the debugging efficiency of a system, by providing a means discriminates interface functions and another means which displays the discriminated information. CONSTITUTION:In the first place, a CPU2 reads out the status register of a GP-IB controller 1. Usually, information indicating controller condition, talker condition, or listener condition, is stored in the register (not shown in the figure). Then the status of the interface is successively discriminated by means of the signal of the status register and, when the interface is in the controller condition, an indicator 9a is turned on. When the interface is not in the controller condition, whether or not the interface is in the talker condition is discriminated and, when in the talker condition, an indicator 9b is turned on. When the interface is not in the talker condition, whether or not the interface is in the listener condition is discriminated and, when in the listener condition, an indicator 9c is turned on.

Description

【発明の詳細な説明】 （産業上の利用分野）　。[Detailed description of the invention] (Industrial application field).

本発明は、ＧＰ−ＩＢベインーフェイスを備えた装置に
関する。The present invention relates to a device with a GP-IB vane interface.

（従来技術） ＧＰ−ＩＢは、多数の装置（測定器、プリンタなど）か
らなるシステムにおいて、各装置を接続するための共通
のバスであり、各装置は、所定の規格に従って、データ
をやりとりする。ＧＰ−ＩＢに接続するためのインター
フェイスを備えた複数台１− の装置から１個のシステムを構成することは、それらの
装置を定められた規格のケーブルを用いて接続するだけ
でよく、トわめて容易に行える。(Prior art) GP-IB is a common bus for connecting each device in a system consisting of a large number of devices (measuring instruments, printers, etc.), and each device exchanges data according to a predetermined standard. . To configure a system from multiple devices equipped with interfaces for connecting to GP-IB, all you need to do is connect those devices using cables that meet the specified standards. It can be done easily.

このシステムの構成する各装置は、１つのインターフェ
イス機能、（コントローラ・トーカまたはリスナ）を有
する。ｑントローラは、他の装置のインターフェイス機
能を設定し、各装置間のＧＰ−ＩＥＩを介してのデータ
の送受を制御する。トーカは、ＧＰ−ＩＢ上にデータを
送信する。リスナは、ＧＰ−ＩＢ上のデータを受信する
。場合によっては、コントローラ機能を備えた装置は、
他の装置にコントローラ機能を移行できる。Each device in this system has one interface function (controller talker or listener). The q controller sets the interface functions of other devices and controls the transmission and reception of data between each device via GP-IEI. Talkers transmit data on GP-IB. A listener receives data on GP-IB. In some cases, devices with controller functionality are
Controller functions can be transferred to other devices.

ＧＰＴＩＢに接続された複数台の装置からなる１つのシ
ステムが動作するとき、予め、コントローラとして設定
され、ている装置（コントローラは、１つのシステムに
１台しか存在しない）が、飢の装置に対し、トーカまた
はりスナの設定を行う。When one system consisting of multiple devices connected to GPTIB operates, the device that has been set up as a controller in advance (there is only one controller in one system) will respond to the other device. , configure talker and listener settings.

システムの初期化がこの、ように行われた後で、コント
ローラの制御の下で、各装置は、データの送受を行う。After the system is initialized in this way, each device sends and receives data under the control of the controller.

２− ところで、１つのシステムにおいては、たとえば、トー
カが同時に２台以上存在するような状態が発生すると、
システムは、正常に動作しなくなる。しかし、プログラ
ムの誤り、装置の故障、バスの異常（断線・ショートな
ど）の原因により、このようなあってはならない状態が
発生することがある。2- By the way, in one system, for example, if a situation occurs where two or more talkers exist at the same time,
The system will no longer operate properly. However, such an unexpected situation may occur due to a program error, device failure, or bus abnormality (wire breakage, short circuit, etc.).

このような不具合を解決するために、従来は、次のよう
な方法を用いていた。（１）装置（インターフェイス）
ごとにチェックプログラムを作成し、ＣＲＴ装置などを
接続して、インターフェイス機能の状態（ステータス）
を調べる。（２）ＧＰ−ＩＢの状態を調査するバス・ア
ナライザなどの測定器を用いて、正常なデータの送受が
行われているかどうかを調べる。In order to solve such problems, the following methods have conventionally been used. (1) Device (interface)
Create a check program for each connection, connect a CRT device, etc., and check the status of the interface function.
Find out. (2) Check whether data is being sent and received normally using a measuring device such as a bus analyzer to check the status of the GP-IB.

しかし、これらの方法では、各装置のステータスを調べ
るチェック用プログラムを作成するのに時間がかかり、
あるいは、高価なバス・アナライザなどの測定器が必要
となるなどの不都合な点があった。However, with these methods, it takes time to create a check program to check the status of each device.
Another disadvantage is that it requires expensive measuring instruments such as bus analyzers.

（発明の目的） 本発明の目的は、ＧＰ−ＩＢベインーフェイスを備えた
装置において、インターフェイス機能の状態（コントロ
ーラ・トーカ・リスナ）を容易に確認できる手段を提供
することである。(Object of the Invention) An object of the present invention is to provide a means for easily confirming the state of the interface function (controller, talker, listener) in a device equipped with a GP-IB vane interface.

（発明の構成） 第１図は、本発明の構成図である。本発明によるＧＰ−
ＩＢのインターフェイス・ステータス表示装置において
、ＧＰ−ＩＢベインーフェイスを備えた装置ａのインタ
ーフェイス機能（コントローラ・トーカまたはリスナ）
の状態を識別するステータス判別手段１）と、この識別
された状態を表示するステータス表示手段Ｃとを備える
ことを特徴とする。(Configuration of the Invention) FIG. 1 is a configuration diagram of the present invention. GP- according to the present invention
In the IB interface status display device, the interface function (controller talker or listener) of device a equipped with a GP-IB bane interface
The present invention is characterized in that it comprises a status discriminating means 1) for identifying the state of , and a status display means C for displaying the identified state.

（実施例） 以下、添付の図面に従って、本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

マイクロプロセッサにより制御されるＧＰ−ＩＢベイン
ーフェイスを第１図に示す。ＧＰ−ＴＢシコンローラ１
は、マイクロプロセッサ２からの命令により、ＧＰ−Ｉ
Ｂの制御を行う。トラン３− シーババス制御部３は、ＧＰ’４Ｂコントローラ１から
の信号により、ＣＰ−ＩＢにデータを送信し、また、Ｇ
Ｐ−ＩＢからデータを受信する双方向バッフ７である。A GP-IB vane interface controlled by a microprocessor is shown in FIG. GP-TB silicon roller 1
is executed by the command from the microprocessor 2.
Control B. Transmission 3 - The seat bus control unit 3 transmits data to the CP-IB based on the signal from the GP'4B controller 1, and also transmits data to the GP'4B controller 1.
A bidirectional buffer 7 that receives data from the P-IB.

マイクロプロセッサ２のバスには、ＧＰ−ＩＢ用のソー
スプログラムを格納している８０Ｍ部４，５と、データ
領域およびワーク領域として使用するＲ　Ａ　Ｍ部６と
が接続されている。さらに、Ｉ１０制御部７が、マイク
ロプロセッサ２のバスに接続され、ＧＰ−ＩＢインター
フェイス機能の状態（ステータス）を表示するＧＰ−Ｉ
Ｂステデース表示部８を駆動する。このＧＰ−ＩＢステ
デース表示部８を構成する３個の発光ダイオード９ａ。Connected to the bus of the microprocessor 2 are 80M units 4 and 5 storing source programs for GP-IB, and a RAM unit 6 used as a data area and a work area. Further, an I10 control unit 7 is connected to the bus of the microprocessor 2 and displays the status of the GP-IB interface function.
The B status display section 8 is driven. Three light emitting diodes 9a constitute this GP-IB status display section 8.

９ｂ、９ｃは、カソードは接地されているが、一方、７
ノードは、それぞれ、抵抗１０ａ、　１０ｂ。9b and 9c have their cathodes grounded, while 7
The nodes are resistors 10a and 10b, respectively.

１０ｃを介して、Ｉ１０制御部７に接続されている。各
発光ダイオード９ａ、９ｂ、９ｃは、それぞれ、インタ
ーフェイスのステータスが、コントローラ、トーカ、リ
スナのときに点灯する。It is connected to the I10 control unit 7 via 10c. The light emitting diodes 9a, 9b, and 9c light up when the interface status is controller, talker, or listener, respectively.

８０Ｍ部４に格納されている主起のソースプログラムは
、コントローラとしてＧＰ−ＩＢでの各装５− ４− 散開のデータのやりとりをするための本来のソースプロ
グラムを含む。一方、ＲＯＭ部５は、装置のステータス
（コントローラ・トーカまたはリスナ）を判別し表示す
るソースプログラムを格納している。The original source programs stored in the 80M section 4 include original source programs for exchanging data between each unit in the GP-IB as a controller. On the other hand, the ROM section 5 stores a source program for determining and displaying the status of the device (controller/talker or listener).

第３図は、後者のソースプログラムの７０−チャートで
ある。はじめに、マイクロプロセッサ２は、ＧＰ−ＩＢ
シコンローラ１のステータスレジスタを読み出す（ステ
ップＰｉ）。このステータスレジスタには、通常、コン
トローラ・トーカ・リスナのいずれかの状態にあること
を示す信号が記憶されている。次に、全表示器９ａ、９
ｂ、９ｃを消灯する（ステップＰ２）。次に、ステータ
スレジスタの信号より、インターフェイスのステータス
を岐次判別する。はじめに、コントローラ状態であるか
どうかを判別する（ステップＰ３）。コントローラ状態
であれば、表示器９ａを点灯する（ステップＰ４）。コ
ントローラ状態でなければ、次に進む。FIG. 3 is a 70-chart of the latter source program. First, the microprocessor 2 is a GP-IB
The status register of the control roller 1 is read out (step Pi). This status register normally stores a signal indicating the status of a controller, talker, or listener. Next, all the displays 9a, 9
b and 9c are turned off (step P2). Next, the status of the interface is determined based on the signal of the status register. First, it is determined whether the controller is in the controller state (step P3). If it is in the controller state, the display 9a is turned on (step P4). If it is not in the controller state, proceed to the next step.

トーカ状態であるかどうかを判別する（ステップＰ５）
。トーカ状態であれば、表示器９ｂを点灯６− する（ステップＰ６）。トーカ状態でなければ、次に進
み、リスナ状態であるかどうかを判別する（ステップＰ
７）。リスナ状態であれば、表示器９ｃを点灯する。そ
うでなければ、このプログラムを終了する。ステータス
判別手段すは、ステップＰ１．Ｐ３．Ｐ５．Ｐ７がらな
り、そしてステータス表示手段Ｃは、Ｉ１０制御部７と
、ＧＰ−ＩＢステデース表示部８と、ステップＰ２．Ｐ
４゜Ｐ６．Ｐ８とからなる。Determine whether it is in the talker state (step P5)
. If it is in the talker state, the display 9b is turned on (step P6). If it is not in the talker state, proceed to the next step and determine whether it is in the listener state (step P
7). If it is in the listener state, the display 9c is lit. Otherwise, exit this program. The status determination means performs step P1. P3. P5. P7, and the status display means C includes the I10 control section 7, the GP-IB status display section 8, and the step P2. P
4゜P6. It consists of P8.

ところで、上記の実施例は、マイクロプロセッサにより
コントローラ機能を果しうるＧＰ−ＩＢベインーフェイ
スである。飢のＧＰ−ＩＢベインーフェイスの場合も、
ＧＰ４Ｂでのデータの送受を制御するＧＰ−ＩＢ制御部
の、インターフェイス機能に関する信号（上記のＧＰ−
ＩＢコントローラ１のステータスレジスタでの信号に相
当する）の出力回路に、上記の実施例のＩ１０制御部７
とステータス表示部８と同様の回路を接続し、インター
フェイス機能の状態を表示する。なお、上記の出力回路
がない場合は、インターフェイス機能の状７− 態を示す出力回路を設ければよい。By the way, the above embodiment is a GP-IB vane interface in which the controller function can be performed by a microprocessor. In the case of Hungry GP-IB Bane-Face,
Signals related to the interface function of the GP-IB control unit that controls data transmission and reception in GP4B (GP-IB control unit described above)
The I10 control unit 7 of the above embodiment is connected to the output circuit of the IB controller 1 (corresponding to the signal in the status register)
A circuit similar to that of the status display unit 8 is connected to display the status of the interface function. Note that if the above output circuit is not provided, an output circuit that indicates the state of the interface function may be provided.

（発明の効果） 本発明により、装置（インターフェイス）の動作状態（
コントローラ・トーカまたはりスナ）を容易に確認でき
るため、従来行っていたような各装置ごとのチェック用
のプログラムを作成して状態を調べる、または、バス・
アナライザ等の高価な測定器を用いてバスの状態をチェ
ックする、などの方法をとる必要がなくなった。(Effects of the Invention) According to the present invention, the operating state (
Controllers, talkers, and listeners) can be easily checked, so you can easily check the status of each device by creating a check program for each device, as previously done, or by checking the status of each device.
There is no longer a need to check the bus status using expensive measuring instruments such as analyzers.

また、システム開発におけるデパックの効率の向上や、
開発コストの低減を計ることがで島る。In addition, we will improve Depak's efficiency in system development,
It is possible to reduce development costs.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明の構成図である。 第２図は、本発明による実施例の回路図である。 第３図は、ＧＰ−ＩＢベインーフェイスのステータスの
判別と表示の７０−チャートである。 ａ・・・ＧＰ−ＩＢベインーフェイス、ｂ・・・ステー
タス判別手段、 Ｃ・・・ステータス表示手段。 ８− 第１図 第２図 第３図FIG. 1 is a block diagram of the present invention. FIG. 2 is a circuit diagram of an embodiment according to the present invention. FIG. 3 is a 70-chart for determining and displaying the status of the GP-IB vane face. a...GP-IB vane face, b...status determination means, C...status display means. 8- Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] （１）ＧＰ−ＩＢベインーフェイスを備えた装置のイン
ターフェイス機能の状態、！ｒ−識別するステータス判
別手段と、この識別された状態を表示するステータス表
示手段とを備えたことを特徴とするＧＰ−ＩＢのインタ
ーフェイス、・ステータス表示装置。(1) Status of the interface function of a device equipped with a GP-IB vane-face! A GP-IB interface, a status display device, characterized in that it is equipped with status determining means for identifying r-identification, and status display means for displaying the identified state.
JP59004187A 1984-01-11 1984-01-11 Interface status displaying device of gp-ib Pending JPS60147860A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59004187A JPS60147860A (en) 1984-01-11 1984-01-11 Interface status displaying device of gp-ib

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59004187A JPS60147860A (en) 1984-01-11 1984-01-11 Interface status displaying device of gp-ib

Publications (1)

Publication Number Publication Date
JPS60147860A true JPS60147860A (en) 1985-08-03

Family

ID=11577700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59004187A Pending JPS60147860A (en) 1984-01-11 1984-01-11 Interface status displaying device of gp-ib

Country Status (1)

Country Link
JP (1) JPS60147860A (en)

Similar Documents

Publication Publication Date Title
US4688171A (en) Serial bus for master/slave computer system
JPS60147860A (en) Interface status displaying device of gp-ib
JP2667909B2 (en) Elevator signal transmission method
JP2606630B2 (en) Information processing system
JPH055419B2 (en)
JPS6151578A (en) Fault diagnostic system of electronic circuit device
JPH02193243A (en) Remote bus access system
JPS61264435A (en) Remote control system
JPS6384344A (en) Checking system for abnormal frame processing
JP2625571B2 (en) Online system test method
JPS59221131A (en) Data transmission station
JP2944729B2 (en) Remote channel device
JPH11259128A (en) Load monitoring and control system
JPH02259908A (en) Numerical controller with communication port checking function
JPS6123263A (en) Test system
JPH01321539A (en) Circuit for checking connecting state of bus connector
JPH1146388A (en) Interface test system for transmission system
JP2001053748A (en) Inspection system for network device
JPS63276132A (en) Duplex system
JPS60189349A (en) Data transmission equipment
JPH04227131A (en) Transmission/reception test circuit
JPH04329378A (en) Automatic test system for power source control device
JPH04317150A (en) Input/output processing system
JPH04346145A (en) Information processor
JPH04358230A (en) Method for confirming operation between cpus