JPS60142712A - 電子式交流電圧可変装置 - Google Patents
電子式交流電圧可変装置Info
- Publication number
- JPS60142712A JPS60142712A JP25120283A JP25120283A JPS60142712A JP S60142712 A JPS60142712 A JP S60142712A JP 25120283 A JP25120283 A JP 25120283A JP 25120283 A JP25120283 A JP 25120283A JP S60142712 A JPS60142712 A JP S60142712A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- gate
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的軽負荷の電圧制御
を行うもので、主として、誘導電動機の速度制御、電灯
、ヒータ等の電力制御等に適する。
を行うもので、主として、誘導電動機の速度制御、電灯
、ヒータ等の電力制御等に適する。
従来例の構成とその問題点
従来例について第１図〜第３図を用いて説明する。
第１図は一般に広く知られる出力電圧可変型単巻変圧器
（以下スライダックと呼ぶ）を示す。１は交流電源、２
はスライダック、３はスライダック２の出力タップ、４
は負荷である。いまスライダック２の入力に印加された
交流電源１の電源電圧ｖ工 は、出力タップ３の位置に
より比例的に減少して、負荷４に負荷電圧ｖＬとして印
加される。
（以下スライダックと呼ぶ）を示す。１は交流電源、２
はスライダック、３はスライダック２の出力タップ、４
は負荷である。いまスライダック２の入力に印加された
交流電源１の電源電圧ｖ工 は、出力タップ３の位置に
より比例的に減少して、負荷４に負荷電圧ｖＬとして印
加される。
を源を圧Ｖｉ と、負荷電圧■Ｌの様子を、第３図にそ
れぞれ実線及び、破線を用いて示す。
れぞれ実線及び、破線を用いて示す。
スライダック２によシ交流出力電圧を可変する方式は構
造が簡単で、割合安価なだめ広く使用されているが、欠
点としては、重量が重く、構造が３ ム１、 機械的であるため、システムとして制御するには不適で
あるということが上げられる。まだ、出力電圧を決定す
る要因は、機械的な接触による為、長期信頼性、環境信
頼性が低いという問題もある。
造が簡単で、割合安価なだめ広く使用されているが、欠
点としては、重量が重く、構造が３ ム１、 機械的であるため、システムとして制御するには不適で
あるということが上げられる。まだ、出力電圧を決定す
る要因は、機械的な接触による為、長期信頼性、環境信
頼性が低いという問題もある。
次に電子式の交流電圧可変方式の一例を第２図に示す。
５．６はダイオード、７はＮＰＮ）ランジスタ、８はＰ
ＮＰ ）ランジスタ、９は固定抵抗器、１０は可変抵抗
器である。１及び４は第１図と共通である。固定抵抗器
９及び可変抵抗器１０によりＮＰＮ）ランジスタフとＰ
ＮＰ ）ランジスタ８のそれぞれベース電圧が決定され
、エミッタの電位が決定し、従って負荷４に印加される
電圧が決まる。交流電源１の正相及び逆相にそれぞれの
トランジスタ７．８が対応し、交流電源１と、負荷４に
印加される電圧との差、即ち電圧降下分はトランジスタ
７及び８の■ｃＥとして消費される。ダイオード５及び
６はそれぞれのトランジスタ７．８が逆バイアスされた
際のベース−コレクタ電流を阻止する為に必要である。
ＮＰ ）ランジスタ、９は固定抵抗器、１０は可変抵抗
器である。１及び４は第１図と共通である。固定抵抗器
９及び可変抵抗器１０によりＮＰＮ）ランジスタフとＰ
ＮＰ ）ランジスタ８のそれぞれベース電圧が決定され
、エミッタの電位が決定し、従って負荷４に印加される
電圧が決まる。交流電源１の正相及び逆相にそれぞれの
トランジスタ７．８が対応し、交流電源１と、負荷４に
印加される電圧との差、即ち電圧降下分はトランジスタ
７及び８の■ｃＥとして消費される。ダイオード５及び
６はそれぞれのトランジスタ７．８が逆バイアスされた
際のベース−コレクタ電流を阻止する為に必要である。
第２図の回路によっても電源電圧ｖＩ及び負荷電圧■Ｌ
の電圧波形は第３図の様になる。
の電圧波形は第３図の様になる。
第２図によれば、可変抵抗器１ｏを可変することにより
負荷電圧ｖＬを可変することができるが、主に電力消費
を行うトランジスタ７．８が２素子となること、相互の
コレクタに絶縁が必要なこと等により、小型化、低価格
化に限界がある。またトランジスタ７．８０ベースに入
っている可変抵抗器１ｏの両端には負荷電圧ｖＬが常に
印加されており、結局、可変抵抗器１ｏには交流電源１
の電圧ｖＩ相当の耐圧が必要になシ、更に出力を安全に
可変操作するために絶縁も必要になる。従ってこの回路
をマイクロコンピュータ等を用いてシステム化するため
には、絶縁、高耐圧の制御素子が必要となり、コンパク
トなシステムには適合しなくなってしまう。
負荷電圧ｖＬを可変することができるが、主に電力消費
を行うトランジスタ７．８が２素子となること、相互の
コレクタに絶縁が必要なこと等により、小型化、低価格
化に限界がある。またトランジスタ７．８０ベースに入
っている可変抵抗器１ｏの両端には負荷電圧ｖＬが常に
印加されており、結局、可変抵抗器１ｏには交流電源１
の電圧ｖＩ相当の耐圧が必要になシ、更に出力を安全に
可変操作するために絶縁も必要になる。従ってこの回路
をマイクロコンピュータ等を用いてシステム化するため
には、絶縁、高耐圧の制御素子が必要となり、コンパク
トなシステムには適合しなくなってしまう。
発明の目的
そこで本発明は上記従来例の問題点を克服し単純な回路
構成で、システム化も可能な、比較的軽負荷を対象とし
た電力コントロールを目的とする６ ぺ５．７ ものである。
構成で、システム化も可能な、比較的軽負荷を対象とし
た電力コントロールを目的とする６ ぺ５．７ ものである。
発明の構成
そしてこの目的を達成するために本発明は次の構成をと
ったものである。すなわち、ダイオードブリッジの交流
入力の一端は負荷を介して、また他端は直接単相交流電
源に、それぞれ接続し、前記ダイオードブリッジの直流
出力には、パワーＭＯ８ＦＥＴのドレイン及び、ソース
を接続し、前記パワーＭＯ８ＦＥＴのドレインゲート間
に固定抵抗器を接続し、またゲートムソース間に複数の
固定あるいは可変抵抗器とダイオードを含むバイアス回
路を接続し、前記バイアス回路に、並列に複数のフォト
カプラの出力トランジスタ部を接続し、更に前記パワー
ＭＯ８ＦＥＴのソースを基準とする直流電源と前記パワ
ーＭＯ８ＦＥＴのゲートとに、前記フォトカプラとは別
のフォトカプラのトランジスタ部を接続し、前記両フォ
トカプラの入力ダイオードに流す電流のスイッチ動作に
より、前記負荷に印加される電圧を可変する構成とした
ものである。
ったものである。すなわち、ダイオードブリッジの交流
入力の一端は負荷を介して、また他端は直接単相交流電
源に、それぞれ接続し、前記ダイオードブリッジの直流
出力には、パワーＭＯ８ＦＥＴのドレイン及び、ソース
を接続し、前記パワーＭＯ８ＦＥＴのドレインゲート間
に固定抵抗器を接続し、またゲートムソース間に複数の
固定あるいは可変抵抗器とダイオードを含むバイアス回
路を接続し、前記バイアス回路に、並列に複数のフォト
カプラの出力トランジスタ部を接続し、更に前記パワー
ＭＯ８ＦＥＴのソースを基準とする直流電源と前記パワ
ーＭＯ８ＦＥＴのゲートとに、前記フォトカプラとは別
のフォトカプラのトランジスタ部を接続し、前記両フォ
トカプラの入力ダイオードに流す電流のスイッチ動作に
より、前記負荷に印加される電圧を可変する構成とした
ものである。
６ へ−ン
実施例の説明
第４図、第６図に本発明の前程例の回路図を示す。
第６図においてＦＥＴ１２のドレイン−ソース間には電
源電圧ｖＩから負荷電圧ｖＬを差引いた電圧が印加され
ており（以下ドレイン電圧ｖＤｓと略す）、ドレイン電
圧を固定抵抗器９と、可変抵抗器１ｏと直流電源ｖＤｃ
（又は電圧Ｖ ｙ ）で分圧された電圧がゲート−ソー
ス間に印加されている（以下ゲート電圧ｖＧｓと略す）
。
源電圧ｖＩから負荷電圧ｖＬを差引いた電圧が印加され
ており（以下ドレイン電圧ｖＤｓと略す）、ドレイン電
圧を固定抵抗器９と、可変抵抗器１ｏと直流電源ｖＤｃ
（又は電圧Ｖ ｙ ）で分圧された電圧がゲート−ソー
ス間に印加されている（以下ゲート電圧ｖＧｓと略す）
。
直流電源ｖＤｃはダイオード部１８、固定抵抗器１６、
コンデンサ１６によシ構成されており、ゲート電圧ｖＧ
ｓに直流バイアスを与えている。
コンデンサ１６によシ構成されており、ゲート電圧ｖＧ
ｓに直流バイアスを与えている。
第７図、第８図はＦＥＴ１２の特性図である。
第７図は、！Ｄｓ−ｖＧｓ特性を示す。通常、ＦＥＴに
はスレッシュホールド電圧ｖＴＨがあシ、ゲート電圧ｖ
Ｇｓがスレッシュホールド電圧ｖＴＨを越すと、ＯＮ領
域に入ってドレイン電流ＩＤＳが流れる。
はスレッシュホールド電圧ｖＴＨがあシ、ゲート電圧ｖ
Ｇｓがスレッシュホールド電圧ｖＴＨを越すと、ＯＮ領
域に入ってドレイン電流ＩＤＳが流れる。
第６図に示す直流電源ｖＤｃはこのスレッシュ７ ・・
ホールド電圧ｖＴＨを補償するもので、適度な値を選択
することにより、負荷電圧■Ｌの波形を改善する。
することにより、負荷電圧■Ｌの波形を改善する。
第８図は、■Ｄｓ−ｖＤｓ特性を示す。ゲート電圧■Ｇ
ｓをパラメータとして、ドレイン電流よりｓとドレイン
電圧ｖＤｓの関係がめられる。第７図中の一点鎖線が、
第４図に示す回路の動作点を示している。■ＤＰはＶ
ｉ、 ＝ Ｖ Ｉのときのピークドレイン電流値を示す
。ｖＤＰは■Ｌ＝０即ちｖＤｓ共”ｘのときのピークド
レイン電圧値を示す。
ｓをパラメータとして、ドレイン電流よりｓとドレイン
電圧ｖＤｓの関係がめられる。第７図中の一点鎖線が、
第４図に示す回路の動作点を示している。■ＤＰはＶ
ｉ、 ＝ Ｖ Ｉのときのピークドレイン電流値を示す
。ｖＤＰは■Ｌ＝０即ちｖＤｓ共”ｘのときのピークド
レイン電圧値を示す。
ゲート電圧■Ｇｓ の値を上昇させるとドレイン電流よ
りｓ は増加方向、ドレイン電圧ｖＤｓは減少方向へ動
作点が移動する。
りｓ は増加方向、ドレイン電圧ｖＤｓは減少方向へ動
作点が移動する。
更に電源電圧ＶＩは交流電圧であるので、電圧位相によ
り、一点鎖線で示す動作点ラインが第７図の矢印方向に
移動する。
り、一点鎖線で示す動作点ラインが第７図の矢印方向に
移動する。
従って第４図に示す可変抵抗器１ｏの値をある値にセッ
トすると、■ＤＰ−■ＤＰを結ぶ動作点ライン上の一点
に動作点Ａがめられる。電源電圧ｖ■ の位相により、
動作点は上記動作点ＡとよりＳと■Ｄｓ の原点を結ぶ
ほぼ直線上を移動することになる。
トすると、■ＤＰ−■ＤＰを結ぶ動作点ライン上の一点
に動作点Ａがめられる。電源電圧ｖ■ の位相により、
動作点は上記動作点ＡとよりＳと■Ｄｓ の原点を結ぶ
ほぼ直線上を移動することになる。
第９図に、電源電圧■Ｉと負荷電圧■Ｌの関係を示す。
前求のゲートのスレッシュホールド電圧■ＴＨを直流電
源■Ｄｃ で補償しているので、負荷電圧■Ｌばほぼ電
源電圧■１に相似している。
源■Ｄｃ で補償しているので、負荷電圧■Ｌばほぼ電
源電圧■１に相似している。
しかし、厳密に解析すると、第９図ａの如く直流電源ｖ
Ｄｃが比較的高い値のときは、負荷電圧ＶＬが高いとき
は正弦波に近いが、負荷電圧■。
Ｄｃが比較的高い値のときは、負荷電圧ＶＬが高いとき
は正弦波に近いが、負荷電圧■。
が低いときは台形波に近くなる。また直流電源■Ｄｃが
比較的低い値のときは、第９図すの様に、負荷電圧ＶＬ
が低いときに正弦波に近く、高いと少とともに低下する
だめである。即ち、負荷電圧■Ｌの低い領域は、ゲート
の直流バイアス、つまり直流電源■Ｄｃの値も低くてよ
いという相関がある。
比較的低い値のときは、第９図すの様に、負荷電圧ＶＬ
が低いときに正弦波に近く、高いと少とともに低下する
だめである。即ち、負荷電圧■Ｌの低い領域は、ゲート
の直流バイアス、つまり直流電源■Ｄｃの値も低くてよ
いという相関がある。
ここでゲートの直流バイアスの電圧補正を実施しだ例を
第４図に示す。
第４図に示す。
９べ
第６図の直流電源ｖＤｃの代わりに、ダイオード部１８
を入れており、ゲートのスレッシュホールド電圧ｖＴＨ
の補償として、ダイオード部１８の順方向降下電圧ｖＦ
を採用している。
を入れており、ゲートのスレッシュホールド電圧ｖＴＨ
の補償として、ダイオード部１８の順方向降下電圧ｖＦ
を採用している。
第６図はダイオードのＩＦ−ｖＦ特性図である。
このＩＦ−ｖＦ特性は第７図に示す。ＦＥＴ１２のより
５−ｖＧｓ特性に極めてよく近似している。この近似し
た両者の特性を組合せて、ＦＥＴ１２のゲートのスレッ
シュホールド電圧ｖＴＨの影響を打消しているため、電
源電圧Ｖｒ及び負荷電圧ＶＬの電圧波形を殆ど近似する
ことができる。この様子を第１０図ｄに示す。
５−ｖＧｓ特性に極めてよく近似している。この近似し
た両者の特性を組合せて、ＦＥＴ１２のゲートのスレッ
シュホールド電圧ｖＴＨの影響を打消しているため、電
源電圧Ｖｒ及び負荷電圧ＶＬの電圧波形を殆ど近似する
ことができる。この様子を第１０図ｄに示す。
また第１０図ａ、ｂ、ｃにそれぞれドレイン電圧ｖＤｓ
、ゲート電圧ｖｃｐｓ、ダイオード部１８の順方向降下
電圧ｖＦの波形を示す。順方向降下電圧Ｖｙの値がドレ
イン電圧ｖＤｓの減少とともに減少し、ゲート電圧ｖＧ
ｓ も減少している様子を示している。
、ゲート電圧ｖｃｐｓ、ダイオード部１８の順方向降下
電圧ｖＦの波形を示す。順方向降下電圧Ｖｙの値がドレ
イン電圧ｖＤｓの減少とともに減少し、ゲート電圧ｖＧ
ｓ も減少している様子を示している。
一般ＫＦＥＴのゲートのスレッシュホールド電圧■ＴＨ
は一定の範囲でバラつくものが多いが、１ｏ ベージ ダイオード１８部のダイオードの品種及び個数を調整す
れば、スレッシュホールド電圧ｖＴＨは容易に補正する
ことができる。
は一定の範囲でバラつくものが多いが、１ｏ ベージ ダイオード１８部のダイオードの品種及び個数を調整す
れば、スレッシュホールド電圧ｖＴＨは容易に補正する
ことができる。
次に、本発明の他の前程例を第１１図に示す１９は固定
抵抗器部、２ｏはフォトカプラ部、２１はスイッチ部で
ある。第４図における可変抵抗ａＯを固定抵抗器部１９
に置換しており、各々の固定抵抗器に対応して、フォト
カプラ部２ｏの各々のフォトカプラの出力トランジスタ
が接続されている。スイッチ部２１の各スイッチが全て
ＯＦＦであれば、フォトカプラ部２ｏの全ての出力トラ
ンジスタはＯＦＦとなっており、固定抵抗器部１９の合
成抵抗値は全ての固定抵抗器の値の和となり、負荷４に
は最高電圧が出力される。
抵抗器部、２ｏはフォトカプラ部、２１はスイッチ部で
ある。第４図における可変抵抗ａＯを固定抵抗器部１９
に置換しており、各々の固定抵抗器に対応して、フォト
カプラ部２ｏの各々のフォトカプラの出力トランジスタ
が接続されている。スイッチ部２１の各スイッチが全て
ＯＦＦであれば、フォトカプラ部２ｏの全ての出力トラ
ンジスタはＯＦＦとなっており、固定抵抗器部１９の合
成抵抗値は全ての固定抵抗器の値の和となり、負荷４に
は最高電圧が出力される。
次にスイッチ部２１のスイッチ２２を除く任意のスイッ
チがＯＮとなると、このスイッチに対応したフォトカプ
ラ部２ｏのフォトカプラの出力トランジスタが上から順
にＯＮとなり、固定抵抗器部１９の合成抵抗値が低下し
、負荷４に印加される負荷電圧■Ｌが低下する。まだス
イッチ部２１１１ ノ − のスイッチ２２がＯＮとなると、フォトカブラ部２ｏの
全てのフォトカブラの出力トランジスタがＯＮとなり、
ゲート電圧ｖＧｓは、はぼ０となり、ＦＥＴ１２はＯＦ
Ｆとなり、負荷４に出力される負荷電圧は０となる。こ
こで負荷４を特定すると、負荷電圧ＶＬはスイッチ部２
１の各スイッチ２２のＯＮに対して、それぞれ一義的に
決定される。
チがＯＮとなると、このスイッチに対応したフォトカプ
ラ部２ｏのフォトカプラの出力トランジスタが上から順
にＯＮとなり、固定抵抗器部１９の合成抵抗値が低下し
、負荷４に印加される負荷電圧■Ｌが低下する。まだス
イッチ部２１１１ ノ − のスイッチ２２がＯＮとなると、フォトカブラ部２ｏの
全てのフォトカブラの出力トランジスタがＯＮとなり、
ゲート電圧ｖＧｓは、はぼ０となり、ＦＥＴ１２はＯＦ
Ｆとなり、負荷４に出力される負荷電圧は０となる。こ
こで負荷４を特定すると、負荷電圧ＶＬはスイッチ部２
１の各スイッチ２２のＯＮに対して、それぞれ一義的に
決定される。
まだ、固定抵抗器部１９に可変抵抗器を使用すれば負荷
電圧ＶＩ、の変更、或いは負荷４が別の負荷になった際
の負荷電圧ｖＬの再設定を行うことが可能となる。
電圧ＶＩ、の変更、或いは負荷４が別の負荷になった際
の負荷電圧ｖＬの再設定を行うことが可能となる。
しかし、スイッチ部２１が全てＯＦＦで、負荷電圧ｖＬ
が最高設定のときゲート電圧ｖＧＳは、ドレイン電圧ｖ
Ｄｓを固定抵抗器９と、固定抵抗器部１９及びダイオー
ド１゛８部で分圧したものとなる。つまりゲート電圧ｖ
Ｇｓ≦ドレイン電圧ｖＤＳとなり、ど嶋にしてもゲート
電圧以上のドレイン電圧が発生する。即ち負荷電圧ｖＬ
の上限にはドレイン電圧分のロスが発生することになる
。
が最高設定のときゲート電圧ｖＧＳは、ドレイン電圧ｖ
Ｄｓを固定抵抗器９と、固定抵抗器部１９及びダイオー
ド１゛８部で分圧したものとなる。つまりゲート電圧ｖ
Ｇｓ≦ドレイン電圧ｖＤＳとなり、ど嶋にしてもゲート
電圧以上のドレイン電圧が発生する。即ち負荷電圧ｖＬ
の上限にはドレイン電圧分のロスが発生することになる
。
一方、ゲートのスレッシュホールド電圧は一般に１〜５
■程度のバラツキを持つものが多く、第１１図の回路例
では、負荷電圧■Ｌの上限が、ＦＥＴ１２のゲートのス
レッシュホールド電圧ｖＴＨに依存し、かなりの変動中
を持つため、負荷の定格設計が困難、定格電圧が低目と
なるため出力電圧全域でロスが増加する等の不具合があ
る。これを解決したのが本発明である。
■程度のバラツキを持つものが多く、第１１図の回路例
では、負荷電圧■Ｌの上限が、ＦＥＴ１２のゲートのス
レッシュホールド電圧ｖＴＨに依存し、かなりの変動中
を持つため、負荷の定格設計が困難、定格電圧が低目と
なるため出力電圧全域でロスが増加する等の不具合があ
る。これを解決したのが本発明である。
第１２図に本発明の一実施例を示す。
１４は固定抵抗器、１７はダイオード、２３は他のフォ
トカプラ、２４はスイッチ部、２６はコンデンサ、２６
は固定抵抗器である。スイッチ部２１がＯＮとなったと
きの動作は第１１図と同様である。いまスイッチ部２４
のみがＯＮとなったときの動作を説明する。
トカプラ、２４はスイッチ部、２６はコンデンサ、２６
は固定抵抗器である。スイッチ部２１がＯＮとなったと
きの動作は第１１図と同様である。いまスイッチ部２４
のみがＯＮとなったときの動作を説明する。
スイッチ部２１がＯＮとなると、フォトカプラ２３の出
力トランジスタがＯＮとなる。この出力トランジスタの
コレクタには、ダイオード１７、固定抵抗器１４ 、２
６ 、コンデンサ２６から構成される直流電源ＶＢが接
続されており、この電圧がＦＥＴ１２のゲートに接続さ
れている。
力トランジスタがＯＮとなる。この出力トランジスタの
コレクタには、ダイオード１７、固定抵抗器１４ 、２
６ 、コンデンサ２６から構成される直流電源ＶＢが接
続されており、この電圧がＦＥＴ１２のゲートに接続さ
れている。
１３ ′・ 〕・
直流電源ＶＢはフォトカプラ２３の出力トランジスタが
ＯＮＩ、、ＦＥＴ１２のゲートに接続された状態で、Ｆ
ＥＴ１２が完全に○Ｎ状態となる様に設定されている。
ＯＮＩ、、ＦＥＴ１２のゲートに接続された状態で、Ｆ
ＥＴ１２が完全に○Ｎ状態となる様に設定されている。
このときダイオードブリッジ１１の順方向降下電圧をｖ
ＤＢとし、負荷４に流れる電流をＩＬ、パワーＭＯ８Ｆ
ＥＴのオン抵抗をＲＯＮとすると、 ｖＬ−ｖニー（ｖＤＢ十ＲｏＮ０ＩＬ）となる。通常、
ｖＤＢは１〜１．６■、ＲｏＮ−ＩＬは０．６ｖ以下に
設計できるので、オン抵抗ＲＯＮのバラツキが多少あっ
ても、負荷電圧は安定することになる。誘導電動機を負
荷とした際の実測によれば、電源電圧Ｖ １ ＝ １０
０ Ｖに於て、第１１図の回路に於て、負荷電圧■Ｌ（
ｍａｘ）−８８〜９３Ｖ、第１２図の回路に於て、負荷
電圧ｖＬ（ｆｆ１ａり＝９８二ｇＢ、５Ｖの結果が得ら
れた。
ＤＢとし、負荷４に流れる電流をＩＬ、パワーＭＯ８Ｆ
ＥＴのオン抵抗をＲＯＮとすると、 ｖＬ−ｖニー（ｖＤＢ十ＲｏＮ０ＩＬ）となる。通常、
ｖＤＢは１〜１．６■、ＲｏＮ−ＩＬは０．６ｖ以下に
設計できるので、オン抵抗ＲＯＮのバラツキが多少あっ
ても、負荷電圧は安定することになる。誘導電動機を負
荷とした際の実測によれば、電源電圧Ｖ １ ＝ １０
０ Ｖに於て、第１１図の回路に於て、負荷電圧■Ｌ（
ｍａｘ）−８８〜９３Ｖ、第１２図の回路に於て、負荷
電圧ｖＬ（ｆｆ１ａり＝９８二ｇＢ、５Ｖの結果が得ら
れた。
発明の効果
本発明によれば、比較的軽負荷の電力制御をコンパクト
に、安価に提供でき、システム化も容易にできるという
すぐれた特徴を持っている。
に、安価に提供でき、システム化も容易にできるという
すぐれた特徴を持っている。
１４ｔて−・）
第１の特徴は、電力制御用の素子が１素子で実現できる
ことである。
ことである。
第２に出力をコントロールする部分、（即ち第１１図に
於ける固定抵抗器部１９）に印加される電圧が低いこと
である。この電圧はゲート電圧ｖＧｓであるので通常の
場合１０ｖ程度を上限として制御できる。従って、交流
電源１００Ｖｊたは２０ＯＶ系の制御を行うには極めて
低い制御電圧であり、フォトカプラを使用すれば、容易
にマイクロコンピュータ等と組合せて、システム化する
ことができる。
於ける固定抵抗器部１９）に印加される電圧が低いこと
である。この電圧はゲート電圧ｖＧｓであるので通常の
場合１０ｖ程度を上限として制御できる。従って、交流
電源１００Ｖｊたは２０ＯＶ系の制御を行うには極めて
低い制御電圧であり、フォトカプラを使用すれば、容易
にマイクロコンピュータ等と組合せて、システム化する
ことができる。
更に、回路構成が極めて単純であり、安価に構成できる
こと、各部品のショート、オープン等の異常時に対して
も、回路の電源側に負荷が入っていることから、安全性
が高いという利点を有している。また負荷電圧ｖＬのひ
ずみも実用上支障のない範囲におさめることができる。
こと、各部品のショート、オープン等の異常時に対して
も、回路の電源側に負荷が入っていることから、安全性
が高いという利点を有している。また負荷電圧ｖＬのひ
ずみも実用上支障のない範囲におさめることができる。
以上、種々の優れた効果を有しており、比較的軽負荷の
電圧制御をシステム的に行う手段として最適のものとな
るのである。
電圧制御をシステム的に行う手段として最適のものとな
るのである。
１５７＜−１
第１図はスライダックを用いた従来例を示す回路図、第
２図はトランジスタを用いた従来例を示す回路図、第３
図は第１図、第２図の電圧制御波形図、第４図は本発明
の前程例を示す回路図、第５図はダイオードのＩＦ Ｖ
ｙ特性図、第６図は本発明の他の前程例を示す回路図、
第７図はＦＥＴのＩＤ５−■Ｇｓ特性図、第８図はＦＥ
ＴのＩＤ５−■Ｄｓ特性図、第９図は第６図の回路によ
る電圧制御波形図、第１０図は電圧制御波形図、第１１
図は本発明の他の前程例を示す回路図、第１２図は本発
明の一実施例を示す回路図である。 １・・・・・・交流電源、４・・・・・・負荷、９・・
・・・・固定抵抗、１９・・・・・・固定抵抗器部、２
０・・・・・・フォトカプラ部、２１・・・・・・スイ
ッチ部、２２・・・・・・スイッチ、２３・・・、・・
フォトカプラ、２４・・・・・・スイッチ部、２６・・
・・・・コンデンサ、２６・・・・・・固定抵抗器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名［１
１Ｊ１図 第３図 第４図 第 ５１！ｌ ＶＦ （Ｖ〕 璃６図 第７図 第８＠ 第９図
２図はトランジスタを用いた従来例を示す回路図、第３
図は第１図、第２図の電圧制御波形図、第４図は本発明
の前程例を示す回路図、第５図はダイオードのＩＦ Ｖ
ｙ特性図、第６図は本発明の他の前程例を示す回路図、
第７図はＦＥＴのＩＤ５−■Ｇｓ特性図、第８図はＦＥ
ＴのＩＤ５−■Ｄｓ特性図、第９図は第６図の回路によ
る電圧制御波形図、第１０図は電圧制御波形図、第１１
図は本発明の他の前程例を示す回路図、第１２図は本発
明の一実施例を示す回路図である。 １・・・・・・交流電源、４・・・・・・負荷、９・・
・・・・固定抵抗、１９・・・・・・固定抵抗器部、２
０・・・・・・フォトカプラ部、２１・・・・・・スイ
ッチ部、２２・・・・・・スイッチ、２３・・・、・・
フォトカプラ、２４・・・・・・スイッチ部、２６・・
・・・・コンデンサ、２６・・・・・・固定抵抗器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名［１
１Ｊ１図 第３図 第４図 第 ５１！ｌ ＶＦ （Ｖ〕 璃６図 第７図 第８＠ 第９図
Claims (1)
- 【特許請求の範囲】 ダイオードブリッジの交流入力の一端は負荷を介して、
また他端は直接単相交流電源に、それぞれ接続し、前記
ダイオードブリッジの直流出力には、前記パワーＭＯ８
ＦＥＴのドレイン及び、ソースヲ接続し、前記パワーＭ
Ｏ８ＦＥＴのドレイン−ゲート間に固定抵抗器を接続し
、またゲート−ソース間に複数の固定あるいは可変抵抗
器とダイオードを含むバイアス回路を接続し、前記バイ
アス回路に、並列に複数の７オトカプラの出力トランジ
スタ部を接続し、更に前記パワーＭＯ８ＦＥＴのソース
を基準とする直流電源と前記パワーＭＯ８ＦＥＴのゲー
トとに、前記フォトカプラとは別の７オトカプラのトラ
ンジスタ部を接続し、前記両フォトカプラの入力ダイオ
ードに流す電流のスイッチ動作によシ、前記負荷に印加
される電圧を可変する構成とした電子式交流電圧可変装
置。 ２・−〕。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120283A JPS60142712A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120283A JPS60142712A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142712A true JPS60142712A (ja) | 1985-07-27 |
| JPH0475526B2 JPH0475526B2 (ja) | 1992-12-01 |
Family
ID=17219203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25120283A Granted JPS60142712A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284699A (ja) * | 2005-03-31 | 2006-10-19 | Osaka Sealing Printing Co Ltd | 剥離シート付きラベル及びその製造方法 |
| JP2009029564A (ja) * | 2007-07-26 | 2009-02-12 | Japan Aviation Electronics Industry Ltd | 粘着製品剥離装置 |
-
1983
- 1983-12-29 JP JP25120283A patent/JPS60142712A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284699A (ja) * | 2005-03-31 | 2006-10-19 | Osaka Sealing Printing Co Ltd | 剥離シート付きラベル及びその製造方法 |
| JP2009029564A (ja) * | 2007-07-26 | 2009-02-12 | Japan Aviation Electronics Industry Ltd | 粘着製品剥離装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475526B2 (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628511B2 (ja) | 切換式電源ユニツト | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| GB2121247A (en) | Capacitive voltage dropper | |
| EP1380096A1 (en) | Control means and method for a transistor switch circuit | |
| JPS60142712A (ja) | 電子式交流電圧可変装置 | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JPS61254070A (ja) | 電子負荷装置 | |
| JPS60142721A (ja) | 電子式交流電圧可変装置 | |
| JPH0475527B2 (ja) | ||
| JPS60142720A (ja) | 電子式交流電圧可変装置 | |
| JPS60142719A (ja) | 電子式交流電圧可変装置 | |
| JPH0475529B2 (ja) | ||
| JPH0312030Y2 (ja) | ||
| JP3774313B2 (ja) | プシュプル型高速高圧電源装置 | |
| SU1582348A1 (ru) | Устройство реверсировани тока в нагрузке | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| SU1273895A1 (ru) | Стабилизированный источник электропитани | |
| JPH0537288Y2 (ja) | ||
| JPS5821356Y2 (ja) | 整流回路 | |
| SU997017A1 (ru) | Преобразователь источника напр жени в источник с пр моугольной внешней вольтамперной характеристикой | |
| JPH047679Y2 (ja) | ||
| RU2024169C1 (ru) | Устройство для управления тиристорным преобразователем | |
| JPS63501748A (ja) | 電力制御装置 | |
| JP3127787B2 (ja) | 電源回路 |