JPH0475529B2 - - Google Patents
Info
- Publication number
- JPH0475529B2 JPH0475529B2 JP25120683A JP25120683A JPH0475529B2 JP H0475529 B2 JPH0475529 B2 JP H0475529B2 JP 25120683 A JP25120683 A JP 25120683A JP 25120683 A JP25120683 A JP 25120683A JP H0475529 B2 JPH0475529 B2 JP H0475529B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- power supply
- diode
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 230000007423 decrease Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的負荷の電
圧制御を行うもので、主として、誘導電動機の速
度制御、電灯．ヒータ等の電力制御等に適する。
圧制御を行うもので、主として、誘導電動機の速
度制御、電灯．ヒータ等の電力制御等に適する。
従来の構成とその問題点
従来例について第１図〜第３図を用いて説明す
る。
る。
第１図は一般に広く知られる出力電圧可変型単
巻変圧器（以下スライダツクと呼ぶ）を示す。１
は交流電源、２はスライダツク、３はスライダツ
ク２の出力タツプ、４は負荷である。いまスライ
ダツク２の入力に印加された交流電源１の電源電
圧VIは、出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VCの様子を、第３図に
それぞれ実線及び破線を用いて示す。
巻変圧器（以下スライダツクと呼ぶ）を示す。１
は交流電源、２はスライダツク、３はスライダツ
ク２の出力タツプ、４は負荷である。いまスライ
ダツク２の入力に印加された交流電源１の電源電
圧VIは、出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VCの様子を、第３図に
それぞれ実線及び破線を用いて示す。
スライダツク２により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては、重量が重く、構造が
機械的であるため、システムとして制御するには
不適であるということが上げられる。また、出力
電圧を決定する要因は、機械的な接触による為、
長期信頼性、環境信頼性が低いという問題点もあ
る。
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては、重量が重く、構造が
機械的であるため、システムとして制御するには
不適であるということが上げられる。また、出力
電圧を決定する要因は、機械的な接触による為、
長期信頼性、環境信頼性が低いという問題点もあ
る。
次に電子式の交流電圧可変方式の一例を第２図
に示す。
に示す。
５，６はダイオード、７はNPNトランジスタ
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。固定抵抗器９及び可変抵抗器１０により、
NPNトランジスタとPNPトランジスタ８のそれ
ぞれベース電圧が決定され、エミツタの電位が決
定し、従つて負荷４に印加される電圧が決まる。
交流電源１の正相及び逆相にそれぞれのトランジ
スタ７，８が対応し、交流電源１と、負荷４に印
加される電圧との差、即ち電圧降下分はトランジ
スタ７及び８のVCEとして消費される。ダイオー
ド５及び６はそれぞれのトランジスタ７，８が逆
バイアスされた際のベースコレクタ電流を阻止す
る為に必要である。
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。固定抵抗器９及び可変抵抗器１０により、
NPNトランジスタとPNPトランジスタ８のそれ
ぞれベース電圧が決定され、エミツタの電位が決
定し、従つて負荷４に印加される電圧が決まる。
交流電源１の正相及び逆相にそれぞれのトランジ
スタ７，８が対応し、交流電源１と、負荷４に印
加される電圧との差、即ち電圧降下分はトランジ
スタ７及び８のVCEとして消費される。ダイオー
ド５及び６はそれぞれのトランジスタ７，８が逆
バイアスされた際のベースコレクタ電流を阻止す
る為に必要である。
第２図の回路によつても電源電圧VI及び負荷
電圧VLの電圧波形は第３図の様になる。
電圧VLの電圧波形は第３図の様になる。
第２図によれば、可変抵抗器１０を可変するこ
とにより負荷電圧VLを可変することができるが、
主に電力消費を行うトランジスタ７，８が２素子
となること、相互のコレクタに絶縁が必要なこと
等により、小型化、低価格化に限界がある。また
トランジスタ７，８のベースに入つている可変抵
抗器１０の両端には負荷電圧VLが常に印加され
ており、結局、可変抵抗器１０には、交流電源１
の電圧VI相当の耐圧が必要になり、更に出力を
安全可変操作するために絶縁も必要になる。従つ
てこの回路をマイクロコンピユータ等を用いてシ
ステム化するためには、絶縁、高耐圧の制御素子
が必要となり、コンパクトなシステムには適合し
なくなつてしまう。
とにより負荷電圧VLを可変することができるが、
主に電力消費を行うトランジスタ７，８が２素子
となること、相互のコレクタに絶縁が必要なこと
等により、小型化、低価格化に限界がある。また
トランジスタ７，８のベースに入つている可変抵
抗器１０の両端には負荷電圧VLが常に印加され
ており、結局、可変抵抗器１０には、交流電源１
の電圧VI相当の耐圧が必要になり、更に出力を
安全可変操作するために絶縁も必要になる。従つ
てこの回路をマイクロコンピユータ等を用いてシ
ステム化するためには、絶縁、高耐圧の制御素子
が必要となり、コンパクトなシステムには適合し
なくなつてしまう。
発明の目的
本発明は上記従来例の問題点を克服し、単純な
回路構成で、システム化も可能な比較的軽負荷を
対象とした電力コントロールを目的とするもので
ある。
回路構成で、システム化も可能な比較的軽負荷を
対象とした電力コントロールを目的とするもので
ある。
発明の構成
第１３図に本発明の構成図を示す。
１１はダイオードブリツジ、１２はパワー
MOS FET（以下FETと略す）である。また１８
はダイオードである。すなわち本発明は、単相交
流電源１３より、一端を負荷４を介し、他端を直
接に、それぞれダイオードブリツジ１１の交流入
力に接続し、前記ダイオードブリツジ１１の直流
出力に、前記パワーMOS FETのドレイン及び
ソースを接続し、前記ドレイン及びソースに並列
に、固定抵抗器及び可変抵抗器及び１個または複
数個のダイオード１８の直列回路を接続し、更に
前記固定抵抗器及び可変抵抗器の接続点に前記パ
ワーMOS FETのゲートを接続し、前記パワー
MOS FETと前記ダイオード１８を熱結合し、
前記可変抵抗器の抵抗値を可変することにより、
前記負荷に印加される電圧を可変する構成とした
ものである。
MOS FET（以下FETと略す）である。また１８
はダイオードである。すなわち本発明は、単相交
流電源１３より、一端を負荷４を介し、他端を直
接に、それぞれダイオードブリツジ１１の交流入
力に接続し、前記ダイオードブリツジ１１の直流
出力に、前記パワーMOS FETのドレイン及び
ソースを接続し、前記ドレイン及びソースに並列
に、固定抵抗器及び可変抵抗器及び１個または複
数個のダイオード１８の直列回路を接続し、更に
前記固定抵抗器及び可変抵抗器の接続点に前記パ
ワーMOS FETのゲートを接続し、前記パワー
MOS FETと前記ダイオード１８を熱結合し、
前記可変抵抗器の抵抗値を可変することにより、
前記負荷に印加される電圧を可変する構成とした
ものである。
実施例の説明
第６図に本発明の前程例を示し、Ｎテヤンネル
のFET１２のドレインソース間には電源電圧VI
から負荷電圧VLを差引いた電圧が印加されてお
り（以下ドレイン電圧VDSと略す）、ドレイン電
圧を固定抵抗器９と、可変抵抗器１０と直流電源
VDCで分圧された電圧がゲートソース間に印加さ
れている（以下ゲート電圧VGSと略す）。
のFET１２のドレインソース間には電源電圧VI
から負荷電圧VLを差引いた電圧が印加されてお
り（以下ドレイン電圧VDSと略す）、ドレイン電
圧を固定抵抗器９と、可変抵抗器１０と直流電源
VDCで分圧された電圧がゲートソース間に印加さ
れている（以下ゲート電圧VGSと略す）。
直流電源VDCはダイオード１８部、固定抵抗器
１５、コンデンサ１６により構成されており、ゲ
ート電圧VGSに直流バイアスを与えている。第７
図、第８図はFET１２の特性図である。第７図
はIDS−VGS特性を示す。通常、FETにはスレツシ
ユホールド電圧VHTがあり、ゲート電圧VGSがス
レツシユホールド電圧VTHを越する、ON領域に
入つてドレイン電流IDSが流れる。
１５、コンデンサ１６により構成されており、ゲ
ート電圧VGSに直流バイアスを与えている。第７
図、第８図はFET１２の特性図である。第７図
はIDS−VGS特性を示す。通常、FETにはスレツシ
ユホールド電圧VHTがあり、ゲート電圧VGSがス
レツシユホールド電圧VTHを越する、ON領域に
入つてドレイン電流IDSが流れる。
第６図に示す直流電源VDCはこのスレツシユホ
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。第８図は、IDS−VDS特性を示す。ゲート電圧
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第７図中の一
点鎖線が第４図に示す回路の動作点を示してい
る。IDPはVL＝＝VIのときのピークドレイン電流
値を示す。VDPはVL＝０即ちVDS＝VIのときのピ
ークドレイン電圧値を示す。ゲート電圧VGSの値
を上昇させるとドレイン電流IDSは増加方向、ド
レイン電圧VDSは減少方向へ動作点が移動する。
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。第８図は、IDS−VDS特性を示す。ゲート電圧
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第７図中の一
点鎖線が第４図に示す回路の動作点を示してい
る。IDPはVL＝＝VIのときのピークドレイン電流
値を示す。VDPはVL＝０即ちVDS＝VIのときのピ
ークドレイン電圧値を示す。ゲート電圧VGSの値
を上昇させるとドレイン電流IDSは増加方向、ド
レイン電圧VDSは減少方向へ動作点が移動する。
更に電源電圧VIは交流電圧であるので、電圧
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。
従つて第４図に示す可変抵抗器１０の値をある
値にセツトすると、IDP−VDPを結ぶ動作点ライン
上の一点に動作点Ａが求められる。電源電圧VI
の位相により、動作点は上記動作点ＡとIDSとVDS
の原点を結ぶほぼ直線上を移動することになる。
値にセツトすると、IDP−VDPを結ぶ動作点ライン
上の一点に動作点Ａが求められる。電源電圧VI
の位相により、動作点は上記動作点ＡとIDSとVDS
の原点を結ぶほぼ直線上を移動することになる。
第９図に電源電圧VIと負荷電圧VLの関係を示
す。前述のゲートのスレツシユホールド電圧VTH
を直流電源VDCで補償しているので、負荷電圧VL
はほぼ電源電圧VIに相似している。
す。前述のゲートのスレツシユホールド電圧VTH
を直流電源VDCで補償しているので、負荷電圧VL
はほぼ電源電圧VIに相似している。
しかし、厳密に解析すると、第９図ａの如く、
直流電源VDCとが比較的高い値のときは、負荷電
圧VLが高いときは正弦波に近いが、負荷電圧VL
が低いときは台形波に近くなる。また直流電源
VDCとが比較的低い値のときは、第９図ｂの様
に、負荷電圧VLが低いときに正弦波に近く、高
いときには角波に近づいてくる。これはゲートの
スレツシユホールド電圧VTHが、ゲート電流の減
少とともに低下するためである。即ち、負荷電圧
VLの低い領域は、ゲートの直流バイアス、つま
り直流電源VDCの値も低くてよいという相関があ
る。
直流電源VDCとが比較的高い値のときは、負荷電
圧VLが高いときは正弦波に近いが、負荷電圧VL
が低いときは台形波に近くなる。また直流電源
VDCとが比較的低い値のときは、第９図ｂの様
に、負荷電圧VLが低いときに正弦波に近く、高
いときには角波に近づいてくる。これはゲートの
スレツシユホールド電圧VTHが、ゲート電流の減
少とともに低下するためである。即ち、負荷電圧
VLの低い領域は、ゲートの直流バイアス、つま
り直流電源VDCの値も低くてよいという相関があ
る。
ここでゲートの直流バイアスの電圧補正を実施
した例を第４図に示す。
した例を第４図に示す。
第６図の直流電源VDCの代わりに、ダイオード
部１８を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部１８の順
方向降下電圧VFを採用している。
部１８を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部１８の順
方向降下電圧VFを採用している。
第５図はダイオードのIF−VF特性図である。こ
のIF−VF特性は第７図に示す。FET１２のIDS−
VGS特性に極めてよく近似している。この近似し
た両者の特性を組合せて、FET１２のゲートの
スレツシユホールド電圧VTHの影響を打消してい
るため、電源電圧VI及び負荷電圧VLの電圧波形
を殆んど近似することができる。この様子を第１
０図ｄに示す。
のIF−VF特性は第７図に示す。FET１２のIDS−
VGS特性に極めてよく近似している。この近似し
た両者の特性を組合せて、FET１２のゲートの
スレツシユホールド電圧VTHの影響を打消してい
るため、電源電圧VI及び負荷電圧VLの電圧波形
を殆んど近似することができる。この様子を第１
０図ｄに示す。
また第１０図ａ，ｂ，ｃにそれぞれドレイン電
圧VDS、ゲート電圧VGS、ダイオード１８部の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。
圧VDS、ゲート電圧VGS、ダイオード１８部の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。
一般にFETのゲートのスレツシユホールド電
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは容易に
補正することができる。
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは容易に
補正することができる。
一方、FET１２は電力を制御する素子であり
ドレイン電圧VDSとして電源電圧VIから負荷電圧
VLを差引いた値、ドレイン電流IDSとして負荷通
電電流が流れる。従つてFET１２の消費電力PD
はPD＝VDS×IDSとなり、FET１２から熱となつて
放電する。従つてFET１２には負荷に応じて放
熱板を取付けるが、このときFET１２のチドプ
温度はかなり上昇する。このときFET１２のゲ
ートのスレツシユホールド電圧は第１１図に示す
様に温度特性を持つており、チツプ温度の上昇と
共に低下する傾向がある。第１１図ａはFET１
２のIDS−VGS特性の温度による変化を示す。第１
１図ｂはドレイン電流を一定としたときのVGSの
温度特性を示す。
ドレイン電圧VDSとして電源電圧VIから負荷電圧
VLを差引いた値、ドレイン電流IDSとして負荷通
電電流が流れる。従つてFET１２の消費電力PD
はPD＝VDS×IDSとなり、FET１２から熱となつて
放電する。従つてFET１２には負荷に応じて放
熱板を取付けるが、このときFET１２のチドプ
温度はかなり上昇する。このときFET１２のゲ
ートのスレツシユホールド電圧は第１１図に示す
様に温度特性を持つており、チツプ温度の上昇と
共に低下する傾向がある。第１１図ａはFET１
２のIDS−VGS特性の温度による変化を示す。第１
１図ｂはドレイン電流を一定としたときのVGSの
温度特性を示す。
一方、第１２図にダイオードの一般的な順方向
降下電圧VFの温度特性を表している。第１２図
ａは温度をパラメータとしたIF−VF特性、第１２
図ｂはダイオードの順方向電流IFを一定としたと
きのVFの温度特性を示す。
降下電圧VFの温度特性を表している。第１２図
ａは温度をパラメータとしたIF−VF特性、第１２
図ｂはダイオードの順方向電流IFを一定としたと
きのVFの温度特性を示す。
第１１図、第１２図からわかる様にFET１２
のVGS及びダイオードのVFは同様の温度特性を示
しているので、これらを熱結合すると、ゲートの
スレツシユホールド電圧VTHの温度補償をするこ
とができる。これを行つたのが本発明である。
のVGS及びダイオードのVFは同様の温度特性を示
しているので、これらを熱結合すると、ゲートの
スレツシユホールド電圧VTHの温度補償をするこ
とができる。これを行つたのが本発明である。
第１３図に本発明の一実施例による回路を示す
回路構成は、第４図に示すものと同様であるが、
ダイオード１８部のうちの一本のダイオード１８
をFET１２と熱結合している。ここでVGSの温度
変化電圧特性とVFの温度変化電圧特性をほぼ一
致する様にダイオード１８を選択する。
回路構成は、第４図に示すものと同様であるが、
ダイオード１８部のうちの一本のダイオード１８
をFET１２と熱結合している。ここでVGSの温度
変化電圧特性とVFの温度変化電圧特性をほぼ一
致する様にダイオード１８を選択する。
第１４図はFET１２とダイオード１８の熱結
合の一例で、ダイオード１８とFET１２のプラ
スチツクモールドのチツプ上部に接着している。
合の一例で、ダイオード１８とFET１２のプラ
スチツクモールドのチツプ上部に接着している。
この結果、第１５図に示す負荷電圧特性が得ら
れる。第１５図ａはFET１２とダイオード１８
部が熱結合されていない場合、第１５図ｂは熱結
合されている場合を示す。
れる。第１５図ａはFET１２とダイオード１８
部が熱結合されていない場合、第１５図ｂは熱結
合されている場合を示す。
第１５図ａではFET１２のチツプ温度TCが上
昇すると、負荷電圧VLも上昇する傾向があるが、
第１５図ｂではFET１２のチツプ温度TCの変化
にもかかわらず、負荷電圧VLは安定している。
昇すると、負荷電圧VLも上昇する傾向があるが、
第１５図ｂではFET１２のチツプ温度TCの変化
にもかかわらず、負荷電圧VLは安定している。
発明の効果
本発明によれば、比較的軽負荷の電力制御をコ
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
第１の特徴は、電力制御用の素子が１素子で実
現できることである。
現できることである。
第２に出力をコントロールする部分、即ち第４
図に於ける可変抵抗器１０に印加される電圧が低
いことである。この電圧はゲート電圧VGSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せて、システム化することができる。
図に於ける可変抵抗器１０に印加される電圧が低
いことである。この電圧はゲート電圧VGSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せて、システム化することができる。
更に、回路構成が極めて単純であり、安価に構
成できること、各部品のシヨートオープン等の異
常時に対しても、回路の電源側に負荷が入つてい
ることから、安全性が高いという利点を有してい
る。また負荷電圧VLのひずみも実用上支障のな
い範囲におさめることができる。また周囲温度変
化、負荷変化に対しても安定した出力を得ること
ができる。
成できること、各部品のシヨートオープン等の異
常時に対しても、回路の電源側に負荷が入つてい
ることから、安全性が高いという利点を有してい
る。また負荷電圧VLのひずみも実用上支障のな
い範囲におさめることができる。また周囲温度変
化、負荷変化に対しても安定した出力を得ること
ができる。
以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなるのである。
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなるのである。
第１図はスライダツクを用いた従来例の回路
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の前程例を示す回路図、第５図は
ダイオードのIF−VF特性図、第６図は第４図の回
路を直流電源バイアスで実施した回路図、第７図
はFETのIDS−VGS特性図、第８図はFETのIDS−
VDS特性図、第９図は第６図の回路による電圧制
御波形図、第１０図は第４図の回路による電圧制
御波形図、第１１図はFETのVGSの温度特性図、
第１２図はダイオードのVFの温度特性図、第１
３図は本発明の一実施例を示す回路図、第１４図
はFET及びダイオードを熱結合した状態を示す
構成図、第１５図は熱結合の有無による負荷電圧
波形図である。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１…ダイオードブリ
ツジ、１２……パワーMOSFET、１８……ダイ
オード。
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の前程例を示す回路図、第５図は
ダイオードのIF−VF特性図、第６図は第４図の回
路を直流電源バイアスで実施した回路図、第７図
はFETのIDS−VGS特性図、第８図はFETのIDS−
VDS特性図、第９図は第６図の回路による電圧制
御波形図、第１０図は第４図の回路による電圧制
御波形図、第１１図はFETのVGSの温度特性図、
第１２図はダイオードのVFの温度特性図、第１
３図は本発明の一実施例を示す回路図、第１４図
はFET及びダイオードを熱結合した状態を示す
構成図、第１５図は熱結合の有無による負荷電圧
波形図である。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１…ダイオードブリ
ツジ、１２……パワーMOSFET、１８……ダイ
オード。
Claims (1)
- １ ダイオードブリツジの交流入力の一端は負荷
を介して、また他端は直接それぞれ単相交流電源
に接続し、前記ダイオードブリツジの直流出力に
はパワーMOS FETのドレイン及びソースを接
続し、前記ドレイン及びソース間に、固定抵抗器
及び可変抵抗器及び１個または複数個のダイオー
ドを直列に配置したゲートバイアス回路を接続
し、更に、前記固定抵抗器及び可変抵抗器の接続
点に前記パワーMOS FETのゲートを接続し、
前記パワーMOS FETと前記ダイオードを熱結
合し、前記可変抵抗器の抵抗値を可変することに
より、前記負荷に印加される電圧を可変する構成
とした電子式交流電圧可変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120683A JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25120683A JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142716A JPS60142716A (ja) | 1985-07-27 |
| JPH0475529B2 true JPH0475529B2 (ja) | 1992-12-01 |
Family
ID=17219269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25120683A Granted JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142716A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015110877A1 (en) * | 2014-01-22 | 2015-07-30 | Malcolm Wright | Electrical energy by-product lighting - eebl |
-
1983
- 1983-12-29 JP JP25120683A patent/JPS60142716A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142716A (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472666A (en) | Brushless DC motor | |
| CN100377483C (zh) | 具有温控开关频率的pwm控制器 | |
| MX2008013074A (es) | Dispositivo de control de carga que tiene un circuito excitador variable. | |
| US4590395A (en) | FET-bipolar drive circuit | |
| US3368139A (en) | Switching mode series voltage regulator | |
| US5757165A (en) | Snowmobile handlebar heater control | |
| KR940022994A (ko) | 자려식 dc-dc 콘버터 | |
| JPH0475529B2 (ja) | ||
| US6548983B2 (en) | PWM-pulse control system | |
| US7309968B2 (en) | Motor control circuit and associated full bridge switching arrangement | |
| JPH0475528B2 (ja) | ||
| JPH0525128B2 (ja) | ||
| JPH0475526B2 (ja) | ||
| JP6906390B2 (ja) | スイッチング回路 | |
| JP3255805B2 (ja) | スイッチング電源装置 | |
| JPH0475530B2 (ja) | ||
| JPH0475531B2 (ja) | ||
| JPH0475527B2 (ja) | ||
| US6426570B1 (en) | Incandescent power converter with complementary switches | |
| US4804902A (en) | Linear, low EMI/RFE fan control circuit | |
| JP2976044B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR0131488Y1 (ko) | 원격조정스위칭장치 | |
| JPS60142719A (ja) | 電子式交流電圧可変装置 | |
| TW201735523A (zh) | 可調速之交流馬達驅動電路與使用其之交流馬達系統 | |
| US20070290659A1 (en) | D.C. power supply with high efficiency output control |