JPH0475531B2 - - Google Patents
Info
- Publication number
- JPH0475531B2 JPH0475531B2 JP58251216A JP25121683A JPH0475531B2 JP H0475531 B2 JPH0475531 B2 JP H0475531B2 JP 58251216 A JP58251216 A JP 58251216A JP 25121683 A JP25121683 A JP 25121683A JP H0475531 B2 JPH0475531 B2 JP H0475531B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- load
- variable resistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的軽負荷の
電圧制御を行うもので、主として、誘導電動機の
速度制御、電灯、ヒータ等の電力制御等に適す
る。
電圧制御を行うもので、主として、誘導電動機の
速度制御、電灯、ヒータ等の電力制御等に適す
る。
従来例の構成とその問題点
従来例について第１図〜第３図を用いて説明す
る。
る。
第１図は一般に広く知られる出力電圧可変型単
巻変圧器（以下、スライダツクと呼ぶ）を示す。
１は交流電源、２はスライダツク、３はスライダ
ツク２の出力タツプ、４は負荷である。いまスラ
イダツク２の入力に印加された交流電源１の電源
電圧VIは出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VLの様子を、第３図に
それぞれ実線および破線を用いて示す。
巻変圧器（以下、スライダツクと呼ぶ）を示す。
１は交流電源、２はスライダツク、３はスライダ
ツク２の出力タツプ、４は負荷である。いまスラ
イダツク２の入力に印加された交流電源１の電源
電圧VIは出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VLの様子を、第３図に
それぞれ実線および破線を用いて示す。
スライダツク２により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、その問題点としては、重量が重く、
構造が機械的であるため、システムとして制御す
るには不適であるということが上げられる。ま
た、出力電圧を決定する要因は、機械的な接触に
よるため、長期信頼性、環境信頼性が低いという
問題点もある。
方式は構造が簡単で、割合安価なため広く使用さ
れているが、その問題点としては、重量が重く、
構造が機械的であるため、システムとして制御す
るには不適であるということが上げられる。ま
た、出力電圧を決定する要因は、機械的な接触に
よるため、長期信頼性、環境信頼性が低いという
問題点もある。
次に電子式の交流電圧可変方式の一例を第２図
に示す。
に示す。
５，６はダイオード、７はNPNトランジスタ、
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１および４は第１図と共通
である。
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１および４は第１図と共通
である。
固定抵抗器９および可変抵抗器１０により
NPNトランジスタ７とPNPトランジスタ８のそ
れぞれベース電圧が決定され、エミツタの電位が
決定し、したがつて負荷４に印加される電圧が決
まる。交流電源１の正相および逆相にそれぞれの
トランジスタ７，８が対応し、交流電源１、負荷
４に印加される電圧との差、すなわち電圧降下分
はトランジスタ７および８のVDEとして消費され
る。ダイオード５および６はそれぞれのトランジ
スタ７，８が逆バイアスされた際のベースコレク
タ電流を阻止するために必要である。
NPNトランジスタ７とPNPトランジスタ８のそ
れぞれベース電圧が決定され、エミツタの電位が
決定し、したがつて負荷４に印加される電圧が決
まる。交流電源１の正相および逆相にそれぞれの
トランジスタ７，８が対応し、交流電源１、負荷
４に印加される電圧との差、すなわち電圧降下分
はトランジスタ７および８のVDEとして消費され
る。ダイオード５および６はそれぞれのトランジ
スタ７，８が逆バイアスされた際のベースコレク
タ電流を阻止するために必要である。
第２図の回路によつて電源電圧VIおよび負荷
電圧VLの電圧波形は第３図のようになる。
電圧VLの電圧波形は第３図のようになる。
第２図によれば、可変抵抗器１０を可変するこ
とにより負荷電圧VLを可変することができるが、
主電力消費を行うトランジスタ７，８が２素子と
なること、相互のコレクタに絶縁が必要なこと等
により、小型化、低価格化に限界がある。またト
ランジスタ７，８のベースに入つている可変抵抗
器１０の両端には負荷電圧VLが常に印加されて
おり、結局、可変抵抗器１０には交流電源１の電
圧VIの耐圧が必要になり、さらに出力を安全に
可変操作するために絶縁も必要になる。したがつ
て、この回路をマイクロコンピユータ等を用いて
システム化するためには、絶縁、高耐圧の制御素
子が必要となり、コンパクトなシステムには適合
しなくなつてしまう。
とにより負荷電圧VLを可変することができるが、
主電力消費を行うトランジスタ７，８が２素子と
なること、相互のコレクタに絶縁が必要なこと等
により、小型化、低価格化に限界がある。またト
ランジスタ７，８のベースに入つている可変抵抗
器１０の両端には負荷電圧VLが常に印加されて
おり、結局、可変抵抗器１０には交流電源１の電
圧VIの耐圧が必要になり、さらに出力を安全に
可変操作するために絶縁も必要になる。したがつ
て、この回路をマイクロコンピユータ等を用いて
システム化するためには、絶縁、高耐圧の制御素
子が必要となり、コンパクトなシステムには適合
しなくなつてしまう。
発明の目的
本発明は上記従来例の問題点を克服し、単純な
回路構成で、システム化も可能な、比較的負荷を
対象とした電力コントロールを目的とするもので
ある。
回路構成で、システム化も可能な、比較的負荷を
対象とした電力コントロールを目的とするもので
ある。
発明の構成
第４図に本発明の構成図を示す。
１１はダイオードブリツジ、１２はパワー
MOS FET（以下FETと略す）である。また１３
は直流電源VDCである。
MOS FET（以下FETと略す）である。また１３
は直流電源VDCである。
すなわち本発明では、単相交流電源１より、一
端を負荷４を介し、他端を直接に、それぞれダイ
オードブリツジ１１の交流入力に接続し、前記ダ
イオードブリツジ１１の直流出力に、前記FET
１２のドレインおよびソースを接続し、前記ドレ
インおよびソースに並列に、固定抵抗器９および
可変抵抗器１０および直流電源１３の直列回路を
接続し、さらに、前記固定抵抗器９および可変抵
抗器１０の接続点に前記FET１２のゲートを接
続し、前記可変抵抗器１０の抵抗値を可変するこ
とににより、前記負荷４に印加される電圧を可変
する構成としたものである。
端を負荷４を介し、他端を直接に、それぞれダイ
オードブリツジ１１の交流入力に接続し、前記ダ
イオードブリツジ１１の直流出力に、前記FET
１２のドレインおよびソースを接続し、前記ドレ
インおよびソースに並列に、固定抵抗器９および
可変抵抗器１０および直流電源１３の直列回路を
接続し、さらに、前記固定抵抗器９および可変抵
抗器１０の接続点に前記FET１２のゲートを接
続し、前記可変抵抗器１０の抵抗値を可変するこ
とににより、前記負荷４に印加される電圧を可変
する構成としたものである。
実施例の説明
第５図、第６図に本発明の実施例を示す。
第５図においてＮチヤンネルのFET１２のド
レイン−ソース間には電源電圧VIから負荷電圧
VLを差引いた電圧が印加されており（以下ドレ
イン電圧VDSと略す）、ドレイン電圧を固定抵抗
器９と、可変抵抗器１０と直流電源VDCで分圧さ
れた電圧がゲート−ソース間に印加されている
（以下ゲート電圧VGSと略す）。
レイン−ソース間には電源電圧VIから負荷電圧
VLを差引いた電圧が印加されており（以下ドレ
イン電圧VDSと略す）、ドレイン電圧を固定抵抗
器９と、可変抵抗器１０と直流電源VDCで分圧さ
れた電圧がゲート−ソース間に印加されている
（以下ゲート電圧VGSと略す）。
直流電源VDC１３はダイオード１７、固定抵抗
器１４，１５、コンデンサ１６により構成されて
おり、ゲート電圧VGSに直流バイアスを与えてい
る。
器１４，１５、コンデンサ１６により構成されて
おり、ゲート電圧VGSに直流バイアスを与えてい
る。
第６図は直流電源１３を別の回路により構成し
た例で、ダイオード部１８と固定抵抗器１５、コ
ンデンサ１６により構成したものである。
た例で、ダイオード部１８と固定抵抗器１５、コ
ンデンサ１６により構成したものである。
第７図、第８図はFET１２の特性図である。
第７図はIDS−VGS特性を示す。通常、FETには
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電流IDSが流れる。
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電流IDSが流れる。
第４図、第５図、第６図に示す直流電源VDC１
３はこのスレツシユホールド電圧VTHを補償する
もので、適度な値を選択することにより、負荷電
圧VLの波形を改善する。
３はこのスレツシユホールド電圧VTHを補償する
もので、適度な値を選択することにより、負荷電
圧VLの波形を改善する。
第８図はIDS−VDS特性を示す。ゲート電圧VGS
をパラメータとして、ドレイン電流IDSとドレイ
ン電圧VDSの関係が求められる。第７図中の一点
鎖線が、第４図に示す回路の動作点を示してい
る。IDPはVL＝VIのときのドレインピーク電流値
を示す。VDPはLL＝０すなわちVDS≒VIのときの
ドレインピーク電圧値を示す。ゲート電圧VGSの
値を上昇させるドレイン電流IDSは増加方向、ド
レイン電圧VDSは減少方向へ動作点が移動する。
をパラメータとして、ドレイン電流IDSとドレイ
ン電圧VDSの関係が求められる。第７図中の一点
鎖線が、第４図に示す回路の動作点を示してい
る。IDPはVL＝VIのときのドレインピーク電流値
を示す。VDPはLL＝０すなわちVDS≒VIのときの
ドレインピーク電圧値を示す。ゲート電圧VGSの
値を上昇させるドレイン電流IDSは増加方向、ド
レイン電圧VDSは減少方向へ動作点が移動する。
さらに電源電圧VIは交流電圧であるので、電
圧位相により、一点鎖線で示す動作点ラインが第
７図の矢印方向に移動する。
圧位相により、一点鎖線で示す動作点ラインが第
７図の矢印方向に移動する。
したがつて第４図に示す可変抵抗器１０の値を
ある値にセツトすると、IDP−VDPを結ぶ動作点ラ
イン上の一点に動作点Ａが求められる。電源電圧
VIの位相により、動作点は上記動作点ＡとIDSと
VDSの原点を結ぶほぼ直線上を移動することにな
る。
ある値にセツトすると、IDP−VDPを結ぶ動作点ラ
イン上の一点に動作点Ａが求められる。電源電圧
VIの位相により、動作点は上記動作点ＡとIDSと
VDSの原点を結ぶほぼ直線上を移動することにな
る。
第９図に、電源電圧VIと負荷電圧VLの関係を
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。
発明の効果
本発明によれば、比較的軽負荷の電力制御をコ
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
第１の特徴は、電力制御用の素子が１素子で実
現できることである。
現できることである。
第２に出力をコントロールする部分、すなわち
第４図における可変抵抗器１０に印加される電圧
が低いことである。この電圧はゲート電圧VGSで
あるので通常の場合10V程度を上限として制御で
きる。したがつて、交流電源100Vまたは200V系
の制御を行うには極めて低い制御電圧であり、フ
オトカプラ等を使用して、容易にマイクロコンピ
ユータ等と組合せて、システム化することができ
る。
第４図における可変抵抗器１０に印加される電圧
が低いことである。この電圧はゲート電圧VGSで
あるので通常の場合10V程度を上限として制御で
きる。したがつて、交流電源100Vまたは200V系
の制御を行うには極めて低い制御電圧であり、フ
オトカプラ等を使用して、容易にマイクロコンピ
ユータ等と組合せて、システム化することができ
る。
さらに、回路構成が極めて単純であり、安価に
構成できること、各部品のシヨート、オープン等
の異常時に対しても、回路の電源側に負荷が入つ
ていることから、安全性が高いという利点を有し
ている。
構成できること、各部品のシヨート、オープン等
の異常時に対しても、回路の電源側に負荷が入つ
ていることから、安全性が高いという利点を有し
ている。
以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなる。
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなる。
第１図はスライダツクを用いた従来例の回路
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の構成を示す回路図、第５図、第
６図はそれぞれ本発明の実施例による回路図、第
７図は同FETのIDS−VGS特性図、第８図は同FET
のIDS−VDS特性図、第９図は同電圧制御波形図で
ある。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１…ダイオードブリ
ツジ、１２……パワーMOSFET、１３……直流
電源、１４，１５……固定抵抗器、１６……コン
デンサ、１７……ダイオード、１８……ダイオー
ド部。
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の構成を示す回路図、第５図、第
６図はそれぞれ本発明の実施例による回路図、第
７図は同FETのIDS−VGS特性図、第８図は同FET
のIDS−VDS特性図、第９図は同電圧制御波形図で
ある。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１…ダイオードブリ
ツジ、１２……パワーMOSFET、１３……直流
電源、１４，１５……固定抵抗器、１６……コン
デンサ、１７……ダイオード、１８……ダイオー
ド部。
Claims (1)
- １ ダイオードブリツジの交流入力の一端は負荷
を介して、また他端は直接それぞれ単相交流電源
に接続し、前記ダイオードブリツジの直流出力に
はパワーMOS FETのドレインおよびソースを
接続し、前記ドレインおよびソースに並列に固定
抵抗器および可変抵抗器および直流電源の直列回
路を接続し、さらに、前記固定抵抗器および可変
抵抗器の接続点に前記パワーMOS FETのゲー
トを接続し、前記可変抵抗器の抵抗値を可変する
ことにより、前記負荷に印加される電圧を可変す
る構成とした電子式交流電圧可変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25121683A JPS60142721A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25121683A JPS60142721A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142721A JPS60142721A (ja) | 1985-07-27 |
| JPH0475531B2 true JPH0475531B2 (ja) | 1992-12-01 |
Family
ID=17219424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25121683A Granted JPS60142721A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142721A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625361A (ja) * | 1985-06-30 | 1987-01-12 | 菊地 真 | ハイパ−サ−ミア用加温装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4112259Y1 (ja) * | 1964-01-07 | 1966-06-09 | ||
| JPS57658A (en) * | 1980-06-03 | 1982-01-05 | Fujitsu Ltd | Measuring device for quantity of charge of toner |
-
1983
- 1983-12-29 JP JP25121683A patent/JPS60142721A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4112259Y1 (ja) * | 1964-01-07 | 1966-06-09 | ||
| JPS57658A (en) * | 1980-06-03 | 1982-01-05 | Fujitsu Ltd | Measuring device for quantity of charge of toner |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142721A (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0475531B2 (ja) | ||
| JPH0475526B2 (ja) | ||
| JPH0475530B2 (ja) | ||
| JPH0475527B2 (ja) | ||
| JPS60142719A (ja) | 電子式交流電圧可変装置 | |
| JPH0475529B2 (ja) | ||
| JPH07194100A (ja) | 昇圧型ｄｃ−ｄｃコンバータの出力スイッチ装置 | |
| JPH0312030Y2 (ja) | ||
| JP2574213B2 (ja) | 空気調和機用送風機の電子式交流電圧可変装置 | |
| SU1345331A2 (ru) | Ключ переменного тока | |
| JPH0525128B2 (ja) | ||
| JPH07288981A (ja) | 定電圧装置 | |
| JPH0537288Y2 (ja) | ||
| JPH0475528B2 (ja) | ||
| JP2658195B2 (ja) | ソリッドステートリレー | |
| KR0120314Y1 (ko) | 과부하계전기 | |
| JP2661331B2 (ja) | ベース駆動回路用電源回路 | |
| JPH0323803Y2 (ja) | ||
| JPS6027916A (ja) | 電源装置 | |
| JP3127787B2 (ja) | 電源回路 | |
| JPH0241761B2 (ja) | ||
| SU1273895A1 (ru) | Стабилизированный источник электропитани | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| JPS5821356Y2 (ja) | 整流回路 | |
| JPS60142718A (ja) | 電子式交流電圧可変装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |