JPS60140853A - 集積回路のパタ−ン形成方法 - Google Patents
集積回路のパタ−ン形成方法Info
- Publication number
- JPS60140853A JPS60140853A JP24700483A JP24700483A JPS60140853A JP S60140853 A JPS60140853 A JP S60140853A JP 24700483 A JP24700483 A JP 24700483A JP 24700483 A JP24700483 A JP 24700483A JP S60140853 A JPS60140853 A JP S60140853A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- design rule
- design
- alteration
- lattices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は集積回路のパターン形成方法、特にビルディン
グブロック方式ＬＳＩをはじめとする集積回路のマスク
パターン設計を容易ならしめるためのパターン形成方法
に関する。
グブロック方式ＬＳＩをはじめとする集積回路のマスク
パターン設計を容易ならしめるためのパターン形成方法
に関する。
（従来技術）
従来、集積回路のマスクパターン設計は設計ルールを満
足することを確認しながら、配線・トランジスタ・抵抗
・コンタクト等の図形を自由々位置に描いて行われてい
た。従って、設計ルールに変更が生じた場合は、集積回
路のパターン股引を新規に行わなければならないという
欠点があった。
足することを確認しながら、配線・トランジスタ・抵抗
・コンタクト等の図形を自由々位置に描いて行われてい
た。従って、設計ルールに変更が生じた場合は、集積回
路のパターン股引を新規に行わなければならないという
欠点があった。
（発明の目的）
本発明は、上記欠点を解決し、設計ルールに変更が生じ
た場合は、新しい設計ルールに対処できる集積回路を容
易に実現可能としたパターン形成方法を提供するもので
ある。
た場合は、新しい設計ルールに対処できる集積回路を容
易に実現可能としたパターン形成方法を提供するもので
ある。
（発明の構成）
本発明によると集積回路の製造を実現可能とする設計基
準に基づいて形成された水平方向・垂直方向の可変格子
上に、集積回路を構成するに必要な配線・トランジスタ
・抵抗・コンタクト等を形成するパターンの基準点を配
置して形成することを特徴とする集積回路の＃６成方法
が得られる。
準に基づいて形成された水平方向・垂直方向の可変格子
上に、集積回路を構成するに必要な配線・トランジスタ
・抵抗・コンタクト等を形成するパターンの基準点を配
置して形成することを特徴とする集積回路の＃６成方法
が得られる。
（実施例１）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例のレイアウトパターン図を示
し、第１図を参照すると水平方向・垂直方向それぞれに
ついて、トランジスタ・サイズ。
し、第１図を参照すると水平方向・垂直方向それぞれに
ついて、トランジスタ・サイズ。
コンタクトサイズ、配線幅等の設計ルールに従って格子
１０を作成し、その格子上に電源配線１、接地電位配線
２、全組配線層５、拡散層３、ポリシリコンゲート４、
電源コンタクト６、接地コンタクト７、拡散コンタクト
８等のコンポーネントのパターンを構成する基準点を配
置しである。
１０を作成し、その格子上に電源配線１、接地電位配線
２、全組配線層５、拡散層３、ポリシリコンゲート４、
電源コンタクト６、接地コンタクト７、拡散コンタクト
８等のコンポーネントのパターンを構成する基準点を配
置しである。
ここで、設計ルールに変更が生じた場合、水平方向・垂
直方向の各格子の間隔を変えるだけで、新しい設計ルー
ルに合ったレイアウトパターンが作成できる。たとえば
、ポリシリコンゲートの幅（トランジスタのＬ）が大き
くなった場合には、垂直方向の格子の間隔を広げること
によって対処できる。
直方向の各格子の間隔を変えるだけで、新しい設計ルー
ルに合ったレイアウトパターンが作成できる。たとえば
、ポリシリコンゲートの幅（トランジスタのＬ）が大き
くなった場合には、垂直方向の格子の間隔を広げること
によって対処できる。
（発明の効果）
本発明は以上説明したように、格子上に各要素（配線・
トランジスタ・コンタクト等゛）を配置することにより
、設計ルールの変更に対する対架が容易となり、設計ル
ールをパラメータとした集積回路のマスクパターン生成
が容易にできるなどの効果がある。
トランジスタ・コンタクト等゛）を配置することにより
、設計ルールの変更に対する対架が容易となり、設計ル
ールをパラメータとした集積回路のマスクパターン生成
が容易にできるなどの効果がある。
第１図は、本発明の一実施例のレイアウトパターン図で
ある。 ■・・・・・・電源配線、２・・・・・・接地電位配線
、３・・・・・・拡散層、４・・・・・・ポリゾリコン
ゲー）、５− ・・・金属配線層、６・・・・・・電源
コンタクト、７・・・・・・接す色コンタクト、８・・
・・・・拡散コンタクト。
ある。 ■・・・・・・電源配線、２・・・・・・接地電位配線
、３・・・・・・拡散層、４・・・・・・ポリゾリコン
ゲー）、５− ・・・金属配線層、６・・・・・・電源
コンタクト、７・・・・・・接す色コンタクト、８・・
・・・・拡散コンタクト。
Claims (1)
- 集積回路の製造を実現可能とする設計基準に基づいて形
成された水平方向・垂直方向の可変格子上に、集積回路
を構成するに必要な配線・トランジスタ・抵抗・コンタ
クト等を形成するパターンの基準点を配置して形成する
ことを特徴とする集積回路のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24700483A JPS60140853A (ja) | 1983-12-28 | 1983-12-28 | 集積回路のパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24700483A JPS60140853A (ja) | 1983-12-28 | 1983-12-28 | 集積回路のパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140853A true JPS60140853A (ja) | 1985-07-25 |
Family
ID=17156946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24700483A Pending JPS60140853A (ja) | 1983-12-28 | 1983-12-28 | 集積回路のパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205191B2 (en) | 2003-05-14 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method of designing the same |
-
1983
- 1983-12-28 JP JP24700483A patent/JPS60140853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205191B2 (en) | 2003-05-14 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method of designing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9292647B2 (en) | Method and apparatus for modified cell architecture and the resulting device | |
| TW200501238A (en) | Method for fabricating semiconductor device, and electro-optical device, integrated circuit and electronic apparatus including the semiconductor device | |
| JP2004055823A (ja) | 半導体集積回路 | |
| US20080265361A1 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
| KR20160029778A (ko) | 전도성 라인 패터닝 | |
| JPS60140853A (ja) | 集積回路のパタ−ン形成方法 | |
| TW200509200A (en) | A method of manufacturing a semiconductor device | |
| CN101290904A (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| JPH0348669B2 (ja) | ||
| JP4334891B2 (ja) | 連結可能なトランジスタセル構造 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPH0685062A (ja) | セルベースレイアウト設計方法 | |
| JPS63151048A (ja) | 半導体集積回路 | |
| CN109390217A (zh) | 光掩膜及半导体装置的形成方法 | |
| DE102018127448B4 (de) | Metallschienenleiter für nicht-planare Halbleiter-Bauelemente | |
| JP2617920B2 (ja) | スタンダードセルのレイアウト方法 | |
| JPH01199450A (ja) | マスクパターン形成方式 | |
| KR100400967B1 (ko) | 반도체 집적 회로 패턴의 설계 | |
| JPS63258042A (ja) | 半導体装置 | |
| JPH02280353A (ja) | 半導体集積回路 | |
| JPH0895230A (ja) | 微細パターンを含むパターンを形成する為のマスク及びそのマスクを用いたパターン形成方法 | |
| JPH0325954A (ja) | 集積回路の設計方法 | |
| CN114975232A (zh) | 半导体器件的金属布线 | |
| JPH0431970A (ja) | マスクパターンレイアウト装置 | |
| JPH03209475A (ja) | 半導体製造プロセスにおけるレチクル |