JPS60139067A - 静止画受信メモリ書込方式 - Google Patents
静止画受信メモリ書込方式Info
- Publication number
- JPS60139067A JPS60139067A JP24452983A JP24452983A JPS60139067A JP S60139067 A JPS60139067 A JP S60139067A JP 24452983 A JP24452983 A JP 24452983A JP 24452983 A JP24452983 A JP 24452983A JP S60139067 A JPS60139067 A JP S60139067A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- counter
- screen
- writing
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、静止画受信メモリ書込方式に関する。
従来技術と問題点
従来、時間要素を持たない静止画像の伝送方式は一画面
分のデータを送受信した多画面が粗い縮小画面を直接伝
送し全体として画面を４分割する方式であった。従って
画面切換時に最初に縮小画面（＠い画面）を送って概要
を認識させる方式では、同一サイズの受信メモリに対し
縮小画面（粗い画面）や１対１画面（正常画面）のデー
タが送られてくる。即ち、第１図の従来方式によれば、
データを受信すると受信クロックＣＬにより書込制御部
１が起動され、メモリライトイネーブル信号ＭＷＮ及び
メモリライトタイミング信号ＭＷＴを発生させてＡＤＲ
Ｉ 、ＡＤＲ２で示すアドレスのメモリ（図示省略）へ
書き込みをする。１回書き込むごとに終了信号ＥＮＤが
出され第、１カウンタ２をカウントアツプして行き水平
方向のアドレスＡＤＲＩを変更しつつメモリに記憶する
。水平方向の書込が終了すると水平最終アドレス判定回
路４により、第２カウンタ３がカウントアツプされ垂直
方向のメモリアドレスＡＤＲ２が変更される。
分のデータを送受信した多画面が粗い縮小画面を直接伝
送し全体として画面を４分割する方式であった。従って
画面切換時に最初に縮小画面（＠い画面）を送って概要
を認識させる方式では、同一サイズの受信メモリに対し
縮小画面（粗い画面）や１対１画面（正常画面）のデー
タが送られてくる。即ち、第１図の従来方式によれば、
データを受信すると受信クロックＣＬにより書込制御部
１が起動され、メモリライトイネーブル信号ＭＷＮ及び
メモリライトタイミング信号ＭＷＴを発生させてＡＤＲ
Ｉ 、ＡＤＲ２で示すアドレスのメモリ（図示省略）へ
書き込みをする。１回書き込むごとに終了信号ＥＮＤが
出され第、１カウンタ２をカウントアツプして行き水平
方向のアドレスＡＤＲＩを変更しつつメモリに記憶する
。水平方向の書込が終了すると水平最終アドレス判定回
路４により、第２カウンタ３がカウントアツプされ垂直
方向のメモリアドレスＡＤＲ２が変更される。
しかし、この従来方式では粗い画面と正常画面とで書込
の選択ができないため異なるサイズ画面を伝送してデー
タ書込速度を上げられないという問題点があった。
の選択ができないため異なるサイズ画面を伝送してデー
タ書込速度を上げられないという問題点があった。
発明の目的
本発明の目的は、予め受信した画面サイズ情報に従って
縮小画面受信時と正常画面受信時の書込方式を変更する
ことにより、異なるサイズ画面に対処できるようにして
画像データの書込速度を向上させることにある。
縮小画面受信時と正常画面受信時の書込方式を変更する
ことにより、異なるサイズ画面に対処できるようにして
画像データの書込速度を向上させることにある。
発明の構成
本発明によれば、正常画面と縮小画面を受信して書込制
御部を起動し、第１カウンタによシ水平方向のメモリア
ドレスを第２カウンタによシ垂直方向のメモリアドレス
を出力してメモリへ書込むようにした静止画受信メモリ
書込方式において、第１カウンタと第２カウンタの各出
力側に第１選択回路と第２選択回路を設けると共に書込
制御部の出力側と第１及び第２選択回路の入力端の間に
第３カウンタを挿入し、受信画面サイズ信号が縮小画面
を表示する場合は第３カウンタが第１及び第２選択回路
を動作させて第１及び第２カウンタの値を拡大変換して
縮小画面をメモリへ書き込むことを特徴とする静止画受
信メモリ書込方式が提供される。
御部を起動し、第１カウンタによシ水平方向のメモリア
ドレスを第２カウンタによシ垂直方向のメモリアドレス
を出力してメモリへ書込むようにした静止画受信メモリ
書込方式において、第１カウンタと第２カウンタの各出
力側に第１選択回路と第２選択回路を設けると共に書込
制御部の出力側と第１及び第２選択回路の入力端の間に
第３カウンタを挿入し、受信画面サイズ信号が縮小画面
を表示する場合は第３カウンタが第１及び第２選択回路
を動作させて第１及び第２カウンタの値を拡大変換して
縮小画面をメモリへ書き込むことを特徴とする静止画受
信メモリ書込方式が提供される。
発明の実施例
以下、本発明を実施例により添付図面を参照して説明す
る。
る。
第２図は本発明方式の回路構成図である。第２図の回路
は予め受信した画面サイズ情報Ｐｓにょシ書込制御部１
１の動作回数とメモリアドレスが水平アドレスＡＤＲＩ
か垂直アドレスＡＤＲ２かを自動的に変えて、縮小画面
を高速度で書込めるようになっている。サイズ情報ｐｓ
が正常画面サイズ情報であれば、第１図の従来回路と同
様の動作をする。
は予め受信した画面サイズ情報Ｐｓにょシ書込制御部１
１の動作回数とメモリアドレスが水平アドレスＡＤＲＩ
か垂直アドレスＡＤＲ２かを自動的に変えて、縮小画面
を高速度で書込めるようになっている。サイズ情報ｐｓ
が正常画面サイズ情報であれば、第１図の従来回路と同
様の動作をする。
ｐｓが縮小画面情報について、以下に説明する。
尚、この場合、水平方向垂直方向共に縮小率は１／、で
ある。縮小画面を受信すると、データ受信クロックＣＬ
が書込制御部１１に入力されて該制御部１１が起動する
。書込制御部１１は第３カウンタ１６からの書込終了信
号ＥＮＤが入って来るまでメモリライトイネーブル信号
ＭＷＮ及びメモリライトタイミング信号ＭＷＴを送出し
て同一データの書き込みを行う。
ある。縮小画面を受信すると、データ受信クロックＣＬ
が書込制御部１１に入力されて該制御部１１が起動する
。書込制御部１１は第３カウンタ１６からの書込終了信
号ＥＮＤが入って来るまでメモリライトイネーブル信号
ＭＷＮ及びメモリライトタイミング信号ＭＷＴを送出し
て同一データの書き込みを行う。
第３カウンタ１６は１６進カウンタであって、メモリラ
イトタイミング信号ＭＷＴが出されている間カウントア
ツプして１６回の書き込み（縮小率ｌ／１×１／１＝Ｉ
Ａ６に対応）が行われると書込終了信号ＥＮＤを制御部
１１に向けて発信する。
イトタイミング信号ＭＷＴが出されている間カウントア
ツプして１６回の書き込み（縮小率ｌ／１×１／１＝Ｉ
Ａ６に対応）が行われると書込終了信号ＥＮＤを制御部
１１に向けて発信する。
これによシ第１カウンタ１２及び第２カウンタ１３から
直接出力された水平アドレスＡＤＲＩと垂直アドレスＡ
ＤＲ２は選択回路１７．１８によシそれぞれ次のように
切り替えられる。
直接出力された水平アドレスＡＤＲＩと垂直アドレスＡ
ＤＲ２は選択回路１７．１８によシそれぞれ次のように
切り替えられる。
即ち第１及び第２カウンタ１２，１３の値をＸ。
Ｙ、第３カウンタ１６の値を４４＋Ｂとすると、水平ア
ドレスＡＤＲ１＝４Ｘ＋Ｂ 垂直アドレスＡＤＨ２＝４Ｙ＋Ａ に従りて変換が行われる。
ドレスＡＤＲ１＝４Ｘ＋Ｂ 垂直アドレスＡＤＨ２＝４Ｙ＋Ａ に従りて変換が行われる。
とのように１．て１つの縮Ｉト画面データをｅａ−ｔ−
ると順次第１表に示すアドレスへの書込みが行われ、１
６回の書込みを自動的に行うことができる。
ると順次第１表に示すアドレスへの書込みが行われ、１
６回の書込みを自動的に行うことができる。
第１表
（４Ｘ−）０．４Ｙ−１−０） （４Ｘ＋１．４Ｙ−１
−０） （４Ｘ＋２．４Ｙ−）（）） （４Ｘ＋３．４
Ｙ−１−０）（＃ 、４Ｙ＋１）（／／ 、４Ｙ＋１）
（１／ 、４Ｙ＋１）（＃ 、４Ｙ＋１）（１／ 、４
Ｙ＋２）（＃ 、４Ｙ＋２）（１／ 、４Ｙ＋２）（Ｎ
、４Ｙ＋２）（＃ 、４Ｙ＋３Ｘ ＩＩ 、４Ｙ＋３
）（ｔｔ 、４Ｙ＋３）（／／ 、４Ｙ＋３）発明の効
果 上記のとおシ、本発明によれに受信画面サイズ情報に基
いて書込制御部の動作回数とメモリアドレスを自動的に
変えることができるので縮小画面のメモリへの書込速度
が向上する。
−０） （４Ｘ＋２．４Ｙ−）（）） （４Ｘ＋３．４
Ｙ−１−０）（＃ 、４Ｙ＋１）（／／ 、４Ｙ＋１）
（１／ 、４Ｙ＋１）（＃ 、４Ｙ＋１）（１／ 、４
Ｙ＋２）（＃ 、４Ｙ＋２）（１／ 、４Ｙ＋２）（Ｎ
、４Ｙ＋２）（＃ 、４Ｙ＋３Ｘ ＩＩ 、４Ｙ＋３
）（ｔｔ 、４Ｙ＋３）（／／ 、４Ｙ＋３）発明の効
果 上記のとおシ、本発明によれに受信画面サイズ情報に基
いて書込制御部の動作回数とメモリアドレスを自動的に
変えることができるので縮小画面のメモリへの書込速度
が向上する。
第１図は従来回路の構成図、第２図は本発明回路の構成
図である。 １１・・・書込制御部、１２・・・第１カウンタ、１３
・・・第２カウンタ、１４・・・水平最終アドレス判定
回路、１５・・・インバータ、１６・・・第３カウンタ
、１７・・・第１選択回路、１８・・・第２選択回路、
１９・・・アンドゲート。 特許出願人 富士通株式会社 特許出願代悠人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之 第１面 第２Ｙり １
図である。 １１・・・書込制御部、１２・・・第１カウンタ、１３
・・・第２カウンタ、１４・・・水平最終アドレス判定
回路、１５・・・インバータ、１６・・・第３カウンタ
、１７・・・第１選択回路、１８・・・第２選択回路、
１９・・・アンドゲート。 特許出願人 富士通株式会社 特許出願代悠人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之 第１面 第２Ｙり １
Claims (1)
- 正常画面と縮小画面を受信して書込制御部を起動し、第
１カウンタにより水平方向のメモリアドレスを第２カウ
ンタにより垂直方向のメモリアドレスを出力してメモリ
へ書込むようにした静止画受信メモリ書込方式において
、第１カウンタと第２カウンタの各出力側に第１選択回
路と第２選択回路を設けると共に書込制御部の出力側と
第１及び第２選択回路の入力側の間に第３カウンタを挿
入し、受信画面サイズ信号が縮小画面を表示する場合は
第３カウンタが第１及び第２選択回路を動作させて第１
及び第２カウンタの値を拡大変換して縮小画面をメモリ
へ書き込むことを％徴とする静止画受信メモリ書込方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452983A JPS60139067A (ja) | 1983-12-27 | 1983-12-27 | 静止画受信メモリ書込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452983A JPS60139067A (ja) | 1983-12-27 | 1983-12-27 | 静止画受信メモリ書込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60139067A true JPS60139067A (ja) | 1985-07-23 |
Family
ID=17120044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24452983A Pending JPS60139067A (ja) | 1983-12-27 | 1983-12-27 | 静止画受信メモリ書込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60139067A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204668A (ja) * | 1982-05-24 | 1983-11-29 | Dainippon Screen Mfg Co Ltd | 画像走査記録方法 |
| JPS59161174A (ja) * | 1983-03-04 | 1984-09-11 | Hitachi Ltd | 画像処理装置 |
-
1983
- 1983-12-27 JP JP24452983A patent/JPS60139067A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204668A (ja) * | 1982-05-24 | 1983-11-29 | Dainippon Screen Mfg Co Ltd | 画像走査記録方法 |
| JPS59161174A (ja) * | 1983-03-04 | 1984-09-11 | Hitachi Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6292692A (ja) | 多重画像表示テレビジヨン受像機 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| CN104469241B (zh) | 一种实现视频帧率变换的装置 | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JP2001184300A (ja) | データ処理プロセッサ | |
| JPS60139067A (ja) | 静止画受信メモリ書込方式 | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JP2003236171A (ja) | パチンコ機の画像表示装置とその制御方法 | |
| US5948039A (en) | Vehicular navigation display system | |
| JP3307736B2 (ja) | 画像データ転送装置 | |
| JPS6213689B2 (ja) | ||
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JPH0325226Y2 (ja) | ||
| JPS6024474B2 (ja) | 記憶装置 | |
| SU1288751A1 (ru) | Устройство дл формировани изображени на экране телевизионного приемника | |
| JPH03114096A (ja) | 画像復号化装置 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JPS61295742A (ja) | 調歩同期式手順の回線処理方式 | |
| JPS6090387A (ja) | グラフイツクメモリの書込み読出し制御装置 | |
| JPS62178084A (ja) | 文字多重放送受信機 | |
| JPH0469798B2 (ja) | ||
| JPS59197082A (ja) | 表示回路 | |
| JPS59195271A (ja) | Ｃｒｔデイスプレイ用メモリ装置 | |
| JPS6175382A (ja) | 画像表示装置 | |
| JPS6061791A (ja) | 表示回路 |