JPS60135807A - Method and apparatus for detecting wiring pattern on substrate - Google Patents
Method and apparatus for detecting wiring pattern on substrateInfo
- Publication number
- JPS60135807A JPS60135807A JP24385183A JP24385183A JPS60135807A JP S60135807 A JPS60135807 A JP S60135807A JP 24385183 A JP24385183 A JP 24385183A JP 24385183 A JP24385183 A JP 24385183A JP S60135807 A JPS60135807 A JP S60135807A
- Authority
- JP
- Japan
- Prior art keywords
- fluorescence
- image
- pattern
- wiring
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は配線パターンの欠陥を検出するパターン検出装
置に係り、特に、プリント基板の配線パターンの上層部
はくり欠陥や光の反射率の低い残銅短絡欠陥の検出に好
適な基板上の配線パターン検出方法及びその装置に関す
るものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a pattern detection device for detecting defects in wiring patterns, and in particular, detects defects in the upper layer of wiring patterns on printed circuit boards and residues with low light reflectance. The present invention relates to a method and apparatus for detecting wiring patterns on a substrate suitable for detecting copper short circuit defects.
従来のパターン検出装置は特願昭56−33909号で
周知の如き、第3図に示すプリント基板1の配線面2か
らの反射光を検出器15で検出する方式である。即ち1
はプリント基板を示し、2はプリント基板上の配線パタ
ーンを示す。11は光源、12は光源11からの光を平
行光31に変換するレンズである。13は半透鏡、14
は配線面2から反射し半透明鏡13を介して得られる光
像41を検出器15に結像させるレンズである。A conventional pattern detecting device, as known from Japanese Patent Application No. 56-33909, uses a detector 15 to detect reflected light from the wiring surface 2 of a printed circuit board 1 as shown in FIG. That is, 1
indicates a printed circuit board, and 2 indicates a wiring pattern on the printed circuit board. 11 is a light source, and 12 is a lens that converts the light from the light source 11 into parallel light 31. 13 is a semi-transparent mirror, 14
is a lens that forms an optical image 41 reflected from the wiring surface 2 and obtained via the semi-transparent mirror 13 on the detector 15.
しかしながらこの従来の反射光検出方式の場合、第1図
及び第2図に示すように配線パターン表面の浅い傷や、
よごれ5は虚報として欠陥でもないものに欠陥として検
出されるし、また光の反射率の低い短絡欠陥6は検出で
きないという問題があった。However, in the case of this conventional reflected light detection method, as shown in Figures 1 and 2, shallow scratches on the surface of the wiring pattern,
There is a problem in that the dirt 5 is falsely detected as a defect even though it is not a defect, and the short circuit defect 6 having a low light reflectance cannot be detected.
本発明の目的とするところは、スルーホールずれによる
残りランドが狭い部分を欠陥として虚報することな(、
光の反射率の低い残銅短絡欠陥も配線パターンの上層部
は(り欠陥も検出可能な基板上の配線パターン検出方法
及びその装置を提供することにある。The purpose of the present invention is to avoid falsely reporting a narrow portion of the remaining land due to through-hole misalignment as a defect.
It is an object of the present invention to provide a method and apparatus for detecting a wiring pattern on a substrate, which can detect residual copper short-circuit defects with low light reflectance and defects in the upper layer of the wiring pattern.
本発明は、上記目的を達成するために、反射光検出方式
と螢光検出方式を併用し、互いの長所を利用する検出方
式を発明した。螢光検出画像は配線パターンをシルエツ
ト像でとらえるためランドの中にスルーホールは消去さ
れた画像として検出される。この螢光検出画像を配線パ
ターンが消滅するまで縮小し、更にその縮小量とほぼ同
量だけ拡大する2段縮小拡大処理を行うと、得られる画
像はランドだけのものになる。In order to achieve the above object, the present invention has invented a detection method that uses both a reflected light detection method and a fluorescent light detection method to take advantage of each other's strengths. Since the fluorescence detection image captures the wiring pattern as a silhouette image, through-holes in the lands are detected as erased images. When this fluorescence detection image is reduced until the wiring pattern disappears, and then subjected to a two-step reduction/enlargement process in which it is enlarged by approximately the same amount as the amount of reduction, the resulting image becomes only of the land.
この2段縮小拡大画像と反射光検出画像のANDをとれ
ば配線パターンのみの反射光配線画像が得られる。′ま
た同様に、この2段縮小拡大画像と螢光検出画像のAN
Dをとれば配線パターンのみの螢光配線画像が得られる
。上記のごとき配線パターンのみを抽出する方式を発明
したプリント基板の配線パターンの断面形状はエツチン
グ特性上、一般に台形である。螢光検出は配線パターン
をシルエットでとらえるため配線パターンの基材と接合
した即ち、台形の底部を画像として検出する。また反射
光検声は、配線パターンの上層部即ち、台形の頭Sを画
像として検出する。従って、両者の検出画像は寸法が少
し異なり、螢光検出画像が反射光検出画像よりも配線パ
ターンの幅が広く、このitでは両者を合成できないた
め、螢光検出画像を1段縮小し反射光検出画像と排他的
論理和をとる方式を発明した。By ANDing this two-stage reduced/enlarged image and the reflected light detection image, a reflected light wiring image of only the wiring pattern can be obtained. 'Similarly, the AN of this two-step reduced/enlarged image and the fluorescence detection image
If D is taken, a fluorescent wiring image of only the wiring pattern can be obtained. The cross-sectional shape of the wiring pattern of the printed circuit board for which the above method of extracting only the wiring pattern was invented is generally trapezoidal due to the etching characteristics. In order to capture the silhouette of the wiring pattern, fluorescence detection detects the bottom of the trapezoid connected to the base material of the wiring pattern as an image. Further, in the reflected light detection, the upper layer of the wiring pattern, that is, the trapezoidal head S is detected as an image. Therefore, the dimensions of the two detection images are slightly different, and the width of the wiring pattern in the fluorescence detection image is wider than that of the reflected light detection image, and since it is not possible to combine both with this IT, the fluorescence detection image is reduced by one step and the reflected light is We invented a method to perform exclusive OR with the detected image.
即ち本発明は、プリント基板やセラミック基板の配線面
に光を照射する光源と、プリント基板やセラミック基板
の基材から発生する螢光を検出するための第1の検出器
と、配線面からの赤外反射光を検出、するための第2の
検出器と、前記光源からの光を螢光が発生しやすい波長
に限定するための第1のフィルタと、前記プリント基板
やセラミック基板の配線面からの励起光による反射光を
カットし、基材から発生する螢光と配線面からの赤外反
射光を透過する第2のフィルタと、細記各検出器に配線
像を結像するための結像レンズと、前記光源からの光を
プリント基板の配線面に向け、前記基材から発生する螢
光と配線面からの赤外反射光を前記結像レンズおよび検
出器へ導く半透鏡と、螢光と赤外反射光を分離するため
の赤外反射鏡と、螢光検出画像をA/D変換し、2値化
する第1の電気回路と、これを記憶する第1のメモリと
、反射光検出画像をλ/D変換し、2値化する第2の電
気回路と、これを記憶する第2のメモリと、該第1のメ
モリに記憶した画像の配線パターンが消滅するまで縮小
する2段縮小回路と、該回路より得られた2段縮小画像
を縮小量とほぼ同量の拡大量で拡大する2段拡大回路と
、該回路により得られた2段縮小拡大画像を記憶する第
3のメモリと、前記螢光検出画像を反射光検出画像の配
線パターン幅と同じ幅になる才で1段縮小する1段縮小
回路と、該回路により得られた1段縮小画像を反転し記
憶する第4のメモリと、第2のメモリの記憶画像と第3
のメモリの記憶画像のA ND )g:とるマスキンク
回路と、該回路により得られた反射光配線画像を記憶す
る第5のメモリと、第4のメモリの記憶画像と第3のメ
モリの記憶画像のANDをとるマスキンク回路と、該回
路により得られた螢光配線画像を記憶する第6のメモリ
と、前記第5のメモリの記憶画像と第6のメモリの記憶
画像の排他的論理和をとって欠陥を抽出する回路から成
り、螢光検出における光の反射率の低い残銅欠陥を検出
できる利点およびスルーホールずれを欠陥と虚報しない
利点と反射光検出における配線パターンの上層部はくり
欠陥を検出できる利点を合わせ持たすために、螢光検出
画像の2段縮小拡大画像で反射光検出画像をマスキング
して得た反射光配線画像と、螢光検出画像の2段縮小拡
大画像で螢光検出画像の1段縮小画像をマスキングし、
て得た螢光配線画像を合成する欠陥検出ユニットヲ設け
たことを特徴とする基板上の配線パターン検出装置であ
る。That is, the present invention includes a light source that irradiates light onto the wiring surface of a printed circuit board or ceramic substrate, a first detector that detects fluorescence generated from the base material of the printed circuit board or ceramic substrate, and a first detector that irradiates light from the wiring surface of the printed circuit board or ceramic substrate. a second detector for detecting infrared reflected light; a first filter for limiting the light from the light source to a wavelength where fluorescence is likely to occur; and a wiring surface of the printed circuit board or ceramic substrate. A second filter that cuts reflected light due to excitation light from the base material and transmits fluorescent light generated from the base material and infrared reflected light from the wiring surface; an imaging lens; a semi-transparent mirror that directs light from the light source toward the wiring surface of the printed circuit board and guides fluorescent light generated from the base material and infrared reflected light from the wiring surface to the imaging lens and the detector; an infrared reflector for separating fluorescent light and infrared reflected light, a first electrical circuit that A/D converts the fluorescent light detection image and converts it into a binary value, and a first memory that stores the same; A second electric circuit converts the reflected light detection image into λ/D and binarizes it, a second memory stores it, and reduces the wiring pattern of the image stored in the first memory until it disappears. a two-stage reduction circuit; a two-stage enlargement circuit that enlarges the two-stage reduced image obtained by the circuit by an amount of enlargement that is approximately the same as the reduction amount; and a two-stage enlargement circuit that stores the two-stage reduced and enlarged image obtained by the circuit. 3, a one-step reduction circuit that reduces the fluorescence detection image by one step to the same width as the wiring pattern width of the reflected light detection image, and inverts and stores the one-step reduction image obtained by the circuit. a fourth memory that stores images stored in the second memory and a third memory that stores images stored in the second memory;
(AND)g: A masking circuit to take, a fifth memory that stores the reflected light wiring image obtained by the circuit, a stored image in the fourth memory, and a stored image in the third memory. a masking circuit that performs an AND operation, a sixth memory that stores the fluorescent wiring image obtained by the circuit, and an exclusive OR of the image stored in the fifth memory and the image stored in the sixth memory. It has the advantage of being able to detect residual copper defects with low light reflectance in fluorescence detection, the advantage of not falsely reporting through-hole misalignment as a defect, and the advantage of detecting upper layer peeling defects of wiring patterns in reflected light detection. In order to have both the advantage of detection, the reflected light wiring image obtained by masking the reflected light detection image with a two-step reduced and enlarged image of the fluorescent detection image, and the fluorescent light detection using a two-step reduced and enlarged image of the fluorescent detection image. Masking the one-stage reduced image of the image,
This is a wiring pattern detection device on a substrate, characterized in that it is provided with a defect detection unit that synthesizes fluorescent wiring images obtained by the above-described method.
tだ本発明は、上記基板上の配線パターン検出装置にお
いて、2段縮小拡大のための手段としであるいは1段縮
小のための手段として特開昭48−98886号の一部
を使用することを特徴とする基板上の配線パターン検出
装置である。The present invention proposes to use a part of Japanese Patent Application Laid-Open No. 48-98886 as a means for two-stage reduction and enlargement or as a means for one-stage reduction in the wiring pattern detection device on the above-mentioned board. This is a characteristic feature of a wiring pattern detection device on a board.
以下本発明の一実施例8第4図乃至第22図を用いて詳
細に説明する。第4図は本発明に係る螢光検出装置ヲ示
したものである。即ち、プリント基板やレジストパター
ンあるいはセラミック基板の配線面に紫系の強い光を照
射すると、基材やレジストから螢光が発生することが判
りこれを検出することにより、検出対象である配線パタ
ーンのネガテブ像が得られることを見い出した。Embodiment 8 of the present invention will be described in detail below using FIGS. 4 to 22. FIG. 4 shows a fluorescence detection device according to the present invention. In other words, when the wiring surface of a printed circuit board, resist pattern, or ceramic substrate is irradiated with strong violet light, it is found that fluorescence is generated from the base material or resist, and by detecting this, it is possible to detect the wiring pattern that is the target of detection. It was discovered that a negative image can be obtained.
1は基材から螢光が発生するプリント基板またはセラミ
ック基板である。2はCuやCr等で形成された配線パ
ターンである。11は高輝度光源12はコンデンサレン
ズ、16はフィルタ、17は半透明鏡、18はフィルタ
、14は結像レンズ、19は検出器である。従って高輝
度光源11から発した光31はコンデンサレンズ12ヲ
通りフィルタ16へ入る。フィルタ16はプリント基板
やセラミック基板1の°基材あるいはレジストから螢光
が発生しやすいように、高輝度光源11から発した九3
10波長を限定するためのフィルタで、一般にブルーフ
ィルタB570と呼称されているもので、透過率の最大
が波長37Qnmにあり、波長aoonmから460n
m iでの波長の光のみを透過させるものである。限定
された波長の元は半透明鏡17で光路を90度変更され
て基板1を照射し、基材あるいはレジストから螢光を発
生させるための励起光として働く。基材あるいはレジス
トから発生した螢光と配線面2での反射光の合わさった
光42は、再度半透明鏡17を通過してフィルタ18に
入る。フィルタ18は基板1の配線面20表面で反射し
た反射光と螢光とを分離するため前記励起光32の限定
された波長域以外の螢光43のみを透過させるもので、
一般にイエローフィルタY50と呼称されているもので
、波長5QQnm以下の光を反射し、波長5QQnm以
上の光を透過させるものである。フィルタ18で配線面
2からの反射光と分離された螢光43は、結像レンズ1
4で検出器190光亀変換面に結像されるため、基板1
の配線パターンの不ガチフなパターン像が得られる。Reference numeral 1 denotes a printed circuit board or a ceramic substrate in which fluorescence is generated from the base material. 2 is a wiring pattern formed of Cu, Cr, or the like. 11 is a high-intensity light source 12 is a condenser lens, 16 is a filter, 17 is a semi-transparent mirror, 18 is a filter, 14 is an imaging lens, and 19 is a detector. Therefore, light 31 emitted from the high-intensity light source 11 passes through the condenser lens 12 and enters the filter 16. The filter 16 uses light emitted from the high-intensity light source 11 to easily generate fluorescence from the base material or resist of the printed circuit board or ceramic substrate 1.
This is a filter for limiting 10 wavelengths, and is generally called blue filter B570.The maximum transmittance is at the wavelength of 37Qnm, and the wavelength range from aoonm to 460nm.
It allows only light with a wavelength of m i to pass through. The source of the limited wavelength is changed in its optical path by 90 degrees by a semi-transparent mirror 17 and irradiates the substrate 1, serving as excitation light for generating fluorescence from the substrate or resist. Light 42, which is a combination of the fluorescent light generated from the base material or the resist and the reflected light from the wiring surface 2, passes through the semi-transparent mirror 17 again and enters the filter 18. The filter 18 allows only the fluorescent light 43 outside the limited wavelength range of the excitation light 32 to pass through, in order to separate the fluorescent light from the reflected light reflected on the surface of the wiring surface 20 of the substrate 1.
It is generally called a yellow filter Y50, and reflects light with a wavelength of 5QQnm or less, and transmits light with a wavelength of 5QQnm or more. The fluorescent light 43 separated from the reflected light from the wiring surface 2 by the filter 18 is sent to the imaging lens 1.
4, the image is formed on the light beam conversion surface of the detector 190.
A clear pattern image of the wiring pattern can be obtained.
第4図に示した本発明の一実施例ではプリント基板やレ
ジストパターンあるいはセラミック基板の基材やレジス
トから発生する螢光を検出するパターン検出装置として
作用するので、第1図及び第2図に示した配線パターン
2上に存在する傷5の影響はなく、また、配線パターン
に光沢があっても問題なく配線パターンのネカチブパタ
ーンの検出が可能である。更に、第1図及び第2図に示
した様な基材4の表面上に反射率の小さい残銅6が存在
すると基材4から発する螢光が遮断されるため、その部
分の螢光は検出されず、従°らで欠陥ありとして検出’
15KLΦ。One embodiment of the present invention shown in FIG. 4 functions as a pattern detection device for detecting fluorescence generated from a printed circuit board, a resist pattern, a base material of a ceramic substrate, or a resist. There is no effect of the scratches 5 existing on the wiring pattern 2 shown, and even if the wiring pattern is glossy, it is possible to detect the negative pattern of the wiring pattern without any problem. Furthermore, if residual copper 6 with a low reflectance exists on the surface of the base material 4 as shown in FIGS. 1 and 2, the fluorescence emitted from the base material 4 will be blocked, so the fluorescence in that area will be reduced. Not detected, detected as defective by follower
15KLΦ.
しかしこの螢光検出方式の場合、配線パターン2の上部
のみ欠けた欠陥7の°検出ができないという問題かある
。この問題をも解決したパターン検査装置について即ち
第5図においで、プリント基板1、光源11.コンデン
サレンズ12、半透鏡13、結像レンズ14、第1のフ
ィルタ16、第2のフィルタ18、螢光検出器19は第
4図に示した従来のパターン検出装置の同一符号のもの
と同じ構成であり、異なる点は、赤外反射鏡17と赤外
反射光検出器15か新たに設けである。光源11から発
した照明光31は、第1のフィルタ16により、プリン
ト基板10基判4の螢光を発生させやすい波長の短かい
励起fL32になって半透鏡13によって90°向きを
変えられて配線面2を照射する。第1のフィルタ16は
螢光励起用フィルタとしての機能を有するのみならず、
赤外域の光を少量透過さぜる特性を有するフィルタで、
例えば青フィルタB 370あるいはB 390 ’J
%である。However, in the case of this fluorescence detection method, there is a problem in that it is impossible to detect a defect 7 in which only the upper part of the wiring pattern 2 is chipped. Regarding a pattern inspection apparatus that also solved this problem, in FIG. 5, a printed circuit board 1, a light source 11. A condenser lens 12, a semi-transparent mirror 13, an imaging lens 14, a first filter 16, a second filter 18, and a fluorescence detector 19 have the same configuration as those with the same reference numerals in the conventional pattern detection device shown in FIG. The difference is that an infrared reflecting mirror 17 and an infrared reflected light detector 15 are newly provided. The illumination light 31 emitted from the light source 11 is converted by the first filter 16 into an excitation fL32 with a short wavelength that easily generates fluorescent light of 10 pieces of printed circuit board 4, and its direction is changed by 90 degrees by the semi-transparent mirror 13. The wiring surface 2 is irradiated. The first filter 16 not only functions as a fluorescence excitation filter, but also
A filter that has the characteristic of transmitting a small amount of light in the infrared region.
For example, blue filter B 370 or B 390'J
%.
半透鏡13は波長の短かい光を反射し、螢光や赤外光等
のような波長の長い光を透過する4ダ青反射赤透過ダイ
クロイックミラーが適当である。The semi-transparent mirror 13 is suitably a 4-da blue reflective red transmitting dichroic mirror that reflects short wavelength light and transmits long wavelength light such as fluorescent light or infrared light.
基材4から発した螢光と、波長の短かい強大な励起光の
反射光および赤外光による反射光の合わさった光42は
、再度、半透鏡13を透過して第2のフィルタ18を通
り、波長の短かい励起光の反射光がカットされた光43
になる。第2のフィルタ18は励起光の反射光i螢光お
よび赤外反射□光を効率良く分離する黄色あるいはオレ
ンジ色の色がラスフィルタ、例えばY2O等が適岸であ
る。結像レンズ14を通った光43は赤外反射鏡17に
よって赤外反射光45と螢光44に分離される。Light 42, which is a combination of the fluorescent light emitted from the base material 4, the reflected light of the strong excitation light with a short wavelength, and the reflected light of the infrared light, passes through the semi-transparent mirror 13 again and passes through the second filter 18. Light 43 where the reflected light of the excitation light with a short wavelength is cut off
become. The second filter 18 is preferably a yellow or orange color filter, such as Y2O, which efficiently separates the reflected excitation light from the fluorescent light and the infrared reflected light. Light 43 passing through the imaging lens 14 is separated into infrared reflected light 45 and fluorescent light 44 by an infrared reflecting mirror 17.
赤外反射光45は赤外反射光検出器15によって検出さ
れて反射光画像が得られ、螢光44は螢光検出器19に
よって検出されて螢光による螢光画像が得られる。The infrared reflected light 45 is detected by the infrared reflected light detector 15 to obtain a reflected light image, and the fluorescent light 44 is detected by the fluorescent light detector 19 to obtain a fluorescent image.
次に第6図以下を用いて欠陥検出原理を詳細に説明する
。第6図は欠陥検出ユニット20の構成を示す図である
。螢光検出器19で検出された螢光画像の検出信号71
はA/D変換52および2値化53されて第1のメモリ
54に記憶される。この第1のメモリ54は例えば特開
昭48−98886号に記載されている第16図に示す
構成である。Next, the principle of defect detection will be explained in detail using FIG. 6 and subsequent figures. FIG. 6 is a diagram showing the configuration of the defect detection unit 20. Detection signal 71 of the fluorescence image detected by the fluorescence detector 19
is A/D converted 52 and binarized 53 and stored in the first memory 54. This first memory 54 has a structure shown in FIG. 16, which is described in, for example, Japanese Patent Laid-Open No. 48-98886.
第7図に第1のメモリ54に記憶された螢光検出画像の
一例を第1図を検出パターンとして示す。一方、赤外反
射光検出器15で検出された反射光画像の検出信号81
はA/D変換5グおよび2値化53′されて第2のメモ
リ55に記憶される。FIG. 7 shows an example of a fluorescence detection image stored in the first memory 54, with FIG. 1 as a detection pattern. On the other hand, the detection signal 81 of the reflected light image detected by the infrared reflected light detector 15
is A/D converted and binarized 53' and stored in the second memory 55.
第8図に第2のメモリ55に記憶された反射光検出画像
の一例を第1図を検出バタτンとして示す。第1のメモ
リ54に記憶された螢光画像は電気信号72として2段
縮小回路59と1段縮小回路56へそれぞ、れ送られる
。2段縮小回路59では特開昭48−98886号の一
部のパターン縮小回路を使用して螢光画像を縮小し、配
線パターン3を消滅させる。FIG. 8 shows an example of the reflected light detection image stored in the second memory 55, with FIG. 1 as a detection pattern τ. The fluorescent image stored in the first memory 54 is sent as an electrical signal 72 to a two-stage reduction circuit 59 and a one-stage reduction circuit 56, respectively. The two-stage reduction circuit 59 uses a part of the pattern reduction circuit disclosed in Japanese Patent Laid-Open No. 48-98886 to reduce the fluorescent image and eliminate the wiring pattern 3.
第9図に2段縮小処理を行った後の螢光画像を示す。続
いて電気信号72は2段拡大回路6oへ送られ、2段拡
大回路60では特開昭48−98886号の一部のパタ
ーン拡大回路を使用して2段縮小処理後の螢光画像を拡
大しランド9を元の螢光検出画像の大きさに戻す。2段
縮小拡大処理の終わった螢光画像を第3のメモリ61に
記憶する。FIG. 9 shows a fluorescent image after two-stage reduction processing. Subsequently, the electric signal 72 is sent to the two-stage enlarging circuit 6o, and the two-stage enlarging circuit 60 uses a part of the pattern enlarging circuit disclosed in Japanese Patent Application Laid-open No. 48-98886 to enlarge the fluorescent image after the two-stage reducing process. The land 9 is returned to the original size of the fluorescence detection image. The fluorescent image after the two-step reduction/enlargement process is stored in the third memory 61.
第10に第3のメモリ61に記憶された2段縮小拡大画
像を示す。1段縮小回路56では特開昭48−9888
6号の一部のパターン縮小回路を使用して螢光画像を縮
小し、配線パターン30幅寸法が反射光検出の配線パタ
ーン30幅寸法に一致される。続いて電気信号72は反
転回路57を通って第4のメモリ58に送られ、1段縮
小反転画像が記憶される。Tenthly, a two-stage reduced and enlarged image stored in the third memory 61 is shown. For the one-stage reduction circuit 56, Japanese Patent Application Laid-Open No. 48-9888
A part of the pattern reduction circuit of No. 6 is used to reduce the fluorescent image, and the width dimension of the wiring pattern 30 is matched with the width dimension of the wiring pattern 30 for reflected light detection. Subsequently, the electrical signal 72 is sent through the inverting circuit 57 to the fourth memory 58, where a one-step reduced inverted image is stored.
第11図に第4のメモリ58に記憶された1段縮小反転
画像を示す。第4のメモリ58から読み出された電気信
号73と第3のメモリ61から読み出された電気信号7
4はマスキンク回路62に送り、AND処理してランド
9が消去された配線パターン3のみの螢光配線画像を得
、電気信号75で第5のメモリ64に送り記憶する。FIG. 11 shows a one-step reduced and inverted image stored in the fourth memory 58. Electrical signal 73 read from fourth memory 58 and electric signal 7 read from third memory 61
4 is sent to the masking circuit 62 and subjected to AND processing to obtain a fluorescent wiring image of only the wiring pattern 3 with the land 9 erased, which is sent to the fifth memory 64 as an electric signal 75 and stored therein.
第12図に第5のメモリ64に記憶された螢光配線画像
を示す。第2のメモリ55から読み出された電気信号8
3と第3のメモリ61から読み出された電気信−197
4は別のマスキング回路63に送り、AND処理してラ
ンド9が消去された配線パターン3のみの反射光配線画
像を得、電気信号85で第6のメモリ65に送り記憶す
る。FIG. 12 shows a fluorescent wiring image stored in the fifth memory 64. Electrical signal 8 read from second memory 55
3 and the electric signal read from the third memory 61-197
4 is sent to another masking circuit 63, and subjected to AND processing to obtain a reflected light wiring image of only the wiring pattern 3 with land 9 erased, and sent to a sixth memory 65 as an electric signal 85 to be stored.
第13図に第6のメモリ65に記憶された反射光配線画
像を示す。第12図の螢光検出画像には光の反射率の低
い残銅短絡欠陥6が検出されており、第13図の反射光
配線画像には配線パターン3の上層部はくり欠陥7が検
出されている。第5のメモリ64から読み出した電気信
号76と第6のメモリ65から読み出した電気信号86
は次の欠陥抽出回路66に送られ、排他的論理和処理を
行って欠陥を抽出する。第14図に欠陥抽出回路66で
抽出された欠陥画像を示す。FIG. 13 shows a reflected light wiring image stored in the sixth memory 65. In the fluorescence detection image of FIG. 12, a residual copper short-circuit defect 6 with low light reflectance is detected, and in the reflected light wiring image of FIG. 13, a peeling defect 7 in the upper layer of the wiring pattern 3 is detected. ing. The electrical signal 76 read from the fifth memory 64 and the electrical signal 86 read from the sixth memory 65
is sent to the next defect extraction circuit 66, which performs exclusive OR processing to extract defects. FIG. 14 shows a defect image extracted by the defect extraction circuit 66.
第15図及び第16図に第6図に示す具体的な回路構成
を示す。但しこの場合、メモリ61は必ずしも必要はな
い。才だ、インバータ87を2段拡大回路60の入力に
設けたので縮小の逆の形で拡大される。15 and 16 show the specific circuit configuration shown in FIG. 6. However, in this case, the memory 61 is not necessarily required. Since the inverter 87 is provided at the input of the two-stage enlarging circuit 60, the signal is enlarged in the opposite manner to the reduction.
以上説明したように本発明によれば、以下に述べるごと
き効果乞得ることができる。As explained above, according to the present invention, the following effects can be obtained.
1、 プリント基板やセラミック基板の基材から発生す
る螢光検出方式と配線面からの赤外反射光を検出する反
射光検出方式を併用するパターン検出装置であるため、
スルーホールずれによる虚報をなくシ、光の反射率の低
い残銅短絡欠陥および配線パターンの上層部はくり欠陥
の検出が可能である。1. This is a pattern detection device that uses both a fluorescent light detection method that is generated from the base material of a printed circuit board or ceramic board, and a reflected light detection method that detects infrared light reflected from the wiring surface.
It is possible to eliminate false alarms due to through-hole misalignment and detect residual copper short-circuit defects with low light reflectance and defects in which the upper layer of the wiring pattern is peeled off.
第1図はプリント基板の平面図、第2図はプリント基板
の断面図で、(a)は第1図のA−A線断面図、(b)
はB−B@断面図、(C)はC−C@断面図である。第
3図は従来の反射光検出方式のパターン検出装置を示す
側面図、第4図は本発明に係る螢光検出方式のパターン
検出器[を示す側面図、第5図は本発明の一実施例を示
すパターン検出装置の側面図、第6図は本発明の一実施
例を示す欠陥検出ユニットのブロック図、第7図、第8
図、第9図、第10図、第11図、第12図、第13図
、及び第14図は画像を示す図、第15図及び第16図
は第6図に示す具体的な回路構成を示した図である。
1・・・プリント基板 3・・・配線パターン4・・・
基材 5・・・スルホール
9・・・ランド 11・・・光源
12・・・コンデンサレンズ
13・・・半透鏡 14・・・結像レンズ15・・・赤
外反射光検出器
16・・・第1のフィルタ 17・・・赤外反射鏡18
・・・第2のフィルタ 19・・・螢光検出器31・・
・照明光 44・・・螢光
45・・・赤外反射光 51.51’・・・検出器ドラ
イバ52.52’・・・A / D変換器53.53’
・・・2値化回路54・・・第1のメモリ 55・・・
第2のメモリ56・・・1段縮小回路 57・・・反転
回路58・・・第4のメモリ59・・・2段縮小回路6
0・・・2段拡大回路 61・・・第3のメモリ62.
63・・・マスキング回路
64・・・第5のメモリ 65・・・第6のメモリ66
・・・欠陥抽出回路
躬 1図
第20
第 3n
第4国
男 50
ロー
直
一
第60
O
第7巳 第6口
第7色 第70目
第110 閉/2巴
陶)ノ3 冴コ 消 74 口Figure 1 is a plan view of the printed circuit board, Figure 2 is a cross-sectional view of the printed circuit board, (a) is a cross-sectional view taken along line A-A in Figure 1, (b)
is a BB @ sectional view, and (C) is a CC @ sectional view. FIG. 3 is a side view showing a conventional pattern detection device using a reflected light detection method, FIG. 4 is a side view showing a pattern detector using a fluorescence detection method according to the present invention, and FIG. 5 is a side view showing an embodiment of the present invention. FIG. 6 is a side view of a pattern detection device showing an example; FIG. 6 is a block diagram of a defect detection unit showing an embodiment of the present invention; FIGS.
Figures 9, 10, 11, 12, 13, and 14 show images, and Figures 15 and 16 show the specific circuit configuration shown in Figure 6. FIG. 1... Printed circuit board 3... Wiring pattern 4...
Base material 5...Through hole 9...Land 11...Light source 12...Condenser lens 13...Semi-transparent mirror 14...Imaging lens 15...Infrared reflected light detector 16... First filter 17... Infrared reflecting mirror 18
...Second filter 19...Fluorescence detector 31...
- Illumination light 44... Fluorescent light 45... Infrared reflected light 51.51'... Detector driver 52.52'... A/D converter 53.53'
...Binarization circuit 54...First memory 55...
Second memory 56...1-stage reduction circuit 57...Inversion circuit 58...Fourth memory 59...2-stage reduction circuit 6
0...Two-stage enlargement circuit 61...Third memory 62.
63... Masking circuit 64... Fifth memory 65... Sixth memory 66
...Defect extraction circuit error 1 figure 20 3n 4th country man 50 Law Naoichi 60th O 7th snake 6th mouth 7th color 70th eye 110 Closed/2 Tomoe) No 3 Saeko Erase 74 mouth
Claims (1)
する螢光像を検出してこの螢光パターンの光像を縮小し
、該縮小された螢光パターンを上記螢光パターン像を縮
小Φ拡大した縮小・拡大螢光パターンでマスキンクし、
上記螢光検出と同じ箇所について上記基板の配線面から
の反射光像を検出し、Cの検出によって得られる反射光
検出パターン像を上記縮小・拡大螢光パターンでマスキ
ングし、両者マスキングされた信号を比較して上記配線
の欠陥を検出することを特徴とする基板上の配線パター
ン検出方法。 2、配線を有する基板の基材から発生する基材またはレ
ジスト等から発生する螢光を検出する螢光検出手段と、
該螢光検出手段から検出される螢光検出パターン像を縮
小する縮小手段と、上記螢光検出手段から検出される螢
光検出パターン像を縮小・拡大する縮小拳拡大手段と、
上記縮小手段から得られる縮小螢光検出パターンを上記
縮小・拡大手段で得られる縮小会拡大螢光検出パターン
でマスキング第1のマスキング手段と、基板の配線面か
らの反射光像を検出する反射光検出手段と、該反射光検
出手段によって検出される反射光検出パターン像を上記
縮小・拡大手段で得られる縮lj−・拡大螢光パターン
をマスキングする第2のマスキンク手段と、上記第1の
マスキング手段と第2のマスキング手段で得られる信号
を比較して配線の欠陥を検出する欠陥検出手段とを備え
付けたことを特徴とする基板上の配線パターン検出装置
。[Claims] 1. Detecting a fluorescent image generated from a base material or resist of a substrate having wiring, reducing the optical image of this fluorescent pattern, and converting the reduced fluorescent pattern to the above-described image. Mask the fluorescent pattern image with a reduced/enlarged fluorescent pattern,
The reflected light image from the wiring surface of the board is detected at the same location as the fluorescent light detection, and the reflected light detection pattern image obtained by the detection of C is masked with the reduced/enlarged fluorescent pattern, and the signal obtained by masking both A method for detecting wiring patterns on a substrate, the method comprising detecting defects in the wiring by comparing the wiring patterns. 2. Fluorescence detection means for detecting fluorescence generated from a base material of a substrate having wiring, a resist, etc.;
a reduction means for reducing the fluorescence detection pattern image detected by the fluorescence detection means; a reduction enlargement means for reducing and enlarging the fluorescence detection pattern image detected from the fluorescence detection means;
A first masking means for masking the reduced fluorescence detection pattern obtained from the reduction means with the reduced enlarged fluorescence detection pattern obtained by the reduction/enlargement means, and reflected light for detecting a reflected light image from the wiring surface of the board. a detection means, a second masking means for masking the reduced/enlarged fluorescent pattern obtained by the reduction/enlargement means of the reflected light detection pattern image detected by the reflected light detection means, and the first masking means; 1. An apparatus for detecting a wiring pattern on a substrate, comprising a defect detection means for detecting a defect in the wiring by comparing the signal obtained by the masking means and the second masking means.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24385183A JPS60135807A (en) | 1983-12-26 | 1983-12-26 | Method and apparatus for detecting wiring pattern on substrate |
US06/686,007 US4692690A (en) | 1983-12-26 | 1984-12-24 | Pattern detecting apparatus |
KR1019840008343A KR890004956B1 (en) | 1983-12-26 | 1984-12-26 | Pattern detecting apparatus |
DE8484116393T DE3477693D1 (en) | 1983-12-26 | 1984-12-27 | Pattern detecting apparatus |
EP84116393A EP0149849B1 (en) | 1983-12-26 | 1984-12-27 | Pattern detecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24385183A JPS60135807A (en) | 1983-12-26 | 1983-12-26 | Method and apparatus for detecting wiring pattern on substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60135807A true JPS60135807A (en) | 1985-07-19 |
JPH037881B2 JPH037881B2 (en) | 1991-02-04 |
Family
ID=17109894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24385183A Granted JPS60135807A (en) | 1983-12-26 | 1983-12-26 | Method and apparatus for detecting wiring pattern on substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60135807A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641940A (en) * | 1987-06-25 | 1989-01-06 | Hitachi Ltd | Through hole void inspection |
JPH01292238A (en) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | Surface inspection apparatus |
JP2004529327A (en) * | 2001-02-14 | 2004-09-24 | アプライド マテリアルズ インコーポレイテッド | Laser scanning wafer inspection using nonlinear optical phenomena |
JP2007528490A (en) * | 2004-03-05 | 2007-10-11 | オーボテック リミテッド | System and method for inspecting electrical circuits utilizing reflective and fluorescent images |
CN112387604A (en) * | 2021-01-04 | 2021-02-23 | 深圳和美精艺半导体科技股份有限公司 | Method for detecting packaging substrate through AVI (automatic voltage indicator) detector and automatic point finder in networking mode |
-
1983
- 1983-12-26 JP JP24385183A patent/JPS60135807A/en active Granted
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641940A (en) * | 1987-06-25 | 1989-01-06 | Hitachi Ltd | Through hole void inspection |
JPH01292238A (en) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | Surface inspection apparatus |
JP2004529327A (en) * | 2001-02-14 | 2004-09-24 | アプライド マテリアルズ インコーポレイテッド | Laser scanning wafer inspection using nonlinear optical phenomena |
JP2007528490A (en) * | 2004-03-05 | 2007-10-11 | オーボテック リミテッド | System and method for inspecting electrical circuits utilizing reflective and fluorescent images |
JP4879881B2 (en) * | 2004-03-05 | 2012-02-22 | オーボテック リミテッド | System and method for inspecting electrical circuits utilizing reflective and fluorescent images |
CN112387604A (en) * | 2021-01-04 | 2021-02-23 | 深圳和美精艺半导体科技股份有限公司 | Method for detecting packaging substrate through AVI (automatic voltage indicator) detector and automatic point finder in networking mode |
Also Published As
Publication number | Publication date |
---|---|
JPH037881B2 (en) | 1991-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4692690A (en) | Pattern detecting apparatus | |
US4816686A (en) | Method and apparatus for detecting wiring patterns | |
TW200530609A (en) | System and method for inspecting electrical circuits utilizing reflective and fluorescent imagery | |
JPS60135807A (en) | Method and apparatus for detecting wiring pattern on substrate | |
JPS59232344A (en) | Detector for wiring pattern | |
JPS6061648A (en) | Pattern detector | |
JPS60135806A (en) | Method and apparatus for detecting wiring pattern on substrate | |
JPH0658731A (en) | Pattern inspecting apparatus | |
JP4504191B2 (en) | Pattern inspection method and inspection apparatus | |
JP2519363B2 (en) | Wiring pattern defect inspection method on printed circuit board | |
JPH0429041A (en) | Wiring pattern inspection device | |
JPH08181421A (en) | Printed wiring board and inspection device thereof | |
JPH0545299A (en) | Wiring pattern sensing method | |
JP2004151622A (en) | Inspecting apparatus of mask defect and method for inspecting mask defect | |
JPS608705A (en) | Pattern detector | |
JPH09236415A (en) | Method and device for detecting pattern | |
JP2006078263A (en) | Wiring pattern inspecting apparatus and wiring pattern inspecting method | |
JPH02190750A (en) | Soldering inspecting device | |
JPH0264441A (en) | Inspecting apparatus of printed circuit board | |
JPH02118409A (en) | Visual inspection instrument for lead frame | |
JPH0423360Y2 (en) | ||
JPS636442A (en) | Method and device for foreign matter inspection | |
JPS59203905A (en) | Pattern inspecting device | |
JPH0416208Y2 (en) | ||
JP2006084446A (en) | Apparatus and method for detecting circuit pattern, and apparatus and method for inspection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |