JPH0429041A - Wiring pattern inspection device - Google Patents

Wiring pattern inspection device

Info

Publication number
JPH0429041A
JPH0429041A JP13592590A JP13592590A JPH0429041A JP H0429041 A JPH0429041 A JP H0429041A JP 13592590 A JP13592590 A JP 13592590A JP 13592590 A JP13592590 A JP 13592590A JP H0429041 A JPH0429041 A JP H0429041A
Authority
JP
Japan
Prior art keywords
image
hole
wiring pattern
detection means
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13592590A
Other languages
Japanese (ja)
Other versions
JP2745778B2 (en
Inventor
Atsuharu Yamamoto
淳晴 山本
Yuji Maruyama
祐二 丸山
Hidemi Takahashi
秀美 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2135925A priority Critical patent/JP2745778B2/en
Publication of JPH0429041A publication Critical patent/JPH0429041A/en
Application granted granted Critical
Publication of JP2745778B2 publication Critical patent/JP2745778B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PURPOSE:To enable inspection which is free from wrong information and recognize the generation position of a defect by detecting a closed area outside the specific size of the through hole of a printed board from a binary image of through hole transmitted light. CONSTITUTION:First and second image input means 102 and 103 consist of CCD cameras, the means 102 detects light in a specific wavelength range which is reflected by the printed board 1, and the means 103 detects light in a wavelength range different from photodetection wavelength sensitivity; and respective density images are converted 104 and 105 into binary data with a constant threshold value to convert a conductor pattern into 1 or 0 and a base material and a through hole part into 0 or 1, and the closed area outside the specific size of the through hole is detected 106 in the binary image from the means 105 to indicate an inspection reference switching position to a defect detecting means 107. Then the means 107 applys a design rule to the binary pattern from the means 104 and while illegal reference line width is switched between the conductor part and land part, the features of defects such as improper line width, a disconnection, and a short circuit are detected.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プリント基板における配線パターンの不良を
検査するための配線パターン検査装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a wiring pattern inspection device for inspecting wiring patterns on printed circuit boards for defects.

従来の技術 プリント基板への電子部品実装の高密度化に伴い、配線
パターンの細密化が進んでいる。従来、プリント基板等
の不良検査は人間による目視検査が行われてきたが、配
線パターンの細密化により検査精度を維持しつつ長時間
検査作業を続けることが困難になってきており、検査の
自動化が要望されている。
BACKGROUND OF THE INVENTION As the density of mounting electronic components on printed circuit boards increases, wiring patterns are becoming increasingly finer. Conventionally, defects in printed circuit boards, etc. have been visually inspected by humans, but as wiring patterns become more detailed, it has become difficult to continue inspection work for long periods of time while maintaining inspection accuracy, and automation of inspection has become necessary. is requested.

配線パターンの欠陥検査方式としては、ジエー・エル・
シー・サンツやニー・ケー・ジェイン(J−L・C,5
anz  and  A、に、Jain、  Mach
ine  visionJ techniques  for  1nspectt
on  of  printed  wir −ing
  boards  and  thick−film
  circuits、  J。
As a wiring pattern defect inspection method, G.L.
C Sants and Nie K Jain (J-L.C., 5
anz and A, ni, Jain, Mach
ine visionJ techniques for 1nspectt
on of printed wire -ing
boards and thick-film
circuits, J.

Opt 、Soc 、Amer、 、 vol 、3.
 no、9. pp、14661482 、 5ept
 、1986 )らにより多くの方式が紹介されており
、特にデザインルール法あるいは比較法に分類される方
式が数多く提案されている。
Opt, Soc, Amer, vol, 3.
No, 9. pp, 14661482, 5ept
(1986) have introduced many methods, and in particular, many methods classified as design rule methods or comparison methods have been proposed.

これらの方式は長短があるが、中でも将ヲ・ζ有望な興
味深い方式として、ジュー。アール、マンデビル(J、
R,Mandeville、Novel  metho
d  for  anaIysis  of  pri
nted  circuit  images、  I
BM J。
These methods have their advantages and disadvantages, but among them, the most promising and interesting method is Ju. Earl, Mandeville (J.
R, Mandeville, Novel method
d for anaIysis of pri
nted circuit images, I
B.M.J.

Res、Develop、、  vol、29.  n
o、1.  pp、349376 、  Jan 、 
1.979 )の方式があり、2値画像データを収縮あ
るいは膨張させた後細線化し、配線パターンの欠陥を検
出する方式で、以下に従来例として説明する。第9図に
、欠陥検出処理の手順を示す。同図(a)〜(d)は欠
落性欠陥の検出手順、同図(e)〜(h)は突出性欠陥
の検出手順を示している。
Res, Develop,, vol, 29. n
o, 1. pp, 349376, Jan,
1.979), which shrinks or expands binary image data and then thins it to detect defects in wiring patterns, which will be explained below as a conventional example. FIG. 9 shows the procedure of defect detection processing. Figures (a) to (d) show the missing defect detection procedure, and Figures (e) to (h) show the protrusion defect detection procedure.

先ず欠落性欠陥の検出方法について図を参照しながら説
明する。(a)は欠陥画像を示しており、b点及び0点
は線幅不足及び断線で致命的欠陥として検出し、a点は
欠゛陥として検出しないものとする。第1の手順として
(b)では、画像を所定サイズ収縮(侵食)することに
よりb点の連結を遮断する。第2の手順として(c)で
は1画素幅までパターンを細線化する。第3の手順とし
て(d)では3×3局所領域(図中口で示される位置)
において細線化画像の連結性を判定し、b点及び0点を
断線として検出する。なお前記3×3局所領域の連結判
定により端子部と配線パターンの接合部(図中○で示さ
れる位置)も特徴点として検出できることを示して(・
る。
First, a method for detecting missing defects will be explained with reference to the drawings. (a) shows a defect image, where point b and point 0 are detected as fatal defects due to insufficient line width and disconnection, and point a is not detected as a defect. In the first step (b), the connection at point b is cut off by shrinking (eroding) the image by a predetermined size. In the second step (c), the pattern is thinned to a width of one pixel. As the third step, in (d), a 3×3 local area (position indicated by the opening in the figure)
The connectivity of the thinned image is determined in , and point b and point 0 are detected as disconnections. It is also shown that the junction between the terminal part and the wiring pattern (the position indicated by a circle in the figure) can also be detected as a feature point by determining the connection of the 3 × 3 local area.
Ru.

次に突出性欠陥の検出方法について図を参照しながら説
明する。(e)は欠陥画像を示しており、b点及び0点
を線幅異常及びショートで致命的欠陥として検出し、a
点は欠陥として検出しないものとする。第1の手順とし
て(f)では、画像を所定サイズ膨張することによりb
点に新たな連結を発生させる。第2の手順として(gl
では1画素幅までパターンを細線化する。第3の手順と
して(hlでは3×3局所領域(図中口で示される位置
)において細線化画像の連結性を判定し、b点及び0点
を分岐点すなわちショートとして検出する。以上の手順
によって線幅太り、断線及びショートが検出できる。
Next, a method for detecting a protruding defect will be explained with reference to the drawings. (e) shows a defect image, where point b and point 0 are detected as fatal defects due to line width abnormalities and shorts, and a
Points shall not be detected as defects. As the first step (f), by expanding the image by a predetermined size, b
Generates a new connection between points. As a second step (gl
Now, thin the pattern to one pixel width. As the third step (in hl, the connectivity of the thinned image is determined in a 3×3 local area (position indicated by the opening in the figure), and point b and point 0 are detected as branch points, that is, shorts.The above steps Line width thickening, wire breakage, and short circuit can be detected by this method.

発明が解決しようとする課題 2値画像を収縮及び膨張することにより、欠陥の特徴を
助長した後細線化し、3×3局所領域における連結判定
により欠陥を検出する方式について説明した。この方式
は配線パターンの設計ルールを巧妙に利用し、確実に欠
陥を検出できるもので有望な方式といえよう。
Problems to be Solved by the Invention A method has been described in which a binary image is contracted and expanded to enhance the characteristics of the defect and then thinned, and defects are detected by determining connectivity in a 3×3 local area. This method cleverly utilizes wiring pattern design rules and can reliably detect defects, so it can be said to be a promising method.

しかしスルーホールを有する基板を検査する場合、導体
部とランド部ではパターン幅の基準が異なるため、同一
サイズで収縮するとランド部のパターンが途切れてしま
(・、ランド位置で誤って線幅不足として検出されろ可
能性があった。
However, when inspecting a board with through-holes, the pattern width standards for the conductor part and the land part are different, so if they shrink to the same size, the pattern in the land part will be interrupted (・The line width may be mistakenly detected as insufficient at the land position). There was a possibility that it would be detected.

本発明は上記課題に鑑み、プリント基板にスルーホール
が存在しても誤報のない検査を行なうとともに、線幅違
反、断線、ショート等の欠陥が導体部とランド部のいず
れで発生したかを認識することができ、多様な欠陥検査
ができる配線パターン検査装置を提供するものである。
In view of the above problems, the present invention not only performs an inspection without causing false alarms even if there are through holes in a printed circuit board, but also recognizes whether defects such as line width violations, disconnections, or shorts occur in the conductor part or the land part. The present invention provides a wiring pattern inspection device that can perform various defect inspections.

課題を解決するための手段 上記課題を解決するため本発明の技術的解決手段は、プ
リント基板を所定の波長域の照明光で照明し、基板上に
形成された配線パターンの反射光を光電変換する第1の
画像入力手段と、前記プリント基板の裏側から前記照明
光と分離した波長域の照明光で照明し、スルーホールを
通過する光を光電変換する第2の画像入力手段と、前記
第1の画像入力手段からの濃淡画像を2値画像に変換す
る第1の2値化手段と、前記第2の画像入力手段からの
濃淡画像を2値画像に変換する第2の2値化手段と、前
記第2の2値化手段からの2値画信号からスルーホール
の所定サイズ外側の閉領域を検出するスルーホール領域
検出手段と、前記第1の2値化手段及び前記スルーホー
ル領域検出手段からの2値画信号からランドと導体を区
別し、欠陥の特徴を検出する欠陥検出手段とから構成し
たものである。
Means for Solving the Problems In order to solve the above problems, the technical solution of the present invention is to illuminate a printed circuit board with illumination light in a predetermined wavelength range and photoelectrically convert the reflected light from the wiring pattern formed on the board. a first image input means for illuminating the printed circuit board with illumination light in a wavelength range separated from the illumination light from the back side of the printed circuit board, and photoelectrically converting the light passing through the through hole; a first binarization means that converts the grayscale image from the first image input means into a binary image; and a second binarization means that converts the grayscale image from the second image input means into a binary image. and through-hole area detection means for detecting a closed area outside a predetermined size of the through-hole from the binary image signal from the second binarization means, and the first binarization means and the through-hole area detection means. and defect detection means for distinguishing between lands and conductors from the binary image signal from the means and detecting the characteristics of the defects.

作用 本発明は、プリント基板のスルーホールを通過する光を
光電変換して得られる濃淡画像を2値化し、スルーホー
ルの2値画像からホールの所定サイズ外側の閉領域を検
出することにより導体部とランド部を区別し、導体部と
ランド部のノ(ターン幅の基準を切り替えて検査するた
め、ランド部で線幅違反が検出されることはな℃・。ま
た断線やショート等の他の欠陥もランド部で発生したか
あるいは導体部で発生したかを区別するため、より多様
な欠陥検査が可能となる。
Function The present invention binarizes a grayscale image obtained by photoelectrically converting light passing through a through hole in a printed circuit board, and detects a closed area outside a predetermined size of the hole from the binary image of the through hole. Since the conductor part and the land part are distinguished from each other, and the standard of turn width is switched between the conductor part and the land part, line width violations will not be detected in the land part. Since it is possible to distinguish between whether a defect occurs in a land portion or a conductor portion, a more diverse range of defect inspections becomes possible.

実施例 以下、本発明の実施例について図面を参照しながら説明
する。
EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例における配線);ターン検
査装置のブロック構成図である。第1図において、10
1はプリント基板、102はプリント基板101の反射
光を検出する第1の画像入力手段、1o3はプリント基
板101のスルーホールを通過する光を検出する第2の
画像入力手段、104は前記第1の画像入力手段からの
濃淡画像を2値画像に変換する第1の2値化手段、10
5は前記第2の画像入力手段からの濃淡画像を2値画像
に変換する第2の2値化手段、1o6は前記第2の2値
化手段からの2値画像を用いてスルーホールの所定サイ
ズ外側の領域を検出するスルーホール領域検出手段、1
07は前記第1の2値化手段とスルーホール領域検出手
段からの2値画像を用℃・て、導体部及びランド部の線
幅違反、断線、ショート等の欠陥を各々検出する欠陥検
出手段、114は基板の表面を照明する反射照明光、1
12は第1の波長フづルタ、110は反射照明光を導く
リング状のライトガイドなどの拡散照明装置、116は
基板の裏側から照明する照明光、113は前記第1の波
長フィルタと異なる波長域を有する第2の波長フィルタ
、111は照明光115を導くライトガイド、109は
結像レンズ、108は前記第1及び第2の波長フィルタ
を通過した2種類の波長域の光を2方向に分離する2色
性ミラーを示す。
FIG. 1 is a block diagram of a wiring/turn inspection device according to an embodiment of the present invention. In Figure 1, 10
1 is a printed circuit board, 102 is a first image input means for detecting reflected light from the printed circuit board 101, 1o3 is a second image input means for detecting light passing through a through hole of the printed circuit board 101, and 104 is the first image input means first binarization means for converting the grayscale image from the image input means into a binary image; 10;
5 is a second binarizing means for converting the grayscale image from the second image inputting means into a binary image; 1o6 is for determining a predetermined through hole using the binary image from the second binarizing means; Through-hole area detection means for detecting an area outside the size, 1
07 is a defect detection means that uses the binary images from the first binarization means and the through-hole area detection means to detect defects such as line width violations, disconnections, and shorts in the conductor portion and the land portion, respectively. , 114 is reflected illumination light that illuminates the surface of the substrate, 1
12 is a first wavelength filter, 110 is a diffused illumination device such as a ring-shaped light guide that guides reflected illumination light, 116 is illumination light illuminated from the back side of the substrate, and 113 is a wavelength filter different from that of the first wavelength filter. 111 is a light guide that guides the illumination light 115; 109 is an imaging lens; 108 is a second wavelength filter that directs light in two wavelength ranges that have passed through the first and second wavelength filters in two directions; A separating dichroic mirror is shown.

上記構成におし・て、以下その動作について説明する。The operation of the above configuration will be explained below.

プリント基板101上に形成された配線パターンに対し
、第1の波長フィルタ112を通過した第1の波長域の
光を用いてリング状ライトガイド等の拡散照明装置11
0で照明する。また同時にプリント基板101の裏側か
ら第2の波長フィルタ113を用いて前記拡散照明と異
なる第2の波長域の光で照明する。第1の波長域の照明
光による反射光とスルーホールを通過する第2の波長域
の照明光は結像レンズ109と2色性ミラー108によ
って、第1の画像入力手段102と第2画像入力手段1
o3に各々結像する。第1の画像入力手段102はCC
Dカメラ(1次元または2次元)のような撮像装置で、
前記第1の波長域の光によるプリント基板の反射光を検
知する。第2画像入力手段103は同様にCCDカメラ
のような撮像装置で構成するが、前記第1の画像入力手
段102における受光波長感度と異なり、前記第2の波
長域の光を検知する。第1の2値化手段104は前記第
1の画像入力手段102からの濃淡画像を一定しきい値
で2値化し、導体パターンを1、基材及びスルーホール
部を002値画像に変換する。
A diffuse illumination device 11 such as a ring-shaped light guide is applied to a wiring pattern formed on a printed circuit board 101 using light in a first wavelength range that has passed through a first wavelength filter 112.
Illumination at 0. At the same time, a second wavelength filter 113 is used to illuminate the printed circuit board 101 from the back side with light in a second wavelength range different from the diffused illumination. The reflected light from the illumination light in the first wavelength range and the illumination light in the second wavelength range passing through the through hole are transmitted to the first image input means 102 and the second image input by an imaging lens 109 and a dichroic mirror 108. Means 1
The images are respectively focused on o3. The first image input means 102 is a CC
With an imaging device such as a D camera (one-dimensional or two-dimensional),
The reflected light of the printed circuit board due to the light in the first wavelength range is detected. The second image input means 103 is similarly constituted by an imaging device such as a CCD camera, but unlike the light reception wavelength sensitivity of the first image input means 102, it detects light in the second wavelength range. The first binarization means 104 binarizes the grayscale image from the first image input means 102 using a fixed threshold value, and converts the conductor pattern into a 1 value and the base material and through-hole portion into a 002 value image.

第2の2値化手段105は第2の画像入力手段103か
らの濃淡画像を一定しきい値で2値化し、スルーホール
部を1、基材及び導体パターンを0の2値画像に変換す
る。スルーホール領域検出手段106は前記第2の2値
化手段105からの2値画像についてスルーホールの所
定サイズ外側の閉領域を検出し、欠陥検出手段107に
対し検査基準を切り替える位置を指示する。欠陥検出手
段10了は第1の2値化手段104からの2値パターン
にデザインルールを適用し、線幅の違反、断線、ショー
ト等の欠陥の特徴を検出するが、スルーホール領域検出
手段からスルーホール領域の画信号を受けて、違反とす
る基準線幅を導体部とランド部で切り替えながら欠陥の
特徴検出を行なう。
The second binarization means 105 binarizes the grayscale image from the second image input means 103 using a fixed threshold value, and converts it into a binary image with 1 for the through-hole portion and 0 for the base material and conductor pattern. . The through-hole area detecting means 106 detects a closed area outside the predetermined size of the through-hole in the binary image from the second binarizing means 105, and instructs the defect detecting means 107 where to switch the inspection standard. The defect detection means 10 applies design rules to the binary pattern from the first binarization means 104 to detect defect characteristics such as violation of line width, disconnection, short circuit, etc. In response to the image signal of the through-hole area, defect characteristics are detected while switching the reference line width to be considered as a violation between the conductor part and the land part.

次にスルーホール領域検出手段の実施例について、第2
図及び第3図を参照しながら説明する。
Next, the second embodiment of the through-hole area detection means will be explained.
This will be explained with reference to the figures and FIG.

第2図(a)は第2の2値化手段105かも得られるス
ルーホールの2値画像を走査窓で走査する手順を示し、
同図(b)は処理画像を示すものである。第3図は前記
走査窓の画素間の演算を行なう際の参照画素位置を示す
図である。以下スルーホール領域検出の処理手順を説明
する。第2図においてスルーホールの2値画像201上
でMxM走査窓202を主走査方向に1画素ずつシフト
させ、後述する論理演算によって膨張処理を行ない、処
理結果を出力画像203の注目位置204に出力する。
FIG. 2(a) shows a procedure for scanning a binary image of a through hole obtained by the second binarizing means 105 with a scanning window,
FIG. 4B shows a processed image. FIG. 3 is a diagram showing reference pixel positions when performing calculations between pixels in the scanning window. The processing procedure for detecting a through-hole area will be explained below. In FIG. 2, an MxM scanning window 202 is shifted pixel by pixel in the main scanning direction on a binary image 201 of a through hole, dilation processing is performed by a logical operation described later, and the processing result is output to a position of interest 204 of an output image 203. do.

主走査が終了すると副走査方向に1画素移動し次の主走
査線の処理を行なう。前記窓走査処理は一般な技術であ
るため、その具体的構成の説明は省略する。以下走査窓
202における演算内容について説明する。第3図に示
すように、注目画素を中心として膨張させる画素数nを
半径とする円状に参照画素を配置し、出力値りを注目画
素doを含む前記参照画素の値di(i、:1〜N)か
ら次式によって決める。+は論理和を示す。
When the main scanning is completed, it moves one pixel in the sub-scanning direction and processes the next main scanning line. Since the window scanning process is a common technique, a description of its specific configuration will be omitted. The contents of the calculation in the scanning window 202 will be explained below. As shown in FIG. 3, reference pixels are arranged in a circle with the pixel of interest as the center and the radius is the number n of pixels to be expanded, and the output value is the value di(i,: 1 to N) using the following formula. + indicates logical sum.

n=do +dl+d2+−dN 第3図はn=6の例を示しているが、nは欠陥検出手段
107での配線パターンの細線化パターンが入る程度の
サイズとする。この結果入力のスルーホール画像206
は、サイズn膨張された画像206となり、欠陥検出手
段107に対しスルーホール領域である事を通知する信
号が生成される。
n=do +dl+d2+-dN FIG. 3 shows an example where n=6, and n is set to a size that can accommodate the thinning pattern of the wiring pattern in the defect detection means 107. Through-hole image 206 of this result input
becomes an image 206 expanded in size n, and a signal is generated to notify the defect detection means 107 that it is a through-hole area.

次に欠陥検出手段の実施例について第4図を参照しなが
ら説明する。第4図は欠陥検出手段107の具体的構成
例である。第4図において401はスルーホール検出手
段からのスルーホール画像の入力端子、402は第1の
2値化手段104からのプリント基板の2値画像の入力
端子である。端子402からのプリント基板の2値画像
は細線化手段403において1画素幅に細線化され、細
線化画像407を出力する。端子402からの画信号は
、遅延メモリ406で細線化に必要とした主走査線数遅
延された後、プリント基板の原画像40Bとして、細線
化画像407とともに測長手段409に入力される。測
長手段409は、細線化画像407より注目位置が細線
化パターン上にあるとき、プリント基板の原画像408
の線幅を測長し、測長値を出力する。前記測長値は比較
器412において設定値A410または設定値B411
と比較され、測長値が設定値Aまたは設定値Bを下回る
とき線幅違反として検出され、端子414より線幅違反
信号が出力される。前記設定値Aにはスルーホール領域
以外の配線パターンの最小線幅が、前記設定値Bにはラ
ンドの最小残り幅が各々設定されているものとする。設
定値A及びBは遅延メモリ404でタイミングを合わせ
たスルーホール領域信号によってセレクタ412を制御
し、スルーホール領域であるときは設定値Bを、そうで
ない場合は設定値Aを比較器413へ入力する。すなわ
ち、スルーホール領域検出手段106かものスルーホー
ル領域検出信号によって検査の基準を切り替えるもので
ある。また分岐・終端検出手段416において、細線化
画像407を用−・て配線パターンのショート及び断線
の特徴である分岐及び終端を検出するが、前記スルーホ
ール領域検出信号からスルーホール部と通常の導体の境
界領域で発生する分岐をマスクし、誤報を抑制する構成
をとり、真のショート及び断線の検出信号を端子417
より出力する。
Next, an embodiment of the defect detection means will be described with reference to FIG. FIG. 4 shows a specific example of the configuration of the defect detection means 107. In FIG. 4, 401 is an input terminal for the through-hole image from the through-hole detection means, and 402 is an input terminal for the binary image of the printed circuit board from the first binarization means 104. The binary image of the printed circuit board from the terminal 402 is thinned to one pixel width by the thinning means 403, and a thinned image 407 is output. The image signal from the terminal 402 is delayed by the number of main scanning lines required for line thinning in a delay memory 406, and then inputted to the length measuring means 409 together with a thinned image 407 as an original image 40B of the printed circuit board. When the target position is on the thinning pattern from the thinning image 407, the length measuring means 409 detects the original image 408 of the printed circuit board.
Measure the line width and output the measured length value. The measured length value is determined by a comparator 412 as a set value A410 or a set value B411.
When the measured length value is less than set value A or set value B, a line width violation is detected, and a line width violation signal is output from terminal 414. It is assumed that the set value A is set to the minimum line width of the wiring pattern other than the through-hole area, and the set value B is set to the minimum remaining width of the land. The set values A and B are controlled by a selector 412 by a through-hole area signal synchronized with the timing in the delay memory 404, and when it is a through-hole area, the set value B is input to the comparator 413, and when it is not, the set value A is input to the comparator 413. do. That is, the inspection standard is switched based on the through-hole area detection signal from the through-hole area detection means 106. Further, the branch/termination detection means 416 uses the thinned image 407 to detect branches and terminations that are characteristics of short circuits and disconnections in the wiring pattern. The configuration suppresses false alarms by masking branches that occur in the boundary area of the terminal 417.
Output from

以下第4図における細線化手段403、測長手段409
及び分岐・終端検出手段416の具体的処理例を第6図
、第6図及び第7図を用いて説明するO 第5図(a)〜(f)は細線化手段403の具体的処理
を説明する図である。細線化処理は配線ノくターンを外
側から1画素消去する処理をn回繰り返すことにより配
線パターンの芯線を得るものであり、以下に細線化処理
の一般的手法を第5図(a)〜(e)を用℃・て説明す
る。2値画像を第6図(a)に示すような3×3走査窓
で走査し、注目画素(窓の中央画素)が1のとき、近傍
8画素d I−d sの画素の状態に対応して注目画素
を0に変換するかとうか(消去するかどうか)をルツク
ア・ツブチーフル(以下LUTと略記する)を用いて判
定する。注目画素の消去判定は第6図(b)〜(e)に
示すように4回にわけて処理する。これは偶数画素幅の
7%ターンの消失を防ぐためであり、LUT(A)〜L
UT(D)には上下左右から削るパターンをそれぞれ登
録しておく。登録するパターンの例を第6図(b)〜(
e)に示す。細線化処理の動作を第6図(f)を用℃・
て説明する。第1の2値化手段104からの入力画像5
01を1ラインの遅延メモリ502と3×3走査窒60
3に入力し、図示しない画信号同期クロックでタイミン
グをとりながらデータを転送して(・<。3×3走査窓
603の出力をL U T (A) 504に入力し、
注目画素を消去するかどうかの判定を行なう。同様の処
理をカスケード接続し、4回の判定処理によって1画素
の細線化を行なう。この1回の細線化処理ブロックを0
段接続することにより、配線パターンを1画素幅の細線
化画像を生成するものである。
Thinning means 403 and length measuring means 409 in FIG. 4 below.
A specific processing example of the branch/termination detecting means 416 will be explained with reference to FIGS. 6, 6, and 7. FIGS. FIG. The thinning process obtains the core line of the wiring pattern by repeating n times the process of erasing one pixel from the outside of the wiring turn.The general method of the thinning process is shown in Figures 5(a) to (5) below. e) will be explained using °C. A binary image is scanned with a 3 x 3 scanning window as shown in Fig. 6(a), and when the pixel of interest (center pixel of the window) is 1, it corresponds to the state of the pixels in the neighboring 8 pixels d I - d s. It is determined whether the pixel of interest should be converted to 0 (or erased) using a Lutsukua-Tsubuchiful (hereinafter abbreviated as LUT). The deletion determination of the pixel of interest is performed in four steps as shown in FIGS. 6(b) to 6(e). This is to prevent the disappearance of the 7% turn of even pixel width, and LUT(A) to L
Patterns for cutting from the top, bottom, left, and right are registered in the UT (D). Examples of patterns to be registered are shown in Fig. 6(b) to (
Shown in e). Figure 6(f) shows the operation of the thinning process at °C.
I will explain. Input image 5 from first binarization means 104
01 to 1 line delay memory 502 and 3x3 scanning nitrogen 60
3, transfer the data while taking timing with an image signal synchronization clock (not shown), and input the output of the 3×3 scanning window 603 to the LUT(A) 504.
It is determined whether or not to erase the pixel of interest. Similar processes are connected in cascade, and one pixel is thinned by performing four determination processes. This one time thinning processing block is 0
By connecting the wiring pattern in stages, a thinned image with a width of one pixel is generated from the wiring pattern.

次に第6図を用いて測長手段409の具体的処理例につ
見・て説明する。第6図(a)は測長手段406に入力
されるプリント基板の原画像408と、その細線化画像
407から配線パターンの幅を測るための参照画素位置
を示す。注目画素609が細線化画像の芯線位置にある
とき、原画像における配線パターンの境界までの画素数
を、方向1(601)〜方向5(eos)の8方向につ
℃・て測り、方向1〜8の測長結果のうち最も小さい値
をその注目位置での測長値と判定するものである。第6
図(b)は方向2(602)を例にとった測長の演算方
法を示す図である。注目画素610を原点としたXY座
標系において配線パターンの境界点611,612の座
標をもとに画素数Wを以下の式で決める。
Next, a specific processing example of the length measuring means 409 will be explained using FIG. FIG. 6(a) shows reference pixel positions for measuring the width of the wiring pattern from the original image 408 of the printed circuit board inputted to the length measuring means 406 and the thinned image 407 thereof. When the pixel of interest 609 is at the core line position of the thinned image, the number of pixels up to the boundary of the wiring pattern in the original image is measured in 8 directions from direction 1 (601) to direction 5 (eos), and The smallest value among the length measurement results of 8 to 8 is determined to be the length measurement value at the position of interest. 6th
Figure (b) is a diagram illustrating a length measurement calculation method using direction 2 (602) as an example. The number of pixels W is determined by the following formula based on the coordinates of the boundary points 611 and 612 of the wiring pattern in the XY coordinate system with the pixel of interest 610 as the origin.

上記演算の具体的な回路構成は省略するが、(X1X2
)及び(y+  Y2)を参照アドレスとするLUTに
測長画素数Wの演算結果を予め用意しておく事で容易に
実現できる。そして注目位置の測長結果は各方向の測長
画素数の最小値を選択することで、細線化画像の芯線に
ほぼ垂直な方向の配線パターンの幅(画素数)が計測さ
れる。
Although the specific circuit configuration of the above calculation is omitted, (X1X2
) and (y+Y2) as reference addresses, this can be easily realized by preparing in advance the calculation result of the length measurement pixel number W in an LUT. Then, as the length measurement result of the target position, the width (number of pixels) of the wiring pattern in the direction substantially perpendicular to the core line of the thinned image is measured by selecting the minimum value of the length measurement pixel number in each direction.

次に分岐・終端検出手段416の具体的処理を第7図を
用(・て説明する。第7図(、I)は分岐の判定パター
ンを、第7図(b)は終端の判定パターンを示す。すな
わち、分岐・終端検出手段416に入力される細線化画
像を3×3窓で走査し、注目画素(中央位置)が芯線位
置にあるとき、近傍8画素の状態で細線化の芯線の形状
を判定するものである。第7図(a)は近傍8画素の領
域に黒の孤立領域が3つ以上ある場合、第7図(b)は
近傍8画素の領域に黒の孤立領域が1つである場合を示
し、パターン判定の結果ショートの特徴である分岐と断
線の特徴である終端が各々検出される。
Next, the specific processing of the branch/termination detection means 416 will be explained using FIG. That is, when the thinned image input to the branch/termination detection means 416 is scanned in a 3×3 window, and the pixel of interest (center position) is at the skeleton position, the thinned skeleton image is detected in the state of 8 neighboring pixels. Figure 7(a) shows a case where there are three or more black isolated areas in an area of 8 neighboring pixels, and Figure 7(b) shows a case where there are three or more black isolated areas in an area of 8 neighboring pixels. As a result of pattern determination, a branch, which is a characteristic of a short circuit, and a termination, which is a characteristic of a disconnection, are detected.

第8図は第4図の欠陥検出手段によって検出される欠陥
の例を示す。第8図にお(・て801は配線パターンの
細線化画像を示し、802及び803はスルーホール領
域検出手段106によって得られるスルーホール領域を
示す。いま通常の導体部の基準線幅をA、ランド部の基
準線幅Bとし、第8図a、bが A >  a  > B > b なる関係にある場合、804の位置は基準線幅Aと比較
されるため線幅違反と検出され、805の位置はスルー
ホール領域に含まれており、基準線幅Bと比較されるた
め線幅違反として検出された(・。また806の位置は
スルーホール領域に含まれており、基準線幅Bと比較さ
れて線幅違反として検出される。第8図にお(・て80
9及び810は細線化画像の分岐を示しており、スルー
ホール領域802及び803で発生する分岐807及び
808は通知されない事を示す。811.812.81
3及び814は断線による細線化画像の終端を示してお
り、全て違反として検出される。
FIG. 8 shows an example of a defect detected by the defect detection means of FIG. 4. In FIG. 8, 801 shows a thinned image of the wiring pattern, and 802 and 803 show through-hole areas obtained by the through-hole area detection means 106. If the reference line width of the land portion is B, and the relationship between a and b in FIG. The position 806 is included in the through-hole area and is detected as a line width violation because it is compared with the reference line width B (・. Also, the position 806 is included in the through-hole area and is compared with the reference line width B. It is compared and detected as a line width violation.
9 and 810 indicate branches of the thinned image, and indicate that branches 807 and 808 occurring in through-hole areas 802 and 803 are not notified. 811.812.81
3 and 814 indicate the end of the thinned image due to wire breakage, and all of them are detected as violations.

発明の効果 以上、本発明の効果は、プリント基板のスルーホールの
透過光の像を2値化し、その2値画像を所定サイズ膨張
させた閉領域をスルーホール領域として検出するため、
スルーホール領域と通常の導体部の基準線幅を切り替え
ながら検査でき、正確な線幅検査が行なえる。また配線
パターンの芯線の分岐や終端を検査する場合もスルーホ
ール領域で発生したかどうかによって、検出するかしな
し・かを制御でき多様な欠陥検査が可能となる。
More than the effects of the invention, the effects of the present invention include: Binarizing the image of transmitted light through the through-hole of a printed circuit board, and detecting a closed area obtained by expanding the binary image by a predetermined size as the through-hole area.
Inspection can be performed while switching between the reference line width of the through-hole area and the normal conductor section, allowing accurate line width inspection. Furthermore, when inspecting branches and terminations of core wires in wiring patterns, it is possible to control whether or not to detect defects depending on whether or not they occur in the through-hole area, making it possible to perform a variety of defect inspections.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における配線パターン検査装
置のブロック結線図、第2図は同スルーホール領域検出
手段の処理動作を説明する図、第3図はスルーホール領
域検出手段の走査窓における参照画素位置を示す図、第
4図は欠陥検出手段のブロック結線図、第5図は同細線
化手段の細線化処理手順を説明する図、第6図は同測長
手段の処理を説明する図、第7図は同分岐・終端検出手
段の判定パターンを示す図、第8図は同検出される欠陥
を示す図、第9図は従来の配線パターン検査装置におけ
る欠陥検出手順を説明する図である。 10B・・・2色性ミラー、109・・・結像レンズ、
110・・・リング状ライトガイド、111・・・ライ
トガイド、112・・・第1の波長フィルタ、113・
・・第2の波長フィルタ、114・・・反射照明光、1
15・・・透過照明光、201・・・第2の2値化手段
の出力画像、202・・・MXM走査窓、203・・・
スルーホール領域検出手段の出力画像、205・・・ス
ルーホール画像、206・・・膨張されたスルーホール
画像、401・・・W2の2値化手段からの入力端子、
402・・・第1の2値化手段からの入力端子、407
・・・配線パターンの細線化画像、408・・・配線パ
ターンの原画像、414・・・線幅違反検出信号の出力
端子、417・・・分岐・終端検出信号の出力端子。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第1 図 =11+iL!l柑 第 乙 図 第 図 (a) (b) (C) (d) <e) LUT(A+ LUTfB+ LUT(C+ LUT(D+ 第 図 ([ 5141回の細線化処jψ 第6図 (a) 第6図 第9図 (a)
FIG. 1 is a block diagram of a wiring pattern inspection apparatus according to an embodiment of the present invention, FIG. 2 is a diagram explaining the processing operation of the through-hole area detection means, and FIG. 3 is a scanning window of the through-hole area detection means. FIG. 4 is a block wiring diagram of the defect detection means, FIG. 5 is a diagram explaining the thinning processing procedure of the thinning means, and FIG. 6 is a diagram explaining the processing of the length measuring means. 7 is a diagram showing the judgment pattern of the branch/termination detection means, FIG. 8 is a diagram showing detected defects, and FIG. 9 is a diagram explaining the defect detection procedure in the conventional wiring pattern inspection device. It is a diagram. 10B... dichroic mirror, 109... imaging lens,
110... Ring-shaped light guide, 111... Light guide, 112... First wavelength filter, 113...
...Second wavelength filter, 114...Reflected illumination light, 1
15... Transmitted illumination light, 201... Output image of the second binarization means, 202... MXM scanning window, 203...
Output image of through-hole area detection means, 205... Through-hole image, 206... Expanded through-hole image, 401... Input terminal from W2 binarization means,
402...Input terminal from first binarization means, 407
. . . Thinned image of the wiring pattern, 408 . . . Original image of the wiring pattern, 414 . . . Output terminal for line width violation detection signal, 417 . Name of agent: Patent attorney Shigetaka Awano and one other person Figure 1 = 11+iL! Figure (a) (b) (C) (d) <e) LUT(A+ LUTfB+ LUT(C+ LUT(D+) Figure 6 Figure 9 (a)

Claims (3)

【特許請求の範囲】[Claims] (1)スルーホールを有するプリント基板を所定の波長
帯の照明光で照明し、基板上に形成された配線パターン
の反射光を光電変換する第1の画像入力手段と、前記プ
リント基板の裏側から前記照明光と分離した波長域の照
明光で照射し、スルーホールを通過する光を光電変換す
る第2の画像入力手段と、前記第1の画像入力手段から
の濃淡画像を2値画像に変換する第1の2値化手段と、
前記第2の画像入力手段からの濃淡画像を2値画像に変
換する第2の2値化手段と、前記第2の2値化手段から
の2値画信号からスルーホールの所定サイズ外側の閉領
域を検出するスルーホール領域検出手段と、前記第1の
2値化手段及び前記スルーホール領域検出手段からの2
値画信号からランドと導体を区別し、検査基準を切り替
えながら欠陥の特徴を検出する欠陥検出手段とを具備し
た配線パターン検査装置。
(1) A first image input means for illuminating a printed circuit board having a through hole with illumination light in a predetermined wavelength band and photoelectrically converting light reflected from a wiring pattern formed on the circuit board; a second image input means for irradiating with illumination light in a wavelength range separated from the illumination light and photoelectrically converting the light passing through the through hole; and converting the grayscale image from the first image input means into a binary image. a first binarization means for
a second binarization means for converting the grayscale image from the second image input means into a binary image; and a second binarization means for converting the grayscale image from the second image input means into a binary image; through-hole area detection means for detecting an area; and two from the first binarization means and the through-hole area detection means.
A wiring pattern inspection device comprising defect detection means for distinguishing between lands and conductors from a value image signal and detecting characteristics of defects while switching inspection standards.
(2)欠陥検出手段は、入力画像を細線化する細線化手
段と、前記細線化によつて得られる配線パターンの芯線
上で配線パターンの幅を測長する測長手段を有し、請求
項1のスルーホール領域検出手段からのスルーホール領
域検出信号により、測長手段による測長値と比較する検
査基準値を通常の導体の最小線幅とランドの最小残り幅
とで切り替えながら検査することを特徴とする請求項1
記載の配線パターン検査装置。
(2) The defect detection means includes a thinning means for thinning the input image, and a length measuring means for measuring the width of the wiring pattern on the core line of the wiring pattern obtained by the thinning. Inspection is performed while switching the inspection reference value to be compared with the length measurement value by the length measuring means between the minimum line width of the normal conductor and the minimum remaining width of the land using the through hole area detection signal from the through hole area detection means of No. 1. Claim 1 characterized by
The wiring pattern inspection device described.
(3)欠陥検出手段は、請求項2の細線化手段によつて
得られる配線パターンの芯線の分岐及び終端を検出する
分岐・終端検出手段を有し、請求項1のスルーホール領
域検出手段からのスルーホール領域検出信号により、ラ
ンド部と導体部の境界領域で発生する前記芯線の分岐を
欠陥として検出しないことを特徴とする請求項1、もし
くは請求項2いずれかに記載の配線パターン検査装置。
(3) The defect detection means includes branch/termination detection means for detecting branches and terminations of the core wire of the wiring pattern obtained by the thinning means of claim 2, and The wiring pattern inspection device according to claim 1 or 2, wherein branching of the core wire occurring in a boundary area between a land portion and a conductor portion is not detected as a defect by the through-hole area detection signal. .
JP2135925A 1990-05-25 1990-05-25 Wiring pattern inspection equipment Expired - Fee Related JP2745778B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135925A JP2745778B2 (en) 1990-05-25 1990-05-25 Wiring pattern inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135925A JP2745778B2 (en) 1990-05-25 1990-05-25 Wiring pattern inspection equipment

Publications (2)

Publication Number Publication Date
JPH0429041A true JPH0429041A (en) 1992-01-31
JP2745778B2 JP2745778B2 (en) 1998-04-28

Family

ID=15163061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135925A Expired - Fee Related JP2745778B2 (en) 1990-05-25 1990-05-25 Wiring pattern inspection equipment

Country Status (1)

Country Link
JP (1) JP2745778B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07243821A (en) * 1994-03-08 1995-09-19 Japan Tobacco Inc Inspection of wire
JP2001221747A (en) * 2000-02-03 2001-08-17 Suntory Ltd Imaging method of liquid filling container and device
JP2001343337A (en) * 2000-06-05 2001-12-14 Nano System Kk Printed wiring board defect detector
JP2007024733A (en) * 2005-07-19 2007-02-01 Hitachi High-Technologies Corp Substrate inspection device and substrate inspection method
CN111693546A (en) * 2020-06-16 2020-09-22 湖南大学 Defect detection system, method and image acquisition system
CN114113148A (en) * 2021-11-18 2022-03-01 珠海方正科技多层电路板有限公司 Method, device and equipment for inspecting quality of printed circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606093B1 (en) * 2015-06-26 2016-03-24 주식회사 넥서스원 Apparatus and method for inspecting defect of substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671178A (en) * 1979-11-14 1981-06-13 Hitachi Ltd Pattern check method of print substrate
JPS6283639A (en) * 1985-10-09 1987-04-17 Hitachi Electronics Eng Co Ltd Method for handling through-hole part at time of comparative inspection of pattern of printed circuit board
JPS62119444A (en) * 1985-11-20 1987-05-30 Fujitsu Ltd Pattern inspector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671178A (en) * 1979-11-14 1981-06-13 Hitachi Ltd Pattern check method of print substrate
JPS6283639A (en) * 1985-10-09 1987-04-17 Hitachi Electronics Eng Co Ltd Method for handling through-hole part at time of comparative inspection of pattern of printed circuit board
JPS62119444A (en) * 1985-11-20 1987-05-30 Fujitsu Ltd Pattern inspector

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07243821A (en) * 1994-03-08 1995-09-19 Japan Tobacco Inc Inspection of wire
JP2001221747A (en) * 2000-02-03 2001-08-17 Suntory Ltd Imaging method of liquid filling container and device
JP2001343337A (en) * 2000-06-05 2001-12-14 Nano System Kk Printed wiring board defect detector
JP2007024733A (en) * 2005-07-19 2007-02-01 Hitachi High-Technologies Corp Substrate inspection device and substrate inspection method
JP4679282B2 (en) * 2005-07-19 2011-04-27 株式会社日立ハイテクノロジーズ Substrate inspection apparatus and substrate inspection method
CN111693546A (en) * 2020-06-16 2020-09-22 湖南大学 Defect detection system, method and image acquisition system
CN114113148A (en) * 2021-11-18 2022-03-01 珠海方正科技多层电路板有限公司 Method, device and equipment for inspecting quality of printed circuit board

Also Published As

Publication number Publication date
JP2745778B2 (en) 1998-04-28

Similar Documents

Publication Publication Date Title
EP0195161B1 (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
JPH04115144A (en) Image processor and automatic optical inspection apparatus using same
JP2624054B2 (en) Wire stripping condition inspection method
JPS6332666A (en) Method for pattern defect
US5150423A (en) Method of and device for inspecting pattern of printed circuit board
JPH0786466B2 (en) Printed circuit board pattern inspection device
JPH0429041A (en) Wiring pattern inspection device
JP2676990B2 (en) Wiring pattern inspection equipment
JP2794924B2 (en) Wiring pattern inspection equipment
JPH05108799A (en) Wiring pattern inspection device
JP2745763B2 (en) Wiring pattern inspection equipment
JPH04279041A (en) Pattern defect detection method
JP2523989B2 (en) Wiring pattern inspection device
JPH0750037B2 (en) Wiring pattern inspection device
JPH04316346A (en) Pattern recognition method
JP2002198406A (en) Appearance inspecting method
JP2850601B2 (en) Printed circuit board pattern inspection equipment
JPH04138345A (en) Wiring-pattern inspecting apparatus
JPH01106180A (en) Pattern inspection instrument
JPH01284979A (en) Picture recognizing device
JP2001183119A (en) Pattern inspecting device
JPH0221209A (en) Apparatus and method for inspecting soldering of printed wiring board
JPH03252544A (en) Wiring pattern inspection device
JPH04310852A (en) Microdefect detection device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees