JPS60133762A - 縦型構造の電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、縦型構造の電界効果トランジスタに関し、
更に詳細にはミリ波領域での縦型構造で深い空乏層で動
作するＭＩＳ型の電界効果トランジスタである縦型構造
の電界効果トランジスタに関する。

（従来の技術） 本願で用いられる標準のトランジスタはＭＥＳ型ＦＥＴ
である。ＭＩＳ型とＭＥＳ型のトランジスタとを比べた
相異はゲートによって変更されない通常の１−ランジス
タの場合で、ソースとドレインの領域へのアクセスのた
めの寄生的領域を除去したことである。この目的はチャ
ネルに沿って延びたゲート電極により達成される。金属
被覆のゲートとソース及びトレインの領域との間の短絡
を防止するために、金属被覆のゲートはソース、ゲート
及びドレインの層の側面を覆う誘電体層上に付着形成さ
れる。このように寄生的アクセス領域なしで形成された
トランジスタは弾道条件下で好的に動作する。誘電体層
は電気の漏れを有する物質からなるのが都合がよい。こ
の誘電体層は、当業者にとって周知である他の予防手段
とともに電圧−電流特性でのヒステリシスがない１００
ＧＨｚより十分上のカットオフ周波数をもつ電界効果ト
ランジスタを得ることができる。縦型トランジスタにお
いて、金属被覆のゲートを形成することは容易ではない
。もし、誘電体層がアクティブ層の一側面に設けられ、
かつ金属被覆のドレインのすぐ下をエツチングすること
によって限定される場合、＝３− 金属被覆のゲー、卜とドレインの間の短絡を防止するた
めにアクティブ層の側面で金属の高さを制御することは
大変むずかしい。

したがって、本発明はこれらの問題点を解決するために
なされるものである。

（発明の概要） 本発明によるトランジスタは、基板と、その上に半導体
物質の少なくとも２つの層を設けられる。

すなわち、導体チャネルが形成されるアクティブ層と例
えばドレイン等の金属被覆のアクセスを支持するための
低抵抗層である。これらの２つの層は、これらの全体に
亘り、かつ基板の一部分をエツチングされてメサ型が形
成される。基板はメサ型の底部の回りへのイオン注入に
よって半絶縁性にされる。誘電体層はメサ型の側面とメ
サ型の底部の回りの基板上に設けられる。そして、この
誘電体層は、アクティブ層とドレイン層の側面を覆う。

金属被覆のゲートは誘電体層上に設けられる。

ゲート金属被覆はソースとドレインの２つのアクセス領
域の側面を不都合なしに部分的に覆うこと一４＝ ができる。それは、該誘電体層によって分離されるから
である。しかしながら、ゲート金属被覆は導体チャネル
の全長に亘って延びることにより寄生的アクセス領域を
除去する。すなわち、この寄生的アクセス領域とは、従
来の１〜ランジスタでゲートによって修正されていたゲ
ートとドレインの間及びソースとドレインの間のことで
ある。

この発明は、少なくとも１つの高濃度にドープされた第
１層、低濃度にドープされた第２層及び高濃度にドープ
された第３層が各々半導体物質の基板によって支持され
、第１層及び第３層は下部もしくは上部に位置し、各々
ソースもしくはドレインのアクセス領域であり、前記第
１層及び前記第３層の接点金属被覆部は前記基板の真下
の面にかつ第３層の真上の面に支持されメサ構造をなし
、このメサ構造の両側部にはゲート電極が付着形成され
、該ゲート電極は前記第２層内のチャネルを修正し寄生
的なソースとドレインのアクセス領域を除去するために
金属被覆のゲートの厚さは少なくともトランジスタのチ
ャネルを形成せしめる前記第２層の厚さと同じであり、
かつ金属被覆はメサ型の側面に付着形成される誘電体物
質からなる層により上方にあるアクセス領域から分離さ
れることを特徴とする縦型構造の電界効果トランジスタ
に関する。

（実施例） この発明は、多種の電界効果トランジスタ（以下、ＦＥ
Ｔと略す）に適用できるものである。以下、本発明を上
記の場合の基本について詳述する。

上記の場合はＧ　ａ　Ａ　ｓ　、　Ａ　Ｑ　Ｇ　ａ　Ａ
　ｓ等のｍ−ｖ族物質から構成される弾道型トランジス
タに使用される技術的な見地からみて大変関心をもたれ
ている。ＦＥＴにおいて、ソースとドレインの機能はし
ばしば取り替えられ、ここでは、明細書と図面を簡単に
するためにトランジスタのソースは基板とし、ドレイン
は基板より上部にあるエピタキシャル領域及び金属被覆
層によって形成されるものとする。本発明は、弾道型ト
ランジスタのみならず、ドレインが基板でかつソースが
基板より上部にあるエピタキシャル層によって構成され
るトランジスタのごとき全てのトランジスタに対しても
適応できることは明らかである。

第１図は、従来技術の縦型ＦＥＴを示す断面図である。

このＦＥＴは本発明によってカバーされる周波数レンジ
においてはｎ＋型導電性のＧ　ａ　Ａ　ｓで好ましく形
成される基板１を含む。基板１は、トランジスタのソー
ス領域を構成するｎ＋型Ｇ　ａ　Ａ　ｓ層２と、トラン
ジスタのチャネルが形成されるｎ−型層３と、トランジ
スタのドレイン領域を構成するｎ＋型層４とを支持する
。ソース及びドレインの接点は、ＦＥＴが構成されるウ
ェハの２つの相対向する面上にそれぞれ設けられた金属
被覆５及び６によって形成される。

ｎ−型層３は、湾曲７がメサ型での底部において形成さ
れかつ本質的にドレイン領域によって構成されるように
トランジスタを形成する領域の外面にエツチングされて
いる。金属被覆８は層３が残っていない面上に設けられ
ているが、この金属被覆８は湾曲沿いにもり上がらなく
、かつドレインのｎ゛領域４と短絡とならないように十
分７− 注意を払って設けなければならない。電圧がゲート金属
被覆８に供給されると、チャネルが多少狭くなることで
領域９と１０の間に電界が発生してトランジスタを制御
できる。

さらに厚い金属被覆１１が金属被覆８のゲートに加えら
れ１区分１２が縦型ＦＥＴの有効領域を制限するために
基板の一部分とソース層に形成される。

このトランジスタは次の点で関心がもたれる。

それは、ソース領域とドレイン領域との間の距離が利用
可能な技術的マスキング手段の機能としてもはや限定さ
れず、その代わりに層３の厚さによって定義されること
である。これにより、マスキング手段よりもより簡単に
約１０００Ａの厚さのエピタキシャルを設けることが困
難なく可能となる。

しかし、このトランジスタは比較的作成することがむず
かしい。というのは、トランジスタのアクティブ層での
２つの領域９及び１０を有する結合がドレイン領域４と
の短絡へ導く前記２つの領域の突出なくなされることが
重要であるからである。

第２図は、本発明におけるＦＥＴの基本図を示８− す。また、同図は本発明のトランジスタの予備的段階を
示すものである。さらに、この予備的説明は本発明の見
地内で解決すべき問題点のより良い解釈を与えるだろう
。ここで述べる本発明によるトランジスタは弾道型トラ
ンジスタであり、それはソースとドレインとの領域が高
濃度にドーピングされたｎ＋導電型であり、そのチャネ
ルは低濃度にドーピングされたｎ−もしくは例えば約２
０００λの高さｈを有する内部の領域であり、チャネル
の変更もしくは修正は前記のチャネルに固定したゲート
によってなされる。チャネル幅りはちょうど臨界的なパ
ラメータとならないことが知られている。一方、高さｈ
は大変小さくなければならないし、トランジスタが弾道
条件下で動作できるためには、確実に１ミクロン以下で
なければならない。しかし、極超短波レンジでトランジ
スタが動作することを確実にするために、チャネルの高
さｈに制限されることは重要であり、このために縦型構
造が採用される。また、ドレイン領域からゲート電極ま
での距離ａと、ソース領域からゲート電極までの距離す
は最大トランスコンダクタンスｇｍを得るために非常に
小さくなければならない。これらの距離ａ及びｂは数百
Ａであることが好ましい。ゲートによって制御されない
これらの領域は寄生的部分の長さを導く。

この寄生的部分長はトランジスタの動作レベルを大幅に
減少させ、これらの領域は弾道作用を妨げている。

ショットキー接点の場合にはこの距離を減少させること
はむずかしい。というのは現われる漏れによってショッ
トキー接点の精度のよい位置決め手段を開発することは
むずかしいからである。

第２図は本実施例に関するＦＥＴの基本図を示す。この
トランジスタはｎ・型の基板１３と、ソース領域を形成
するｎ１型のエピタキシャル層１４と、チャネル領域を
形成するｎ−型層１５、ドレイン領域を形成するｎ　＋
型層１６の順で構成される。２つの上方にあるエピタキ
シャル層、すなわちｎ−型層１５とｎ１型層１６は２つ
の層の合計の高さをかなり上回るような深さまでエツチ
ングされる。この場合には最初にエピタキシャル層１４
まで、次に部分的にエツチングする。カット溝の底部に
陽子を注入することにより層１４の一部を半絶縁性とす
る。その結果、製造後ゲート金属被覆とｎ４層の間での
容量についての問題を防止でき、かつ前記金属被覆がゲ
ート／ソースを短絡させることを防止できる。

本発明によるトランジスタの製造の第１段階で、ソース
の金属被覆１７とドレインの金属被覆１８は、一括して
形成されるウェハの２つの面に設けられる。次に、金属
被覆１９のゲートは溝の底部に突出されるように形成さ
れる。それは、基板についての垂直壁に沿って金属被覆
１９の高さをある程度調整することが可能となるように
斜角注入を行なう。

実際、この斜角金属被覆の手順はｎ＋ドレイン部分層１
６の下部の面には金属被覆１９の最頂部までの距離ａの
最良な制御をしない。実際、溝の開口部の寸法がほぼ１
ミクロンで、前記同様の溝の深さが最大１ミクロンであ
る。なぜなら、トランジスタのチャネルのみ発生するこ
とでの層１５もし１１− くけアクティブ層はほぼ１ｏｏｏ〜２０００λの厚さで
あるからである。そのような寸法では、１５００Ａより
小さく３０Ｏλより大きくなければならない距離ａのチ
ェックは大変むずかしくなる。

第３図は本発明によるトランジスタを示す断面図である
。同図のトランジスタは、ゲート領域と、ソース及びド
レイン領域との間に寄生的アクセス領域を除去すること
の問題点を解決することが可能となるように改良がなさ
れている。第３図では第２図と同じ要素には同じ参照番
号が用いられている。なお、第２図及び第３図では絶縁
されたＦＥＴを示しているが、トランジスタでの半導体
物質ウェハの一部が本発明によるトランジスタを一括し
て生産される。

そして、本発明によるトランジスタはｎ＋型の基板１３
によって支持される第１のｎ１型めソース層１４．第２
のｎ−型のゲート層１５及び第３のｎ＋型のドレイン層
１６からなる。ドレイン層１６及びゲート層１５からく
り抜かれた溝は、トランジスタの制御部をなすメサ型を
絶縁することがで１２− きる。第１層１４及び第２層１５にて位置づけられた領
域２０は半絶縁になるために陽子衝撃によって有利に注
入されることができる。

ソース金属被覆１７及びドレイン金属被覆１８を取り出
す前に、本発明は絶縁体である層２１を溝の横側に付着
形成されるようにしてかつ制御された厚みを有している
。そして、金属被覆１９のゲートはむしろ側面突起手段
を用いて溝の側面に付着形成されることからなる。上述
したように、ドレイン領域からゲート電極までの距離ａ
を完全に制御できるこの方法は好都合である。しかし、
前記方法は溝の底で金属を付着形成でき、かつ、もし溝
の底を金属層１９が占めるなら電極ゲートの金属層と半
導体層１４との間に容量効果を減少することができる。

第４図は本発明の動作をより理解するための第３図の詳
細拡大図である。金属被覆のゲートとドレイン層の間の
距離ａが０となるのが理論的に最適性質であるが、短絡
されない。この条件は金属被覆１９のゲートがドレイン
層１６の距離Ｃより太きいので満足できる。得られるこ
の被覆を有する精度は重要ではない。というのは、ゲー
トとドレインの間で直接結合がないからである。金属被
覆１９のゲートとドレイン領域１６の間の制御された距
離は誘電体２１の厚みｄによって得られる。複数の公知
技術を用いて、層を付着形成することができる。

制御される。

最後に、次のような事実を示す。ＭＯ８型トランジスタ
すなわち金属／酸化物／半導体は、Ｇ　ａ　Ａ　ｓのよ
うな■−■族の物質で作成できないし、酸素の存在はＧ
　ａ　Ａ　ｓの場合で不利である。誘電体層２１を作成
することに制御可能な電気の漏れを有する導電体を用い
ることに関心がもたれ、アクティブ層１５とドレイン層
１６、アクティブ層１５と金属被覆１９のゲートの表面
状態に対する電気的平衡の中に生じることができる。し
かしながら、誘電体層２１での電気の漏れはチャネルの
電流を妨げることなく十分少なくなる。これらの条件下
では、第２図及び第３図で点線での領域によって示す電
気ゲートフィールドは誘電体の界面状態であるＧ　ａ　
Ａ　ｓによって埋め込めて固められていない。

さらに、層２１の物質はより速やかに平衡状態に達する
ためにトランジスタをなすことができるようになる。ま
た、より高い周波数で動作できる。

弾道型トランジスタを作成することに対して関心がもた
れる物質は例えばｘ　／　３　）　ｙ　／　４の関係を
もつ非化学量論的な窒化シリコンＳｉ、Ｎ、であり、前
記誘電体は層を通して電気の漏れを制御することができ
る金属によって光学的にドーピングされ、本発明による
トランジスタはほぼ１０００ミリシーメンスのトランス
コンダクタンスｇｍをもち、はぼ１００ミリシーメンス
のトランジスタコンダクタンスをもつ従来技術のトラン
ジスタに比べて非常に好都合である。本発明によるトラ
ンジスタはガリウムひ素層の物質での集積回路に特に用
いられており、いくつかの小さなトランジスタは同様な
半導体ウェハが注入される。

本実施例はガリウムひ素からなる弾道型トランジスタに
関して説明したが、本実施例に限定され一１５＝ ることばない。

（発明の効果） 以上説明したように、本発明によれば、金属被覆のゲー
トはソースとドレインのアクセス領域の側面を覆うこと
で誘電体層と分離され、かつ寄生的アクセス領域を除去
できる。また、金属被覆のゲートとドレインの間が短絡
することを防止するために金属の高さを制御することが
容易となる。

【図面の簡単な説明】

第１図は従来における弾道型ＦＥＴの部分断面図、第２
図は本発明における弾道型ＦＥＴの基本断面図、第３図
は本発明におけるＦＥＴの部分断面図、第４図は第３図
の詳細拡大図である。 １３−ｍ−基板、　１４−一一第１層、１５−一一第２
層、　１６一−−第３層、１７．１８．１９−ｍ−金属
被覆、２１−ｍ−絶縁層。 特許出願人 トムソンーセーエスエフ 特許出願代理人 弁理士　山本恵− １６−

Claims (6)

【特許請求の範囲】
1. （１）少なくとも１つの高濃度にドープされた第１層、
   低濃度にドープされた第２層及び高濃度にドープされた
   第３層が各々半導体物質の基板によって支持され、第１
   層及び第３層は下部もしくは上部に位置し、各々ソース
   もしくはドレインのアクセス領域であり、前記第１層及
   び前記第３層の接点金属被覆部は前記基板の真下の面に
   かつ第３層の真上の面に支持されメサ構造をなし、この
   メサ構造の両側部にはゲート電極が付着形成され、該ゲ
   ート電極は前記第２層内のチャネルを修正し寄生的なソ
   ースとドレインのアクセス領域を除去するために金属被
   覆のゲートの厚さは少なくともトランジスタのチャネル
   を形成せしめる前記第２層の厚さと同じであり、かつ金
   属被覆はメサ型の側面に付着形成される誘電体物質から
   なる層により上方にあるアクセス領域から分離されるこ
   とを特徴とする縦型構造の電界効果トランジスタ。
2. （２）前記トランジスタがＧ　ａ　Ａ　ｓのごとき■−
   ｖ族半導体物質、ｎ＋型のドーピングを有する前記第１
   層、ｎ−型のドーピングを有する前記第２層及びｎ＋型
   のドーピングを有する前記第３層からなる弾道型をなし
   、また前記第２層がほぼ２０００Ａの厚みであることを
   特徴とする特許請求の範囲第１項に記載の縦型構造の電
   界効果トランジスタ。
3. （３）前記誘電体層の厚み、及び電極ゲートによる前記
   第３層の重なり合った部分の長さが各々３ｏｏＸから１
   ５０Ｏλの間であることを特徴とする特許請求の範囲第
   １項に記載の縦型構造の電界効果トランジスタ。
4. （４）前記誘電体層が半導体−金属の界面状態を平衡状
   態にする電気漏れを有し、前記誘電体層が金属によって
   ドープされかつ非化学量論的な組成の窒化シリコンＳ　
   ｉ、　Ｎ　ｙ　（ｘ　／　３　＞　ｙ　／　４　）であ
   ることを特徴とする特許請求の範囲第１項に記載の縦型
   構造の電界効果トランジスタ。
5. （５）前記第２層及び前記第３層によって形成されるメ
   サ型における脚部で、前記第１層の少なく′とも一部分
   が陽子注入によって半絶縁性になることを特徴とする特
   許請求の範囲第１項に記載の縦型構造の電界効果トラン
   ジスタ。
6. （６）前記第１層と基板に設けられた金属被覆は各々ソ
   ース領域と電極をなし、かつ前記第３層と前記第３層に
   設けられた金属被覆は各々ドレイン領域と電極をなすこ
   とを特徴とする特許請求の範囲第１項に記載の電界効果
   トランジスタ。