JPS60130192A - Method of producing semiconductor metallizing board - Google Patents

Method of producing semiconductor metallizing board

Info

Publication number
JPS60130192A
JPS60130192A JP23721083A JP23721083A JPS60130192A JP S60130192 A JPS60130192 A JP S60130192A JP 23721083 A JP23721083 A JP 23721083A JP 23721083 A JP23721083 A JP 23721083A JP S60130192 A JPS60130192 A JP S60130192A
Authority
JP
Japan
Prior art keywords
layer
mask
circuit board
thermal
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23721083A
Other languages
Japanese (ja)
Inventor
小島 伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23721083A priority Critical patent/JPS60130192A/en
Publication of JPS60130192A publication Critical patent/JPS60130192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 ・ この発明は、半導体素子を搭載する回路基板の製造
法に関し、さらに詳しくは溶射法によりアルζツ゛層又
&−1.銅層のパターンを基板」−に形成する際におシ
する溶射マスキンクに関するものである。
Detailed Description of the Invention [Technical Field of the Invention] - The present invention relates to a method for manufacturing a circuit board on which a semiconductor element is mounted, and more specifically, a method for manufacturing a circuit board on which a semiconductor element is mounted. The present invention relates to a thermal spray masking process used when forming a copper layer pattern on a substrate.

〔発明の技術的背景〕[Technical background of the invention]

11′導体素子を搭載する回路基板の代表的なものに、
金属放熱板子に形成された高熱放散用回路基板がある。
Typical circuit boards equipped with 11′ conductor elements include:
There is a circuit board for high heat dissipation formed on a metal heat sink.

そのような回路基板は、金属放熱板上に面接若しくはセ
ラミック絶縁板を介して半導体素子が搭載されるととも
に、セラミック絶縁板を介してポンディングパッドが配
設されており、従って放熱効率が高くしかも部品・工程
の両面から低コストであることが要請されている。
In such a circuit board, a semiconductor element is mounted on a metal heat dissipation plate via a surface or a ceramic insulating plate, and a bonding pad is arranged via the ceramic insulating plate, and therefore has high heat dissipation efficiency. Low costs are required from both parts and process perspectives.

従来の高熱放散用回路基板は、■金属放熱板、セラミッ
ク絶縁板およびボンディングバット用金属板を組立てる
構造、■ボンティングパットとして厚いめっき層を形成
したセラミ、り絶縁板と金属放熱板とを組立てる構造が
一般的に使用されてきた。
Conventional circuit boards for high heat dissipation have the following structure: ■A structure in which a metal heat sink, a ceramic insulating plate, and a metal plate for bonding pads are assembled; ■A ceramic insulating plate with a thick plating layer formed as a bonding pad and a metal heat sink are assembled. structure has been commonly used.

第1同士面図および第2同断面図は、■の従来構造を図
示したものである。同図において、1は銅系放熱板、2
は半導体素子、6はポンディングパッド、4は半導体素
子2の電極とポンディングパッドを結線する金属細線、
5はボンティングパット4と放熱板1とを絶縁するAl
2O3などのセラミック絶縁板である。
The first sectional view and the second sectional view illustrate the conventional structure (2). In the same figure, 1 is a copper-based heat sink, 2
is a semiconductor element, 6 is a bonding pad, 4 is a thin metal wire connecting the electrode of the semiconductor element 2 and the bonding pad,
5 is Al that insulates the bonding pad 4 and the heat sink 1.
It is a ceramic insulating board such as 2O3.

第1.2図に示した回路基板を組立てるには、絶縁板5
0両面にマスク治具を当てて銅等の導電材料を蒸着する
か或はAg、Pt、W、Mo等のペ−ストを塗布焼(=
jするかしてメタライズ層を形成しておき、一方散熱板
1とポンディングパッド乙の銅板面にはニッケルめっき
を施こしておき、半田付は父は銀ろう付け6を行ってい
た。
To assemble the circuit board shown in Figure 1.2, insulating plate 5
0 Apply a mask jig to both sides and evaporate a conductive material such as copper, or apply and bake a paste such as Ag, Pt, W, Mo, etc.
A metallized layer was formed in advance, and nickel plating was applied to the copper plate surfaces of the heat dissipating plate 1 and the bonding pad B, and my father used silver brazing 6 for soldering.

次に■の従来構造のものは、■と同様に絶縁板5にメタ
ライズ層を形成した後、メタライズ層の上に電解若しく
は無電解めっき法により厚い導電金属層を形成した絶縁
板と放熱板とを■と同様半田イτ」け又は銀ろう伺けで
組立てた回路基板である。
Next, the conventional structure (2) is an insulating plate and a heat sink, in which a metallized layer is formed on the insulating plate 5 as in (2), and then a thick conductive metal layer is formed on the metallized layer by electrolytic or electroless plating. This is a circuit board assembled using solder or silver solder as in ■.

〔背景技術の問題点〕[Problems with background technology]

上記従来の高熱放熱用回路基板には、次の如き問題点が
ある。
The above conventional circuit board for high heat dissipation has the following problems.

(1)■の従来構造基板を組立てるには、絶縁板の両面
に蒸着・ペースト焼刊のメタライズ加工をしているが、
加]二数が増えるとともにペーストが高価額であって、
原価低減の障害となっている。
(1) In order to assemble the conventional structure board of (■), metallization processing is performed on both sides of the insulating plate by vapor deposition and paste printing.
[Additional] As the number of pastes increases, paste becomes expensive,
This is an obstacle to cost reduction.

(11)■の従来構造基板においては、ポンディングパ
ッドの銅板は不要であるものの、ポンディングパッドを
形成するめつき法は湿式処理で工程が複雑となりまため
っき液の無公害化の後処理が必要となる。さらにパッド
としてめっき層を厚くするには長時間を要し、コーナ一
部分、エツジ部分の寸法が不正確であり、まためつき層
の密着力が低いのでパッドの剥離が生じやすい。
(11) In the conventional structure board of ■, the copper plate for the bonding pad is not necessary, but the plating method for forming the bonding pad is a wet process, which complicates the process and requires post-treatment to make the plating solution pollution-free. becomes. Furthermore, it takes a long time to thicken the plating layer as a pad, the dimensions of some corners and edges are inaccurate, and the adhesion of the twinkling layer is low, so the pad is likely to peel off.

(III)半導体素子を放熱板に刻して絶縁をとる必要
がある回路構成の場合には、半導体素子をボンティング
パッドと同様絶縁板を介して放熱板に搭載することにな
り、素子発熱の放散が損なわれ易くなる。
(III) In the case of a circuit configuration in which it is necessary to insulate a semiconductor element by cutting it into a heat sink, the semiconductor element is mounted on the heat sink through an insulating plate, similar to a bonding pad, to reduce the heat generated by the element. Dissipation is likely to be impaired.

■絶縁板を用いているので、放熱板と絶縁板間および絶
縁板とポンディングパッド間の二層で半田刊をしなけれ
ばならないことになり、従って接合工程が多い。
■Since an insulating plate is used, two layers of solder must be applied between the heat dissipation plate and the insulating plate and between the insulating plate and the bonding pad, so there are many bonding steps.

上記のように従来構造の回路基板には種々の問題点があ
るが、これを溶射法により絶縁層又は金属層を形成すれ
ば接合工程を少なくし、また絶縁層又は金属層の層厚と
低減することができると考えられる。しかしながら、従
来溶射法により選択的にパターンを形成することは実用
化されておらず、全面に溶射することだけが行われてい
た。その理由は、溶射のマスクとしてレジストイ・/り
を印刷する方法と金属板マスクを当てがって溶射する方
法が考えられるが、前者はレジストインクを剥すための
湿式処理が必要であり、後者(l−j:3〜5回マスク
として使用するとマスクにも溶射層が堆積して使用でき
なくなりマスク化が割高となるためである。
As mentioned above, circuit boards with conventional structures have various problems, but if an insulating layer or metal layer is formed by thermal spraying, the number of bonding steps can be reduced, and the thickness of the insulating layer or metal layer can be reduced. It is thought that it is possible to do so. However, selectively forming a pattern by thermal spraying has not been put to practical use in the past, and only thermal spraying over the entire surface has been performed. The reason for this is that there are two methods: printing resist ink as a mask for thermal spraying and spraying by applying a metal plate mask, but the former requires wet processing to remove the resist ink, and the latter ( l-j: This is because if the mask is used 3 to 5 times, the sprayed layer will accumulate on the mask, making it unusable and making the mask expensive.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、半導体素子搭載用回路基板を溶射法
により製造するにあたり、溶射層が堆積伺着することの
ないマスクを用いた溶射基板の製造法を提供することに
ある。また別の目的は、放熱効率が高くしかも部品・工
程の両面から低コストの回路基板の製造法を提供するこ
とにある。
An object of the present invention is to provide a method for manufacturing a thermal sprayed substrate using a mask in which a thermal sprayed layer is not deposited and stuck when manufacturing a circuit board for mounting a semiconductor element by a thermal spraying method. Another object is to provide a method for manufacturing a circuit board that has high heat dissipation efficiency and is low cost in terms of both components and processes.

〔発明の概−曹〕[Summary of the invention - Cao]

この発明は、金属マスクの表面に四弗化エチレン樹脂(
テフロン〕コートヲ施こしたものを使用することにより
、マスク上には溶射層が全く堆積刺着せず、従って基板
上に選択的に溶射パターンが実用的に形成できるもので
ある。そしてまた、溶射パターンを基板上に形成するこ
とが可能となったことによって、絶縁層や導電金属層が
必要な程度に薄く形成できまた部品数や接合工程が省略
でき、従って放熱効率が高く低コストの回路基板が得ら
れる。
This invention uses tetrafluoroethylene resin (
By using a mask coated with Teflon, no thermal spray layer is deposited or stuck on the mask, and therefore a thermal spray pattern can be selectively formed on the substrate in a practical manner. Furthermore, since it has become possible to form thermal spray patterns on the substrate, insulating layers and conductive metal layers can be formed as thin as necessary, and the number of parts and bonding processes can be omitted, resulting in high heat dissipation efficiency and low heat dissipation. A low cost circuit board is obtained.

〔発明の実施例〕[Embodiments of the invention]

板の平面図、第4図はその断面図である。 A plan view of the plate, and FIG. 4 is a sectional view thereof.

第6,4図に診いて、1はアルミ製放熱板、65は溶射
されたA 1.、.03絶縁層、66は溶射された銅(
Cu)層で、66aはポンディングパッドとなる溶射C
u層、53bは半導体素子2を搭載する溶射Cu層であ
る。
Referring to Figures 6 and 4, 1 is an aluminum heat sink, 65 is a thermally sprayed A1. ,.. 03 insulation layer, 66 thermally sprayed copper (
Cu) layer, 66a is a thermally sprayed C layer that becomes a bonding pad.
The u layer 53b is a sprayed Cu layer on which the semiconductor element 2 is mounted.

第5図および第6図はAI。o3溶射のためのマスク5
0で、第7図および第8図はCLI溶射のためのマスク
70である。第5,7図は部分平面図、第6図および第
8図はそれぞれ第5図および第7図の断面図である。第
5〜8図のマスクとも、1mm厚の鉄板11にパターン
孔あけ12をし、あらかじめ鉄板11の表面は表面粗さ
12〜25μのブラスト処理カ施こされる。次にその全
表面に25〜50μm程度の膜厚のテフロン層16を焼
料は被覆する。A1□03溶射のあとの工程で使用する
Cu溶射のためのマスク70の下面には既に形成された
A1゜03層65に対応する段差14が形成されている
Figures 5 and 6 are AI. Mask 5 for o3 thermal spraying
0, FIGS. 7 and 8 are masks 70 for CLI thermal spraying. 5 and 7 are partial plan views, and FIGS. 6 and 8 are sectional views of FIGS. 5 and 7, respectively. In both of the masks shown in FIGS. 5 to 8, a patterned hole 12 is formed in a 1 mm thick iron plate 11, and the surface of the iron plate 11 is subjected to a blast treatment to have a surface roughness of 12 to 25 μm in advance. Next, the entire surface of the firing material is coated with a Teflon layer 16 having a thickness of about 25 to 50 μm. A step 14 corresponding to the already formed A1°03 layer 65 is formed on the lower surface of a mask 70 for Cu thermal spraying used in a step after A1□03 thermal spraying.

次にΔ1□O3溶射工程を第9図により説明すると、2
M厚のアルミ放熱板1の溶射接合面を80番メツ/ユの
Al2O3粒で表面粗さ約25μのブラスト処理を施こ
し、治具91の上に放熱板1を並らべ、A1□03溶射
マスク50ヲ当てて治具止めボルト92で固定する。A
l2O3をプラズマ溶射法により溶射するとマスク50
I7)テフロン層16の所に当ったA1201.溶射粒
96はテフロン層に堆積せずに滑り去るが放熱板上では
堆積94する。Al2O3層厚を015〜02騎程度と
する。
Next, the Δ1□O3 thermal spraying process will be explained with reference to FIG.
The sprayed bonding surface of the M-thick aluminum heat sink 1 is blasted with No. 80 mesh/yu Al2O3 grains to a surface roughness of about 25μ, and the heat sink 1 is arranged on the jig 91, A1□03 The thermal spray mask 50 is applied and fixed with jig fixing bolts 92. A
When l2O3 is sprayed by plasma spraying, a mask 50 is formed.
I7) A1201 that hit the Teflon layer 16. Thermal spray particles 96 do not accumulate on the Teflon layer but slide away, but are deposited 94 on the heat sink. The thickness of the Al2O3 layer is approximately 0.15 to 0.02 mm.

次にC1l溶射工程を第10図により説明すると、Al
2O3層65を形成した放熱板1を、治具91の上に並
らべ、CLI溶射溶射マスク全0ヲ当治具止めボルト9
2で固定する。Cuを溶射するとマスク上にはテフロン
層16のため堆積付着せず、Al2O3層35と放熱板
1の上に堆積94する。
Next, the C1l thermal spraying process will be explained with reference to FIG.
The heat dissipation plates 1 on which the 2O3 layer 65 has been formed are arranged on the jig 91, and the jig fixing bolts 9 are attached to the CLI thermal spray mask.
Fix it at 2. When Cu is thermally sprayed, Cu is not deposited on the mask because of the Teflon layer 16, but is deposited 94 on the Al2O3 layer 35 and the heat sink 1.

マスクの芯となる基板11は、テフロン焼付ができれば
材質に制限はないが、鉄板が熱変形の点て好ましく、表
面にコートする四弗化エチレン樹脂は塩化三弗化エチレ
ン樹脂や四弗化エチレン−六弗化プロピレン共重合樹脂
などの他の弗素樹脂に比べて溶射粒を刺着させない点で
格段にすぐれている。
The material of the substrate 11, which is the core of the mask, is not limited as long as it can be baked with Teflon, but a steel plate is preferable in terms of heat deformation. -It is far superior to other fluororesins such as hexafluorinated propylene copolymer resin in that it does not cause thermal spray particles to stick to it.

この発明により製造される高温放散用基板の例として、
第6図の半導体素子2を搭載する部分にもポンディング
パッド65直下の部分と同様にA 1203絶縁層と溶
射C11層を形成して全絶縁型基板とすることができる
。この場合支障がなければAl2O3層はマスクを用い
ず放熱板全面に溶射し、Cu層のみマスクを用いてパタ
ーンを形成してもよい。
As an example of a high temperature dissipation substrate manufactured according to the present invention,
The A1203 insulating layer and the sprayed C11 layer can be formed on the part where the semiconductor element 2 is mounted in FIG. 6, as well as the part directly under the bonding pad 65, to make a fully insulating type substrate. In this case, if there is no problem, the Al2O3 layer may be thermally sprayed over the entire surface of the heat sink without using a mask, and only the Cu layer may be patterned using a mask.

また上記のような全絶縁型基板においては溶射Cu層は
同一レベルにあるため溶射した捷まの比較的粗い(80
〜100μ)銅パターン表面を研磨することにより表面
粗さが改善できる。表面粗さ6〜12μであれば直接ワ
イヤボンディングもできる。
In addition, in the above-mentioned fully insulated substrate, the sprayed Cu layers are on the same level, so the sprayed edges are relatively rough (80
~100μ) Surface roughness can be improved by polishing the copper pattern surface. Direct wire bonding is also possible if the surface roughness is 6 to 12μ.

研磨する場合には約200μ程度の00層溶射が必要で
ある。
When polishing, a 00 layer of about 200 μm is required.

回路基板は、金属放熱板上に形成されたものばかりでな
く、セラミック基板上にこの発明のマスキングにより集
積回路用C1lパターンだけが形成されたものなどであ
ってもよい。この発明の特徴は溶射マスクにあるからで
ある。
The circuit board is not limited to one formed on a metal heat sink, but may also be one in which only the C1l pattern for an integrated circuit is formed on a ceramic substrate by the masking method of the present invention. This is because the feature of this invention lies in the thermal spray mask.

〔発明の効果〕〔Effect of the invention〕

この発明のデフロンコートマスクによって回路基板を製
造すれd1セラミ、り絶縁板の表面にメクライズ層ある
いはめっき層を形成していた従来方法に比べて、直接基
板」二に絶縁層と銅層それぞれのパターンあるいは積層
されたパターンが溶射法でできるので、部品点数や貼り
伺ける工程などが太幅に少なくなり、組立費用が激減す
る。
Compared to the conventional method of manufacturing a circuit board using the DEFRON coat mask of this invention, which forms a meklyz layer or a plating layer on the surface of a ceramic or insulating board, it is possible to directly form a circuit board on the surface of an insulating layer and a copper layer. Since patterns or laminated patterns can be created by thermal spraying, the number of parts and the number of steps involved in pasting are greatly reduced, dramatically reducing assembly costs.

捷た、絶縁層は溶射により形成されるので、従来セラミ
ック絶縁板の肉厚が04〜06朋以下にすることができ
なかったのに対して015〜0.2騎程度にでき、従っ
て半導体素子直下の絶縁層がこのように薄くなれば放熱
効率の極めて優れた回路基板が得られる。
Since the warped insulating layer is formed by thermal spraying, the thickness of conventional ceramic insulating plates could not be reduced to less than 0.4 to 0.6 mm, but it can be reduced to about 0.15 to 0.2 mm, making it possible to reduce the thickness of semiconductor devices. If the insulating layer immediately below is made thin like this, a circuit board with extremely high heat dissipation efficiency can be obtained.

このように放熱効率が高く低コストの回路基板が得られ
るのは要するに、溶射マスクにテフロンコートヲするこ
とによって、溶射粒がテフロン層= ト51J:堆積付
着せず、わずかに+J着した溶射粒も簡単に除去するこ
とができ、従来マスクの使用回数3〜5回の寿命が10
倍以上に延びることによるものである。
In short, the reason why a low-cost circuit board with high heat dissipation efficiency can be obtained is that by applying a Teflon coat to the thermal spray mask, the thermal spray particles are not deposited on the Teflon layer. can be easily removed, and the lifespan of conventional masks is 10 times longer than the 3 to 5 times used.
This is due to the fact that it extends more than twice as long.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来製造法による素子搭載回路基板の平面図、
第2図は第1図11−■線に沿う断面図、第6図は本発
明製造法による回路基板の平面図、第4図は第6図rv
 −Iv線に沿う断面図、第5図および第7図は溶射マ
スクの部分平面図、第6図および第8図はそれぞれ第5
図Vl −Vl iに沿う断面図と第7図Vl11−■
1線に沿う断面図、第9図および甜 第10P溶射工程を説明する断面図である。 1・・・基板、65・・・アルミナ層、33a、33b
・・・銅層、2・・・半導体素子、50 、70・・・
溶射マスク、16・・四弗化エチレン樹脂被覆。 第1図 #1.2図
Figure 1 is a plan view of an element-mounted circuit board manufactured using a conventional manufacturing method.
2 is a sectional view taken along the line 11-■ in FIG. 1, FIG. 6 is a plan view of a circuit board produced by the manufacturing method of the present invention, and FIG.
5 and 7 are partial plan views of the thermal spray mask, and FIGS. 6 and 8 are respectively 5
Figure Vl - Cross-sectional view along Vl i and Figure 7 Vl11-■
FIG. 9 is a sectional view taken along line 1, and a sectional view illustrating a 10P thermal spraying process. 1... Substrate, 65... Alumina layer, 33a, 33b
...Copper layer, 2...Semiconductor element, 50, 70...
Thermal spray mask, 16...Tetrafluoroethylene resin coating. Figure 1 #1.2

Claims (1)

【特許請求の範囲】[Claims] 1 基板上にアルミナ層又は銅層を溶射法により形成し
て、半導体素子を搭載する回路基板を製造するにあたり
、四弗化エチレン樹脂を被覆した溶射マスクを用いて溶
射すること全(t!J徴とする半導体用溶射基板の製造
法。
1. When manufacturing a circuit board on which a semiconductor element is mounted by forming an alumina layer or a copper layer on a substrate by a thermal spraying method, thermal spraying is performed using a thermal spray mask coated with tetrafluoroethylene resin (t!J). A manufacturing method for thermal sprayed substrates for semiconductors.
JP23721083A 1983-12-17 1983-12-17 Method of producing semiconductor metallizing board Pending JPS60130192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23721083A JPS60130192A (en) 1983-12-17 1983-12-17 Method of producing semiconductor metallizing board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23721083A JPS60130192A (en) 1983-12-17 1983-12-17 Method of producing semiconductor metallizing board

Publications (1)

Publication Number Publication Date
JPS60130192A true JPS60130192A (en) 1985-07-11

Family

ID=17012010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23721083A Pending JPS60130192A (en) 1983-12-17 1983-12-17 Method of producing semiconductor metallizing board

Country Status (1)

Country Link
JP (1) JPS60130192A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108191449A (en) * 2018-01-03 2018-06-22 上海申和热磁电子有限公司 A kind of copper-aluminium oxide ceramic substrate and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752191A (en) * 1980-07-17 1982-03-27 Ebauchesfabrik Eta Ag Method of producing circuit board
JPS58159395A (en) * 1982-03-18 1983-09-21 株式会社東芝 Method of producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752191A (en) * 1980-07-17 1982-03-27 Ebauchesfabrik Eta Ag Method of producing circuit board
JPS58159395A (en) * 1982-03-18 1983-09-21 株式会社東芝 Method of producing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108191449A (en) * 2018-01-03 2018-06-22 上海申和热磁电子有限公司 A kind of copper-aluminium oxide ceramic substrate and preparation method thereof

Similar Documents

Publication Publication Date Title
US5661089A (en) Method for making a semiconductor chip package with enhanced thermal conductivity
JPS6317337B2 (en)
JPS60130192A (en) Method of producing semiconductor metallizing board
JP2886317B2 (en) Wiring board and method of manufacturing the same
JP4383866B2 (en) Power electronic unit
JPH07283499A (en) Compound board for electronic parts
JP2003142829A (en) Multi-layered wiring board and its manufacturing method
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JP3694796B2 (en) Printed wiring board and manufacturing method thereof
JPS62189790A (en) Ceramic wiring circuit board
JPS6331138A (en) Manufacture of semiconductor device
JPS60178655A (en) Lead frame
JPH02202073A (en) Electronic component
JPS61121489A (en) Cu wiring sheet for manufacture of substrate
JPH1070212A (en) Substrate for power module
JPS59184586A (en) Circuit board for placing semiconductor element
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JPS6227675B2 (en)
JPS61245555A (en) Terminal connecting structure for semiconductor
JPH10256443A (en) Heat sink body for power module
JPH02299289A (en) Circuit board and manufacture thereof
JPH03218060A (en) Inverter
JPS622591A (en) Manufacture of metal base hybrid integrated circuit board
JPH01157589A (en) Manufacture of metal base substrate
JPS60107845A (en) Circuit substrate for semiconductor