JPS60129832A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS60129832A JPS60129832A JP58239148A JP23914883A JPS60129832A JP S60129832 A JPS60129832 A JP S60129832A JP 58239148 A JP58239148 A JP 58239148A JP 23914883 A JP23914883 A JP 23914883A JP S60129832 A JPS60129832 A JP S60129832A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- input
- time
- subtracter
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シフト時に生じる誤差を最小にする丸め機能
を持った演算装置に関するものである。
を持った演算装置に関するものである。
従来例の構成とその問題点
近年、ディジタル信号処理技術が進歩し７、連続信号を
量子化してそのデータを扱うということはどく普通に行
なわれるようになってきた。しかしこの意味からもディ
ジタル値には、既にその中に量子化時の誤差が含まれて
いると考えられる。
量子化してそのデータを扱うということはどく普通に行
なわれるようになってきた。しかしこの意味からもディ
ジタル値には、既にその中に量子化時の誤差が含まれて
いると考えられる。
今、例えば１以上の連続的な値Ｘをその小数部を切捨て
てΣ、２ｉ （ｉｌ、＝１． ｏ ）というゲインタル
値で表わしているとする。このＸのディジタで操作する
ことによって電子化時の誤差がどのように拡大するかに
ついて述べる。
てΣ、２ｉ （ｉｌ、＝１． ｏ ）というゲインタル
値で表わしているとする。このＸのディジタで操作する
ことによって電子化時の誤差がどのように拡大するかに
ついて述べる。
寸ず左にフビットシフトする場合について述べる。シフ
タの動きは第１図の（ｂ）に示すように最下位ビットか
ら○をつめる。このシフト操作は、２の巾乗の演算を行
うことと同値である。従って、＋２コ）となる。このこ
とを示したのが第２図の（２Ｌ）と（ｂ）である。図に
おいて横軸は入力データ、縦軸はシフト後のデータであ
る。直線で表わした連続値Ｘのシフト結果を真値と考え
ると、Σａｉ２１ををシフトする時に生じる誤差は、傾
き２ｊ が大きくなるほど拡大する。フビットシフト時
の誤差は２コ 未満である。
タの動きは第１図の（ｂ）に示すように最下位ビットか
ら○をつめる。このシフト操作は、２の巾乗の演算を行
うことと同値である。従って、＋２コ）となる。このこ
とを示したのが第２図の（２Ｌ）と（ｂ）である。図に
おいて横軸は入力データ、縦軸はシフト後のデータであ
る。直線で表わした連続値Ｘのシフト結果を真値と考え
ると、Σａｉ２１ををシフトする時に生じる誤差は、傾
き２ｊ が大きくなるほど拡大する。フビットシフト時
の誤差は２コ 未満である。
次に右にシフトする場合について述べる。右シフト操作
は基本的には２つのマイナスの巾゛乗と同じたが、表わ
すことのできない小数部分の値は切捨てられる。この右
シフト時動きは第１図の（ａ）に示すように符号である
ａ４が延長され、下位にあふれてし捷ったａｌ、ａｏは
切捨てられる。このシフタの動きをさらに詳しく示した
のが第２図（Ｃ）、（ｄ）である。シフトしてその小数
部を切捨てることからも、又このグラフからも分かるよ
う、直線で示した直線との誤差は１未満である。
は基本的には２つのマイナスの巾゛乗と同じたが、表わ
すことのできない小数部分の値は切捨てられる。この右
シフト時動きは第１図の（ａ）に示すように符号である
ａ４が延長され、下位にあふれてし捷ったａｌ、ａｏは
切捨てられる。このシフタの動きをさらに詳しく示した
のが第２図（Ｃ）、（ｄ）である。シフトしてその小数
部を切捨てることからも、又このグラフからも分かるよ
う、直線で示した直線との誤差は１未満である。
以上のように、従来のシフタでは特にシフト時に連続信
号の量子化時の誤差が大きくなるという問題点を有して
いた。
号の量子化時の誤差が大きくなるという問題点を有して
いた。
発明の目的
本発明の目的は、上記従来例で述べた問題点を除去し、
シフト時に生じる誤差を最小にする丸め機能を持った演
算装置を提供することにある。
シフト時に生じる誤差を最小にする丸め機能を持った演
算装置を提供することにある。
発明の構成
本発明は、データを格納するレジスタと、入力の最下位
ビットには常に論理ｔ＋ １１１が、最下位−ビットを
除く他のビットには上記レジスタの出力が接続されるバ
レルシフタと、前記バレル７フタのシフト方向とシフト
数を制御するバレルンフタ制御装置と、前記バレルシフ
タの出力の最下位ビットの値とそれより上位の値を入力
とした加算器とを備えた演算装置である。本発明の演算
装置は右シフト時には、下位にあふれるデータの最上位
ビットの値をシフトした結果に加え、左ソフト時には、
最下位ビットから１０・・・・・○を入力していくこと
により、シフト時の丸めを実現できるものである。
ビットには常に論理ｔ＋ １１１が、最下位−ビットを
除く他のビットには上記レジスタの出力が接続されるバ
レルシフタと、前記バレル７フタのシフト方向とシフト
数を制御するバレルンフタ制御装置と、前記バレルシフ
タの出力の最下位ビットの値とそれより上位の値を入力
とした加算器とを備えた演算装置である。本発明の演算
装置は右シフト時には、下位にあふれるデータの最上位
ビットの値をシフトした結果に加え、左ソフト時には、
最下位ビットから１０・・・・・○を入力していくこと
により、シフト時の丸めを実現できるものである。
実施例の説明
第３図は本発明の一実施例における演算装置を示してい
る。第３図において、１は第１図の動きをするバレルシ
フタ、２はシフトするデータを格納スるレジスタ、３は
２つのデータを加算する加算器である。バレルシフタ１
と加算器３を包含したものをブロック４とし、その動作
の説明を例に上げて行なう。−例を第４図に示す。
る。第３図において、１は第１図の動きをするバレルシ
フタ、２はシフトするデータを格納スるレジスタ、３は
２つのデータを加算する加算器である。バレルシフタ１
と加算器３を包含したものをブロック４とし、その動作
の説明を例に上げて行なう。−例を第４図に示す。
第４図（ａ）は右２ビツトシフト時のブロック４の動き
である。入力ａ４〜ａｏに対し、シフトした値と、下位
にあふれたデータの最上位ビットの値ａ１とを足したも
のが出力となっている。第４図（ｂ）は左１ビットシフ
ト時の動きである。入力？Ｌ４〜ａ。
である。入力ａ４〜ａｏに対し、シフトした値と、下位
にあふれたデータの最上位ビットの値ａ１とを足したも
のが出力となっている。第４図（ｂ）は左１ビットシフ
ト時の動きである。入力？Ｌ４〜ａ。
に対し、最下位ピントから１を入力したものが出力とな
っている。例えば、入力データが０Ｏ０１○で右１ビツ
トシフトする時、第３図における加算器３の第１人力ａ
がａ−○０ｏ○１、第２人力すがｂ−０となり、従って
出力値はａ ＋ｂ −００００１となる。右２ビツトシ
フトする時はａ−○ｏ００．ｂ−１、従って出力値はａ
十ｂ −００００１となる。又左１ビツトシフ］・す
る時は？Ｌ ＝ＯＯ１０１、ｂ ＝（）、従ってａ ＋
ｂ ＝００１０１が出力となる。左２ビツトシフトする
時はａ−○１０１０．ｂ＝ｏ、従−、てａ＋ｂ＝ｏ１○
１０が出力となる。
っている。例えば、入力データが０Ｏ０１○で右１ビツ
トシフトする時、第３図における加算器３の第１人力ａ
がａ−○０ｏ○１、第２人力すがｂ−０となり、従って
出力値はａ ＋ｂ −００００１となる。右２ビツトシ
フトする時はａ−○ｏ００．ｂ−１、従って出力値はａ
十ｂ −００００１となる。又左１ビツトシフ］・す
る時は？Ｌ ＝ＯＯ１０１、ｂ ＝（）、従ってａ ＋
ｂ ＝００１０１が出力となる。左２ビツトシフトする
時はａ−○１０１０．ｂ＝ｏ、従−、てａ＋ｂ＝ｏ１○
１０が出力となる。
以下、これらの操作により、従来例で述べた問題点がど
のように解決されているか示す。
のように解決されているか示す。
まずコピノド左にシフトする場合について述べる。従来
例で述べたのと同じく、連続値Ｘを量子化した値をΣａ
、２ｉ、 （ａ工＝ ’ ｔ ｏ ）とする。入力デー
タの最下位ビットから１ｏ・・・・Ｏを入力する本発明
の演算により、この値は２すａ工２ｌ−２ｊ−（≦２ｊ
Ｘ＜２すａ工２１＋２と１ ）となる。このことを表わ
したのが、第５図の（ａ） 、 （ｂ）である。グラフ
の意味は第２図と同じである。このグラフからも分かる
とおり、誤差は従来例の’Ａ（２”）になっている。
例で述べたのと同じく、連続値Ｘを量子化した値をΣａ
、２ｉ、 （ａ工＝ ’ ｔ ｏ ）とする。入力デー
タの最下位ビットから１ｏ・・・・Ｏを入力する本発明
の演算により、この値は２すａ工２ｌ−２ｊ−（≦２ｊ
Ｘ＜２すａ工２１＋２と１ ）となる。このことを表わ
したのが、第５図の（ａ） 、 （ｂ）である。グラフ
の意味は第２図と同じである。このグラフからも分かる
とおり、誤差は従来例の’Ａ（２”）になっている。
次に右シフトする場合について述べる。シフト結果の小
数点以下第１位の値を整数部に加えるという操作は小数
点以下を０捨１人（１０進数表示で述べると４捨６人）
しているととど同値である。
数点以下第１位の値を整数部に加えるという操作は小数
点以下を０捨１人（１０進数表示で述べると４捨６人）
しているととど同値である。
従って第６図の（Ｃ） 、 （ｄ）からも分かるとおり
、誤差は〃になっている・ 次に第３図における加算器３の例を上げてそれについて
説明する。第６図はこの加算器３の構成例である。同図
において５は加算モード時、入力Ａ千人力Ｂ＋キャリー
インを出力し、又減算モード時は入ノアＡ−人力Ｂ−キ
ャリーインを出力する加減算器、６は上記加減算器５の
出力に接続され、又加減算器５の入力となるアキュムレ
ータである。
、誤差は〃になっている・ 次に第３図における加算器３の例を上げてそれについて
説明する。第６図はこの加算器３の構成例である。同図
において５は加算モード時、入力Ａ千人力Ｂ＋キャリー
インを出力し、又減算モード時は入ノアＡ−人力Ｂ−キ
ャリーインを出力する加減算器、６は上記加減算器５の
出力に接続され、又加減算器５の入力となるアキュムレ
ータである。
バレルシフタの出力値であるａとｂをそれぞれ加減算器
５の入力Ｂとキャリーインに入力する。上記加減算器５
の機能により、加算モード時は入力Ａ＋（ａ＋ｂ）＋減
算モード時は入力Ａ−（ａ＋ｂ）となるので、特別に丸
めのための加算器を付加しなくてもシフタの下の加減算
器にシフタの丸めａ−１−ｂをうめこむことができる。
５の入力Ｂとキャリーインに入力する。上記加減算器５
の機能により、加算モード時は入力Ａ＋（ａ＋ｂ）＋減
算モード時は入力Ａ−（ａ＋ｂ）となるので、特別に丸
めのための加算器を付加しなくてもシフタの下の加減算
器にシフタの丸めａ−１−ｂをうめこむことができる。
このような実施例は、例えば複数個のデータの和をめる
時有効である。加減算器でのオーバーフローを防止する
ため、あらかじめシフタでシフトダウンしておいたデー
タを加減算器で足しこんでいく。本発明では、その際シ
フトダウンすることによる誤差を最小にする。なお、上
記実施例では双方向のノ・レルシフタとしたが、これは
右あるいは左７フタとして右シフト時のみあるいは左シ
フト時のみに応用してもよい。
時有効である。加減算器でのオーバーフローを防止する
ため、あらかじめシフタでシフトダウンしておいたデー
タを加減算器で足しこんでいく。本発明では、その際シ
フトダウンすることによる誤差を最小にする。なお、上
記実施例では双方向のノ・レルシフタとしたが、これは
右あるいは左７フタとして右シフト時のみあるいは左シ
フト時のみに応用してもよい。
発明の効果
本発明の演算装置は、既存のバレルシフタと算術論理演
算器（ＡＬＵ ）に付加するハードウェアとしては、バ
レルシフタの入カビソト幅を１ビツト増やすだけで構成
できる。又、機能面では連続信号をシフトする場合を真
値として、その連続信号の量子化値をシフトする場合を
考えると、その間の誤差は従来のシフタの捧になってい
る。つまりたとえば左にＪビットシフトする際の誤差は
従来のものは２３１本発明では２］ １、右シフトをす
る際の誤差は従来のものは１、本発明では腫になる。従
って本発明の演算装置を使用すれば、連続信号の量子化
を行った後のデータをシフトする場合、たとえば複数個
の加算を行う場合には誤差が従来の係になり、実用的効
果は大きい。
算器（ＡＬＵ ）に付加するハードウェアとしては、バ
レルシフタの入カビソト幅を１ビツト増やすだけで構成
できる。又、機能面では連続信号をシフトする場合を真
値として、その連続信号の量子化値をシフトする場合を
考えると、その間の誤差は従来のシフタの捧になってい
る。つまりたとえば左にＪビットシフトする際の誤差は
従来のものは２３１本発明では２］ １、右シフトをす
る際の誤差は従来のものは１、本発明では腫になる。従
って本発明の演算装置を使用すれば、連続信号の量子化
を行った後のデータをシフトする場合、たとえば複数個
の加算を行う場合には誤差が従来の係になり、実用的効
果は大きい。
第１図（ａ） 、 （ｂ）及び第２図（ａ）〜（ｄ）は
従来のシフタの動作を説明する図、第３図は本発明の演
算装置の一実施例を示す構成図、第４図（ａ） 、 （
ｂ）及び第５図（ａ） −ｙ （ｄ）は本発明の演算装
置の動作を説明する図、第６図は本発明に用いる加算器
の一例を示す構成図である。 １・・・・・・バレルシフタ、２・・・・・・レジスタ
、３・・・・・・加算器、５・・・・・・加減算器、６
・・・・・・アキュムレータ。 化９４人の氏名 弁理士 中 尾 敏 男 ほか１名第
１図 （０−） ＣＬ３ＣＬ２αずＣＬｏ０ 第２図 （Ｃ） くｄ。 第３図 第４図 第５図 （α） ＜ｔｈ
従来のシフタの動作を説明する図、第３図は本発明の演
算装置の一実施例を示す構成図、第４図（ａ） 、 （
ｂ）及び第５図（ａ） −ｙ （ｄ）は本発明の演算装
置の動作を説明する図、第６図は本発明に用いる加算器
の一例を示す構成図である。 １・・・・・・バレルシフタ、２・・・・・・レジスタ
、３・・・・・・加算器、５・・・・・・加減算器、６
・・・・・・アキュムレータ。 化９４人の氏名 弁理士 中 尾 敏 男 ほか１名第
１図 （０−） ＣＬ３ＣＬ２αずＣＬｏ０ 第２図 （Ｃ） くｄ。 第３図 第４図 第５図 （α） ＜ｔｈ
Claims (1)
- データを格納するレジスタと、算術的シフトを行つバレ
ルシフタと、前記バレルシフタのシフト数とシフト方向
を制御するバレルシフタ制御手段と、前記バレルシフタ
の出力の最下位ビットのデータとそれより上位のデータ
とを加算する加算手段とを備え、前記バレルシフタの入
力には、最下位ビットに常に論理１が、それより上位の
ビットには前記レジスタの出力がそれぞれ接続されてい
る演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239148A JPS60129832A (ja) | 1983-12-19 | 1983-12-19 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239148A JPS60129832A (ja) | 1983-12-19 | 1983-12-19 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60129832A true JPS60129832A (ja) | 1985-07-11 |
| JPH0584527B2 JPH0584527B2 (ja) | 1993-12-02 |
Family
ID=17040463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239148A Granted JPS60129832A (ja) | 1983-12-19 | 1983-12-19 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371725A (ja) * | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 演算処理装置 |
| JPH04273324A (ja) * | 1991-02-27 | 1992-09-29 | Sharp Corp | デジタル信号混合回路 |
-
1983
- 1983-12-19 JP JP58239148A patent/JPS60129832A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371725A (ja) * | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 演算処理装置 |
| JPH04273324A (ja) * | 1991-02-27 | 1992-09-29 | Sharp Corp | デジタル信号混合回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584527B2 (ja) | 1993-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866656A (en) | High-speed binary and decimal arithmetic logic unit | |
| JPH04290122A (ja) | 数値表現変換装置 | |
| JPH05134851A (ja) | 乗算回路出力方式 | |
| JPH05224883A (ja) | 浮動小数点ｎ−ビット符号付大きさの２進数を固定小数点ｍ−ビット２の補数表示の２進数に変換するためのシステム | |
| JPH0160858B2 (ja) | ||
| GB1579100A (en) | Digital arithmetic method and means | |
| JPS60129832A (ja) | 演算装置 | |
| Conway et al. | New CRT-based RNS converter using restricted moduli set | |
| JPH0566921A (ja) | データシフト回路 | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPH0149973B2 (ja) | ||
| JPH09128213A (ja) | ブロックフローティング処理システムおよび方法 | |
| US6654776B1 (en) | Method and apparatus for computing parallel leading zero count with offset | |
| US5463575A (en) | Reduced quantization noise from single-precision multiplier | |
| US5923888A (en) | Multiplier for the multiplication of at least two figures in an original format | |
| JP3103913B2 (ja) | バレルシフタ | |
| JP2795253B2 (ja) | 除算器 | |
| JPH0216632A (ja) | 固定小数点数−浮動小数点数変換回路 | |
| JPS5970308A (ja) | デイジタルフイルタ | |
| KR0138861B1 (ko) | 영상 압축/복원용 양자화기의 양자화/역양자화 회로 | |
| JP2990910B2 (ja) | ２進数並列２乗算器 | |
| JPH0527949A (ja) | 浮動小数点乗算における指数部演算回路 | |
| Bauer et al. | A limit cycle suppressing arithmetic format for digital filters | |
| JPH0381174B2 (ja) | ||
| KR100186408B1 (ko) | 양방향 배럴 시프터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |