JPS6012757A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6012757A JPS6012757A JP58118345A JP11834583A JPS6012757A JP S6012757 A JPS6012757 A JP S6012757A JP 58118345 A JP58118345 A JP 58118345A JP 11834583 A JP11834583 A JP 11834583A JP S6012757 A JPS6012757 A JP S6012757A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- constant current
- collector
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体集積回路に関し、特にアナログ回路と
ディジタル回路を積層化した集積回路において、積層化
に伴って生ずる雑音を低減できる回路方式に関するもの
である。
ディジタル回路を積層化した集積回路において、積層化
に伴って生ずる雑音を低減できる回路方式に関するもの
である。
Ｉ”Ｌ回路は、バイポーラ素子と簡単に接続されて、集
積回路内に共存することが可能であり、かつ集積密度が
高く、低電圧（０，６〜１．５Ｖ）、低電流で動作する
ので消費電力が小さくてすむという利点を有している。
積回路内に共存することが可能であり、かつ集積密度が
高く、低電圧（０，６〜１．５Ｖ）、低電流で動作する
ので消費電力が小さくてすむという利点を有している。
第１図（ａ）は、Ｉ”Ｌ回路の断面構造図であシ、第１
図（ｂ）はその等価回路図である。
図（ｂ）はその等価回路図である。
第１図（ａ）に示すように、Ｉ”Ｌ回路は縦形のｎｐｎ
トランジスタ（６−４−３）と、横形のｐｎｐ）２ンジ
スタ（５−３−４）とが一体化されて構成されたもので
ある。また、使用方法も、従来のバイポーラ・トランジ
スタに比べて異なっておシ、ｎｐｎ）ランジスタ（６−
４〜３ンでは、従来はエピタキシャル層３をコレクタと
して用い、拡散層６ｔｌ−エミッタとして用いるのに対
して、■２Ｌ回路はエピタキシャル層３をエミッタとし
て用い、拡散層６ｉコレクタとして用いて、それぞれグ
ランド（ＧＮＤ）端子とマルチ・コレクタ（Ｃ１゜０２
）端子が取り付けられる。また、Ｉ２Ｌ回路は、ｐｎＪ
））ランジスタ（５−３Ｑ４）とｎｐｎ）ランジスタ（
６−４−３）が一体化され、ｐｎｐト２ンジスタのコレ
クタ４とｎｐｎ）ランジスタのペース４とが同一の拡散
層で共有される。さらに、ｐｎｐ）ライジスタのベース
３と、ｎｐｎ）ランジスタのエミッタ３とは、エピタキ
シャル層で共有される。このようにして、Ｉ”Ｌでは、
ｐ”ｐ）ランジスタとｎｐｎ）ランジスタが一体的構造
をなし％Ｉ）ｎｐ）ランジスタのエミッタ５から正孔が
注入されるので、Ｐ”Ｐ）ランジスタのエミッタはイン
ジェクタ（ＩＮＪ）と呼ばれる。
トランジスタ（６−４−３）と、横形のｐｎｐ）２ンジ
スタ（５−３−４）とが一体化されて構成されたもので
ある。また、使用方法も、従来のバイポーラ・トランジ
スタに比べて異なっておシ、ｎｐｎ）ランジスタ（６−
４〜３ンでは、従来はエピタキシャル層３をコレクタと
して用い、拡散層６ｔｌ−エミッタとして用いるのに対
して、■２Ｌ回路はエピタキシャル層３をエミッタとし
て用い、拡散層６ｉコレクタとして用いて、それぞれグ
ランド（ＧＮＤ）端子とマルチ・コレクタ（Ｃ１゜０２
）端子が取り付けられる。また、Ｉ２Ｌ回路は、ｐｎＪ
））ランジスタ（５−３Ｑ４）とｎｐｎ）ランジスタ（
６−４−３）が一体化され、ｐｎｐト２ンジスタのコレ
クタ４とｎｐｎ）ランジスタのペース４とが同一の拡散
層で共有される。さらに、ｐｎｐ）ライジスタのベース
３と、ｎｐｎ）ランジスタのエミッタ３とは、エピタキ
シャル層で共有される。このようにして、Ｉ”Ｌでは、
ｐ”ｐ）ランジスタとｎｐｎ）ランジスタが一体的構造
をなし％Ｉ）ｎｐ）ランジスタのエミッタ５から正孔が
注入されるので、Ｐ”Ｐ）ランジスタのエミッタはイン
ジェクタ（ＩＮＪ）と呼ばれる。
第１図（ａ）の構造を等価回路で示すと、第１図（ｂ）
のよウニ、マルチ・コレクタ（ＣＩ、Ｃ２）を備えたｎ
ｐｎトランジスタのベース（Ｂ）にｐｎｐトランジスタ
のコレクタを接続し、そのコレクタにペースを介してイ
ンジェクタ（ＩＮＪ）から正孔を注入するため正電圧を
接続する。
のよウニ、マルチ・コレクタ（ＣＩ、Ｃ２）を備えたｎ
ｐｎトランジスタのベース（Ｂ）にｐｎｐトランジスタ
のコレクタを接続し、そのコレクタにペースを介してイ
ンジェクタ（ＩＮＪ）から正孔を注入するため正電圧を
接続する。
Ｉ”Ｌ回路の利点でおる高集積密度は、ｐｎｐ）２ンジ
スタとｎｐｎ）ランジスタが一体化されていること、お
よび、エミッタをエピタキシャル層領域３としているた
めに、ｎｐｎ）ランジスタを分離させる深い拡散による
分離層が不要となること、にもとづいている。また、Ｉ
”Ｌ回路の利点である低消費電力は、ダイオード１個分
程度の低い電源電圧で動作すること、および１ゲートが
ｐｎｐｔｎｐｎの一体化されたトランジスタだけで用い
られること、にもとづいている。
スタとｎｐｎ）ランジスタが一体化されていること、お
よび、エミッタをエピタキシャル層領域３としているた
めに、ｎｐｎ）ランジスタを分離させる深い拡散による
分離層が不要となること、にもとづいている。また、Ｉ
”Ｌ回路の利点である低消費電力は、ダイオード１個分
程度の低い電源電圧で動作すること、および１ゲートが
ｐｎｐｔｎｐｎの一体化されたトランジスタだけで用い
られること、にもとづいている。
第２図は、従来におけるＩ”Ｌ回路と高電圧動作回路と
の共存回路を示す図である。
の共存回路を示す図である。
実際に、集積回路としては、ＩＬＬ回路だけで閉じた回
路は殆どなく、■ｌＩＬ回路と他のアナログ回路やロジ
ック回路が共存している集積回路が圧倒的に多い。これ
らのアナログ回路やロジック回路は、通常３〜３０Ｖ程
度の電源電圧を使用している場合が多く、いずれもＩ”
Ｌ回路の使用電圧よシ高い電圧を使用している。第２図
のＶｃｃは高電圧動作回路９を動作させるための高電圧
電源であり、この高電圧動作回路９とＩ”Ｌ回路８が集
積回路内に混在している場合には、Ｉ”Ｌ回路のインジ
ェクタ電流を高い電源電圧Ｖｃｃから抵抗比を介して供
給している。
路は殆どなく、■ｌＩＬ回路と他のアナログ回路やロジ
ック回路が共存している集積回路が圧倒的に多い。これ
らのアナログ回路やロジック回路は、通常３〜３０Ｖ程
度の電源電圧を使用している場合が多く、いずれもＩ”
Ｌ回路の使用電圧よシ高い電圧を使用している。第２図
のＶｃｃは高電圧動作回路９を動作させるための高電圧
電源であり、この高電圧動作回路９とＩ”Ｌ回路８が集
積回路内に混在している場合には、Ｉ”Ｌ回路のインジ
ェクタ電流を高い電源電圧Ｖｃｃから抵抗比を介して供
給している。
しかしこのような回路構成では、大規模なＩ”Ｌ回路を
接続する場合には、電流も多くなるため、抵抗比におけ
る消費電力が大きくなってしまい、電源利用効率が低下
する。
接続する場合には、電流も多くなるため、抵抗比におけ
る消費電力が大きくなってしまい、電源利用効率が低下
する。
そこで、これを改善するため、Ｉ”Ｌ回路と混在する他
の高電圧動作回路内において、信号電流が流れずに一定
値の直流電流のみが流れている回路部分にＩ”Ｌ回路を
組み込むことによって、電源利用効率を向上させる方法
が提案された（蒔願昭５６−５１７８ＣＩＩ号明細書「
半導体集積回路」参照）。
の高電圧動作回路内において、信号電流が流れずに一定
値の直流電流のみが流れている回路部分にＩ”Ｌ回路を
組み込むことによって、電源利用効率を向上させる方法
が提案された（蒔願昭５６−５１７８ＣＩＩ号明細書「
半導体集積回路」参照）。
第３図（ａ）（ｂ）は、改良型半導体集積回路のブロッ
ク構成図である。
ク構成図である。
第３図（ａ）（ｂ）は、いずれも高電圧動作回路がアナ
ログ回路である場合を示し、第３図（ａ）ではＩ”Ｌ回
路８が電源Ｖｃｃ側の定電流回路部分に、また第３図（
ｂ）ではＩ”Ｌ回路８が接地側の定電流回路部分に、そ
れぞれ組み込まれている。例えば、スイッチング・レギ
ュレータ、演算増幅器、コンパレータ、あるいはラジオ
、テレビジョン、ステレオ用の増幅器、チューナ等に、
Ｉ”Ｌ回路を組み込むことによシ、これらアナログ回路
の高電圧動作回路の無効電流を有効に利用して、集積回
路の消費電力を大幅に低減することができる。
ログ回路である場合を示し、第３図（ａ）ではＩ”Ｌ回
路８が電源Ｖｃｃ側の定電流回路部分に、また第３図（
ｂ）ではＩ”Ｌ回路８が接地側の定電流回路部分に、そ
れぞれ組み込まれている。例えば、スイッチング・レギ
ュレータ、演算増幅器、コンパレータ、あるいはラジオ
、テレビジョン、ステレオ用の増幅器、チューナ等に、
Ｉ”Ｌ回路を組み込むことによシ、これらアナログ回路
の高電圧動作回路の無効電流を有効に利用して、集積回
路の消費電力を大幅に低減することができる。
しかし、Ｉ”Ｌ回路を高電圧動作回路に組み込む場合に
は、Ｉ”Ｌ回路から出るクロック性の雑音が高電圧動作
回路に悪影響を及ばず。
は、Ｉ”Ｌ回路から出るクロック性の雑音が高電圧動作
回路に悪影響を及ばず。
また、高電圧動作回路として、他のロジック回路にＩ”
Ｌ回路を組み込んだ場合には、Ｉ”Ｌ回路から生ずるク
ロック性雑音によシこのロジック回路が誤動作すること
もある。
Ｌ回路を組み込んだ場合には、Ｉ”Ｌ回路から生ずるク
ロック性雑音によシこのロジック回路が誤動作すること
もある。
第４図は、集積回路で非常に人混に用いられている定電
流回路にＩ”Ｌ回路１０を組み込んだ場合の例を示して
いる。また、第５図は第４図の定電流回路を用いた差動
増幅回路にＩ”Ｌ回路ｌＯを組み込んだ場合の例を示し
ている。
流回路にＩ”Ｌ回路１０を組み込んだ場合の例を示して
いる。また、第５図は第４図の定電流回路を用いた差動
増幅回路にＩ”Ｌ回路ｌＯを組み込んだ場合の例を示し
ている。
まず、第４図の場合はＩ”Ｌ回路が動作することによっ
てＩ”Ｌ回路のインジェクタ端子に当るＡ点の電位が変
動する。この電位変動は、Ｉ”Ｌ回路の動作電流値、ゲ
ート数等によって異なるが、大体数ｍＶから１０ｍＶ程
度である。この小さな電位変動を雑音電圧ｖ１１と考え
ると、このｖＩｌの変動に起因して生じる出力電流値Ｉ
ｏの変動成分Δｉ６は、はは Δｉ、＝ヱＬ ・・・・・・（１） 几Ｂ となる。出力電流値１．と変動成分Δｉｏとの比でおる
変動率αは ・・・・・・（２） となる。ここで、ＶｍｚはトランジスタＱｔのベース・
エミッタ間電圧、およびインジェクタ電圧とした。
てＩ”Ｌ回路のインジェクタ端子に当るＡ点の電位が変
動する。この電位変動は、Ｉ”Ｌ回路の動作電流値、ゲ
ート数等によって異なるが、大体数ｍＶから１０ｍＶ程
度である。この小さな電位変動を雑音電圧ｖ１１と考え
ると、このｖＩｌの変動に起因して生じる出力電流値Ｉ
ｏの変動成分Δｉ６は、はは Δｉ、＝ヱＬ ・・・・・・（１） 几Ｂ となる。出力電流値１．と変動成分Δｉｏとの比でおる
変動率αは ・・・・・・（２） となる。ここで、ＶｍｚはトランジスタＱｔのベース・
エミッタ間電圧、およびインジェクタ電圧とした。
アナログ回路が、高精度かつ安定に動作するためには、
この変動率αが小さい方が良いわけであるが、上式から
れかるように回路に必要な定電流値工０が与えられた場
合には、電源電圧Ｖｃｃを上げるしか、αを小さくする
方策がない。Ｖｃｃが１０Ｖ％ ｒｎがｌ ＯｍＶ（Ｄ
７ｆｏ／回路とＩ”Ｌ回路を積層化した場合には、αは
０．１％程度となシ、この値で回路動作が十分許°容さ
れる回路もあるが、高精度な性能を要求される回路では
不充分な値である。
この変動率αが小さい方が良いわけであるが、上式から
れかるように回路に必要な定電流値工０が与えられた場
合には、電源電圧Ｖｃｃを上げるしか、αを小さくする
方策がない。Ｖｃｃが１０Ｖ％ ｒｎがｌ ＯｍＶ（Ｄ
７ｆｏ／回路とＩ”Ｌ回路を積層化した場合には、αは
０．１％程度となシ、この値で回路動作が十分許°容さ
れる回路もあるが、高精度な性能を要求される回路では
不充分な値である。
また、第５図の回路例の場合は、先に述べた電流変動に
よって差動増幅回路の出力に雑音電圧Δｖ０が現われる
。この雑音電圧Δｖ６は、となる。一方、差動増幅回路
の利得Ａ、は・・・・・・（４） となる。ここで、ＶＴはｐｎ接合の熱電圧である。
よって差動増幅回路の出力に雑音電圧Δｖ０が現われる
。この雑音電圧Δｖ６は、となる。一方、差動増幅回路
の利得Ａ、は・・・・・・（４） となる。ここで、ＶＴはｐｎ接合の熱電圧である。
式（４）を式（３）へ代入して、増幅器の利得と出力雑
音電圧の関係をみると Ａ ｖ Ｖ Ｔ ΔＶＱ ＝ −ｖ ｌｌ ・−・・・（５）Ｖｃｃ −
２Ｖａｇ となる。この式かられかるように、増幅回路の利得Ａ、
が与えられると、出力雑音電圧Δｖ６を低減するには、
電源電圧Ｖｃｃを大きくするしかない。
音電圧の関係をみると Ａ ｖ Ｖ Ｔ ΔＶＱ ＝ −ｖ ｌｌ ・−・・・（５）Ｖｃｃ −
２Ｖａｇ となる。この式かられかるように、増幅回路の利得Ａ、
が与えられると、出力雑音電圧Δｖ６を低減するには、
電源電圧Ｖｃｃを大きくするしかない。
逆に言うと、電源電圧Ｖｃｃが与えられると、増幅器の
利得に比例して出力雑音電圧が大きくなってしまうとい
う問題が生じる。
利得に比例して出力雑音電圧が大きくなってしまうとい
う問題が生じる。
このように、アナログ−Ｉ”Ｌ積層化回路そのままでは
、高精度や高利得のアナログ回路を構成する場合にＩ”
Ｌ回路からアナログ回路に漏れる雑音が問題となってい
た。
、高精度や高利得のアナログ回路を構成する場合にＩ”
Ｌ回路からアナログ回路に漏れる雑音が問題となってい
た。
本発明の目的は、このような欠点を解消するため、Ｉ”
Ｌ回路を高電圧動作回路に組み込む場合に、ＰＬ回路か
ら生ずる雑音が高電圧動作回路に影響を及ばさないよう
にして、安定かつ高精度に動作させることができる半導
体集積回路を提供することにある。
Ｌ回路を高電圧動作回路に組み込む場合に、ＰＬ回路か
ら生ずる雑音が高電圧動作回路に影響を及ばさないよう
にして、安定かつ高精度に動作させることができる半導
体集積回路を提供することにある。
本発明の半導体集積回路は、高電圧動作回路内の定電流
部にＩ”Ｌ回路を組み込んで構成された半導体集積回路
、特にトランジスタ対による定電流回路のエミッタ側、
又はソース側にＩ”Ｌ回路が組み込まれる場合に、上記
トランジスタ対のうち一定電流を決定しているトランジ
スタのベース・コレクタの結合点、又はゲート・ドレイ
ンの結合点に、上記トランジスタとは極性の異なる定電
流発生用トランジスタ対の一方のトランジスタのコレク
タ、又はドレインを接続することに特徴がある。
部にＩ”Ｌ回路を組み込んで構成された半導体集積回路
、特にトランジスタ対による定電流回路のエミッタ側、
又はソース側にＩ”Ｌ回路が組み込まれる場合に、上記
トランジスタ対のうち一定電流を決定しているトランジ
スタのベース・コレクタの結合点、又はゲート・ドレイ
ンの結合点に、上記トランジスタとは極性の異なる定電
流発生用トランジスタ対の一方のトランジスタのコレク
タ、又はドレインを接続することに特徴がある。
第６図は、本発明の実施例を示す半導体集積回路の一例
である。本発明では、第４図の従来例で示した定電流用
トランジスタ対Ｑｌ、Ｑｇに別の定電流用トランジスタ
対Ｑｓ 、Ｑａを接続する。
である。本発明では、第４図の従来例で示した定電流用
トランジスタ対Ｑｌ、Ｑｇに別の定電流用トランジスタ
対Ｑｓ 、Ｑａを接続する。
このトランジスタ対Ｑｓ 、Ｑ４は、前記トランジスタ
対Ｑ！、Ｑ２と反対極性を有し、トランジスタＱｓ の
コレクタとＱ！のコレクタを接続する。
対Ｑ！、Ｑ２と反対極性を有し、トランジスタＱｓ の
コレクタとＱ！のコレクタを接続する。
本回路においては、トランジスタＱ４と抵抗Ｒｎｔによ
ってトランジスタＱ！の出力電流を決定する。
ってトランジスタＱ！の出力電流を決定する。
本発明の回路によれば、Ｉ”Ｌ回路１０の動作によって
Ａ点の電位が変動し、これに対応してＢ点の電位が変動
しても、Ｂ点からみたトランジスタＱ３のコレクタ側の
インピーダンスは非常に高いので、トランジスタＱｌ
、Ｑｓを流れる電流値の変動は皆無に近い。すなわち、
トランジスタＱ３は定電流供給用トランジスタとして動
作しており、Ｑｓのコレクタ電位変動によって生じる電
流変動は、トランジスタＱ３のコレクタでのアーり効果
による変動だけになる。このトランジスタＱｓの出力イ
ンピーダンスは通常数１００にΩから数ＭΩ程度はある
ので、本発明の回路は従来発明の回路で生じる電流変動
を数１０分の１から数１００分の１に低減することが可
能となる。したがって、トランジスタＱ８の出力電流も
変動することがないという大きな利点を有している。
Ａ点の電位が変動し、これに対応してＢ点の電位が変動
しても、Ｂ点からみたトランジスタＱ３のコレクタ側の
インピーダンスは非常に高いので、トランジスタＱｌ
、Ｑｓを流れる電流値の変動は皆無に近い。すなわち、
トランジスタＱ３は定電流供給用トランジスタとして動
作しており、Ｑｓのコレクタ電位変動によって生じる電
流変動は、トランジスタＱ３のコレクタでのアーり効果
による変動だけになる。このトランジスタＱｓの出力イ
ンピーダンスは通常数１００にΩから数ＭΩ程度はある
ので、本発明の回路は従来発明の回路で生じる電流変動
を数１０分の１から数１００分の１に低減することが可
能となる。したがって、トランジスタＱ８の出力電流も
変動することがないという大きな利点を有している。
また、第６図のような実施例の場合には、トランジスタ
Ｑ４に流れる電流は無効に消費されることになるが、第
７図の実施例に示すようにトランジスタＱｌ、（ｈと同
じ機能を果たすトランジスタＱｓ”Ｑゎを多数並列接続
して用いる場合には、全体で消費される電流のほんの一
部となるので、本発明の元の意義であるアナログ回路と
Ｉ”Ｌ回路の積層化による低消費電力化という利点が失
われることはない。
Ｑ４に流れる電流は無効に消費されることになるが、第
７図の実施例に示すようにトランジスタＱｌ、（ｈと同
じ機能を果たすトランジスタＱｓ”Ｑゎを多数並列接続
して用いる場合には、全体で消費される電流のほんの一
部となるので、本発明の元の意義であるアナログ回路と
Ｉ”Ｌ回路の積層化による低消費電力化という利点が失
われることはない。
第８図は、第６図の回路の定電流を決定する部分にトラ
ンジスタＱ５を付加して、更に精度のよい定電流回路と
した場合の本発明の実施例である。
ンジスタＱ５を付加して、更に精度のよい定電流回路と
した場合の本発明の実施例である。
また、第９図は、第６図の回路のトランジスタＱｓ 、
（ｈのエミッタ側に抵抗を入れて、トランジスタＱｌ
、 Ｃｈに流れる電流値にある比を持たせた場合の本発
明の実施例である。
（ｈのエミッタ側に抵抗を入れて、トランジスタＱｌ
、 Ｃｈに流れる電流値にある比を持たせた場合の本発
明の実施例である。
第１０図は、第６図の回路のトランジスタの極性を全て
反対にした場合の本発明の実施例である。
反対にした場合の本発明の実施例である。
このように本発明は、今まで述べてきた実施例のトラン
ジスタの極性を各々反対にした場合にも有効である。
ジスタの極性を各々反対にした場合にも有効である。
さらに、第１１図、第１２図に示した実施例のように、
定電流トランジスタ対をＭＯＢ）ランジスタとした場合
にも本発明は有効でおる。第１２図のように、一方のト
ランジスタ対をＭＯＢ）ランジスタ（Ｑｓ 、 Ｑ４）
、他の一方をバイポーラトランジスタ（Ｑｌ 、（ｈ
）とした場合も本発明は有効であるし、これらトランジ
スタ対を入れ換えた場合にも木兄−は有効である。
定電流トランジスタ対をＭＯＢ）ランジスタとした場合
にも本発明は有効でおる。第１２図のように、一方のト
ランジスタ対をＭＯＢ）ランジスタ（Ｑｓ 、 Ｑ４）
、他の一方をバイポーラトランジスタ（Ｑｌ 、（ｈ
）とした場合も本発明は有効であるし、これらトランジ
スタ対を入れ換えた場合にも木兄−は有効である。
第１３図は、本発明を差動増幅回路に応用した場合の実
施例である。本実施例の場合も、第６図の実施例で述べ
たように、定電流回路の電流変動が皆無に近いので、出
力に現われる雑音電圧も皆無となる。特に、差動増幅回
路の場合には、従来例では、出力雑音電圧が増幅回路の
利得に比例するという問題を含んでいたが、本実施例の
場合には雑音電圧を考慮することなく、自由に利得を、
設定できるという大きな利点がある。本実施例では、定
電流回路部、差動対トランジスタとしてバイポーラ・ト
ランジスタの例を示したが、これらのトランジスタのい
ずれか、又は全てをＭＯＢ）ランジスタで構成した場合
にも本発明が有効であることは明らかである。
施例である。本実施例の場合も、第６図の実施例で述べ
たように、定電流回路の電流変動が皆無に近いので、出
力に現われる雑音電圧も皆無となる。特に、差動増幅回
路の場合には、従来例では、出力雑音電圧が増幅回路の
利得に比例するという問題を含んでいたが、本実施例の
場合には雑音電圧を考慮することなく、自由に利得を、
設定できるという大きな利点がある。本実施例では、定
電流回路部、差動対トランジスタとしてバイポーラ・ト
ランジスタの例を示したが、これらのトランジスタのい
ずれか、又は全てをＭＯＢ）ランジスタで構成した場合
にも本発明が有効であることは明らかである。
以上説明したように、本発明によれば、アナログ回路と
Ｉ２Ｌ回路を積層化して集積回路の低消費電力化を図る
場合には、Ｉ”、Ｌ回路から発生する雑音のアナログ回
路への漏れを防止できるので、アナログ回路の高精度動
作、安定動作が可能となる。
Ｉ２Ｌ回路を積層化して集積回路の低消費電力化を図る
場合には、Ｉ”、Ｌ回路から発生する雑音のアナログ回
路への漏れを防止できるので、アナログ回路の高精度動
作、安定動作が可能となる。
第１図はＩ”Ｌ回路の断面構造および等価回路を示す図
、第２図はＩ”Ｌ回路と高電圧動作回路とが共存する集
積回路の構成図、第３図は改良型半導体集積回路の構成
図、第４図、第５図は改良型集積回路の具体的回路図、
第６図〜第１３図は本発明の具体的実施例を示す回路図
である。 １・・・ｐ形Ｂｉ基板、２・・・ｎ＋形埋入層、３・・
・ｎ形Ｂｉエピタキシャル層、４・・・ｐ形ペース領域
、５・・・ｐ形インジェクタ領域、６・・・ｎゝ形コレ
クタ領域、７・・・ｎ３形領域、８・・・Ｉ”Ｌ回路、
９・・・高電圧回路、Ｑｌ〜Ｑａ・・・バイポーラトラ
ンジスタ、Ｔ１〜Ｔ４・・・ＭＯＢ）ランジスタ、Ｒｎ
、Ｒ旧。 欠 １ 口 第 ２ 口 ｃｃ ￥ｉ３１］ （α）（ｂ） 第 ４ 図 ｃｃ Ｙ、ｔｏ 図 ＶＣＣ 冗 １１ 日 ′Ｖ１１３ 図
、第２図はＩ”Ｌ回路と高電圧動作回路とが共存する集
積回路の構成図、第３図は改良型半導体集積回路の構成
図、第４図、第５図は改良型集積回路の具体的回路図、
第６図〜第１３図は本発明の具体的実施例を示す回路図
である。 １・・・ｐ形Ｂｉ基板、２・・・ｎ＋形埋入層、３・・
・ｎ形Ｂｉエピタキシャル層、４・・・ｐ形ペース領域
、５・・・ｐ形インジェクタ領域、６・・・ｎゝ形コレ
クタ領域、７・・・ｎ３形領域、８・・・Ｉ”Ｌ回路、
９・・・高電圧回路、Ｑｌ〜Ｑａ・・・バイポーラトラ
ンジスタ、Ｔ１〜Ｔ４・・・ＭＯＢ）ランジスタ、Ｒｎ
、Ｒ旧。 欠 １ 口 第 ２ 口 ｃｃ ￥ｉ３１］ （α）（ｂ） 第 ４ 図 ｃｃ Ｙ、ｔｏ 図 ＶＣＣ 冗 １１ 日 ′Ｖ１１３ 図
Claims (1)
- Ｌ 定電流発生回路を構成するトランジスタ対のエミッ
タ側、又はソース側にＩ”Ｌ回路を組み込んで用いる半
導体集積回路において、上記定電流発生回路のトランジ
スタのうち、一定電流を決定しているトランジスタのコ
レクタ・ベース結合、又はドレイ／・ゲート結合全上記
トランジスタとは極性の異なる別の定′峨流発生用トラ
ンジスタ対のコレクタ、又はドレインと接続することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118345A JPS6012757A (ja) | 1983-07-01 | 1983-07-01 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118345A JPS6012757A (ja) | 1983-07-01 | 1983-07-01 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6012757A true JPS6012757A (ja) | 1985-01-23 |
Family
ID=14734388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58118345A Pending JPS6012757A (ja) | 1983-07-01 | 1983-07-01 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012757A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864584A (ja) * | 1994-02-25 | 1996-03-08 | Fusion Syst Corp | マイクロ波トラップを有するプラズマアッシャー |
-
1983
- 1983-07-01 JP JP58118345A patent/JPS6012757A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864584A (ja) * | 1994-02-25 | 1996-03-08 | Fusion Syst Corp | マイクロ波トラップを有するプラズマアッシャー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| US5159207A (en) | Circuit for dynamic isolation of integrated circuits | |
| US5151767A (en) | Power integrated circuit having reverse-voltage protection | |
| JPH03231455A (ja) | 半導体集積回路 | |
| US4100431A (en) | Integrated injection logic to linear high impedance current interface | |
| US5576655A (en) | High-withstand-voltage integrated circuit for driving a power semiconductor device | |
| US5923212A (en) | Bias generator for a low current divider | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| JPS6012757A (ja) | 半導体集積回路 | |
| JPS5930327A (ja) | 半導体集積回路 | |
| US5399916A (en) | High-withstand-voltage integrated circuit | |
| JPS6232722A (ja) | プツシユプル出力回路 | |
| JPS62229416A (ja) | 電圧制限回路 | |
| JPS594861B2 (ja) | スレショ−ルド効果集積論理回路 | |
| US6842050B2 (en) | Current-mode circuit for implementing the minimum function | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JPS63252464A (ja) | 半導体装置 | |
| US6337503B1 (en) | Integrated power circuit with reduced parasitic current flow | |
| JPH1127133A (ja) | 半導体集積回路 | |
| JP2971666B2 (ja) | 半導体回路 | |
| JPS58190132A (ja) | 飽和型論理回路 | |
| KR100317610B1 (ko) | 반도체소자 | |
| KR890005033Y1 (ko) | Cmos집적회로에서의 대전류 출력회로 | |
| EP0880229A1 (en) | Logic interface circuit | |
| JPS60233930A (ja) | 半導体集積回路装置 |