JPS60121492A

JPS60121492A - Display unit

Info

Publication number: JPS60121492A
Application number: JP58230061A
Authority: JP
Inventors: 友明牧野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-12-06
Filing date: 1983-12-06
Publication date: 1985-06-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はディスプレイ装置に関するものである。[Detailed description of the invention] [Technical field of invention] This invention relates to a display device.

[Prior art]

例えば、カラーディスプレイ装置では、赤、緑。 For example, red, green on a color display device.

青の３原色の組合せで任意の色を表わしており。Any color can be expressed by a combination of the three primary colors of blue.

ラスクスキャン方式のディスプレイ装置では２表示用メ
モリとして、赤、緑、青用の専用メモリを一般に持つ。A Rusk scan type display device generally has dedicated memories for red, green, and blue as two display memories.

このような従来例を示す第１図を参照して説明すると、
（１）は中央処理装置（以下、　ｃ　ｐ　Ｕ　）　、　
（２１は表示制御回路、（３）はアドレス切換回路で、
ＣＰＵ（１）と表示制御回路（２）とから出力されるア
ドレスを切り換える回路である。（４）は表示用メモリ
で、赤色用メモリ（４υ、緑色用メモリ０３及び青色用
メモリ０３を有する。（５）は書込信号発生回路で２表
示用メモリ（４）への書込信号を発生する。（６）は表
示装置。To explain with reference to FIG. 1 showing such a conventional example,
(1) is a central processing unit (hereinafter referred to as cpu),
(21 is a display control circuit, (3) is an address switching circuit,
This circuit switches the addresses output from the CPU (1) and the display control circuit (2). (4) is a display memory, which includes a red memory (4υ), a green memory 03, and a blue memory 03. (5) is a write signal generation circuit that generates a write signal to the 2 display memory (4). (6) is a display device.

（７）はデータバスである。(7) is a data bus.

表示期間中、アドレス切換回路（３）は表示制御回路（
２）のアドレスラインを選択し２表示制御回路（２）は
表示装置（６）の走査タイミングに同期してアドレスを
出力している。表示期間中以外は、アドレス切換回路（
３）はｃ　Ｐ　Ｕ　ｔｏのアドレスラインを選択してい
る。During the display period, the address switching circuit (3) switches the display control circuit (
The address line 2) is selected, and the 2 display control circuit (2) outputs the address in synchronization with the scanning timing of the display device (6). The address switching circuit (
3) selects the cPU to address line.

ＯＰ　Ｕ　（１）が表示用メモリ（４）にデータを書き
込む場合には、書込信号発生回路（５）から表示用メモ
リ（４）に書込信号が出力され、ＣＰＵ（１）からの書
込データはデータバス（７）を通して表示用メモ１月４
）に入力される。When the OP U (1) writes data to the display memory (4), a write signal is output from the write signal generation circuit (5) to the display memory (4), and the write signal from the CPU (1) is output. The included data is displayed on the memo January 4th through the data bus (7).
) is input.

従来のカラーディスプレイ装置は以上のように構成され
ており、ＣＰＵ（１）が表示用メモ１月４）にデータを
書込む場合、赤色用メモリ、緑色用、青色用の順に３回
に分けて書き込む必要があり、描画速度が遅い欠点があ
った。Conventional color display devices are configured as described above, and when the CPU (1) writes data to the display memo, the data is written three times in the order of red memory, green memory, and blue memory. It required writing and had the disadvantage of slow drawing speed.

[Summary of the invention]

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、複数の表示用メモリの各々に、
ＣＰＵから表示用メモリに書き込むデータを任意のデー
タにＣＰＵかもの命令に変換するデータ変換回路を設け
、ＣＰＵからの書込データをデータ変換回路を通すこと
により、複数の表示メモリに同時に異なったデータとし
て書き込むことができる描画速度の速いディスプレイ装
置を提供することを目的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above.
A data conversion circuit is provided to convert the data written from the CPU to the display memory into arbitrary data and CPU commands, and by passing the write data from the CPU through the data conversion circuit, different data can be written to multiple display memories at the same time. The object of the present invention is to provide a display device with a high drawing speed that can write data as .

[Embodiments of the invention]

以下、この発明の一実施例を第２図を参照して説明する
。An embodiment of the present invention will be described below with reference to FIG.

第２図において、第１図と同一の符号は同−又は相当部
分を示しており１重復する説明は省略する。（８）はこ
の発明によりｃ　Ｐ　Ｕ　（１）からのデータバス（７
）と表示用メモリ（４）との間に設けたデータ変換回路
で２表示用メモ１月４）を構成する赤色用メモリ（４Ｄ
、同縁用（４り、同青用（４謙各々に対応してデータ変
換回路１８１）＠３（ハ）を備えており、ＣＰＵ（１）
から各表示用メモリ０υ１２　（４３への書込データが
、各データ変換回路いり１つ（へ）を通して入力される
よう構成したことを特徴とする。In FIG. 2, the same reference numerals as in FIG. 1 indicate the same or corresponding parts, and a description of repeating them once will be omitted. (8) is a data bus (7) from cPU (1) according to the present invention.
) and the display memory (4) make up the red color memory (4D
, data conversion circuit 181 corresponding to each of the 4 units (4 units) and the same blue unit (data conversion circuit 181) @ 3 (c), and a CPU (1)
It is characterized in that the data written to each display memory 0υ12 (43) is input through one (to) each data conversion circuit.

上記のように構成したディスプレイ装置において、ＣＰ
Ｕ（１）及び表示制御回路（２）から表示用メモリ（４
）へのアドレス送出は、従来と同様である。In the display device configured as described above, the CP
Display memory (4) from U (1) and display control circuit (2)
) is the same as before.

ｃ　Ｐ　Ｕ　（１）からのデータはデータ変換回路（８
）を通して表示用メモ１月４）に入力される。各々のデ
ータ変換回路侶υ１′ｌＪ（ハ）には、ｃｐＵ（１）か
ら表示用メモリにデータを書き込む前に、ｃｐＵ（１）
からの命令によりデータ変換の状態を設定しておく。例
えば。The data from c P U (1) is sent to the data conversion circuit (8
) is entered into the display memo January 4). Each data conversion circuit υ1'lJ (c) has a data conversion circuit of cpU(1) before writing data from cpU(1) to display memory.
The state of data conversion is set by the command from . for example.

赤色用メモ１月４０へはｃ　ｐ　Ｕ　（１）からのデー
タと同一データが書き込まれるように、緑色用メモリ（
４りへはＯＰ　Ｕ　（１）からのデータを反転したデー
タが書き込まれるように、青色用メモ１月４３へはｃ　
Ｐ　Ｕ　（１１のデータに無関係に全て“ＯＩＩのデー
タが書き込まれるように、各データ変回路＠υｔ８３−
を設定し。The green memory (
In order to write the inverted data from OP U (1) to 4, the blue memo January 43 is written as c.
P U (Each data conversion circuit @υt83-
Set.

ｃｐＵ（１）からは赤色用メモ！ｊ　（４１）へのデー
タを送出する。A memo for red from cpU (1)! j (41).

書込信号発生回路（５）は、ＣＰＵ（１）からの赤色用
メモリへの書込信号に同期して、緑色用メモ！Ｊ　（４
３と青色用メモリ０３にも書込信号を送出する。The write signal generation circuit (5) generates a green memo! in synchronization with a write signal from the CPU (1) to the red memory. J (4
A write signal is also sent to the memory 03 for blue color.

ａ　ｐ　Ｕ　（１）からのデータは、データバス（７）
を通し。Data from a p U (1) is transferred to data bus (7)
Through.

更に、赤色用データ変換回路ｇ３ａを経て赤色用メモリ
（４υに書き込まれ、同時に、緑色用データ変換口ｉ８
３を経て、ＣＰＵ（１）が送出したデータを反転したデ
ータとして、緑色用メモリ（４つに書き込まれ、更に同
時に、青色用データ変換回路（へ）を通して、全部°“
０”のデータが緑色用メモリ＋４３に書き込まれる。Furthermore, data is written to the red memory (4υ) via the red data conversion circuit g3a, and at the same time, the data is written to the green data conversion port i8.
3, the data sent by the CPU (1) is inverted and written into the green memory (four memory areas), and simultaneously passed through the blue data conversion circuit (to the blue data conversion circuit), and then all data is written into the green memory (four memory areas).
0'' data is written to the green memory +43.

留）このようにして、ＣＰＵ（１）によって各データ変換回
路の変換状態を設定し、一つのメモリに対するデータを
送出することによって、三つのメモリへのデータ書込み
が行われることになる。In this way, the CPU (1) sets the conversion state of each data conversion circuit and sends data to one memory, thereby writing data to three memories.

なお、上記実施例ではカラー表示の場合について説明し
たが、モノクロ表示装置において階調差を指定する場合
にも、上記実施例と同様に適用可能である。In addition, although the case of color display was explained in the said Example, it is applicable also when specifying the gradation difference in a monochrome display apparatus similarly to the said Example.

〔Effect of the invention〕

以上のようにこの発明によれば、ｃｐＵ（１）からのデ
ータを複数の表示用メモリの各々に設けたデータ変換回
路を通して書き込むように構成したので、複数の表示用
メモリに異なったデータを同時に沓き込むことができ、
描画速度を速（できる効果がある。As described above, according to the present invention, data from the cpu(1) is written through the data conversion circuit provided in each of the plurality of display memories, so that different data can be simultaneously written to the plurality of display memories. You can sneak in,
This has the effect of increasing drawing speed.

[Brief explanation of the drawing]

第１図は従来のディスプレイ装置のブロック図。第２図はこの発明の一実施例によるディスプレイ装置の
ブロック図である。図中、（１）は中央処理装置、（２）は表示制御装置。（３）はアドレス切換回路、（４）は表示用メモ！Ｊ　
、　＋５１は書込信号発生回路、（６）は表示装置、（
８）はデータ変換回路である。代理人大岩増雄手続補正書（方式）１．事件の表示　特願昭５８−２３００６１号２、発明
の名称ディスプレイ装置３、補正をする者代表者片山仁へ部５、補正命令の日付　昭和５９年２月２８日（発送日）
６、補正の対象（１）明細書全文および図面。７、補正の内容（１）明細書全文および図面を別紙のとおり浄書する。（内容に変更なし）８、添付書類の目録（１）明細書および図面。　１　通以上FIG. 1 is a block diagram of a conventional display device. FIG. 2 is a block diagram of a display device according to an embodiment of the present invention. In the figure, (1) is a central processing unit, and (2) is a display control unit. (3) is the address switching circuit, and (4) is the display memo! J
, +51 is a write signal generation circuit, (6) is a display device, (
8) is a data conversion circuit. Agent Masuo Oiwa procedural amendment (method) 1. Indication of the case: Japanese Patent Application No. 58-230061 2, Name of the invention display device 3, Representative Hitoshi Katayama of the person making the amendment Part 5, Date of amendment order: February 28, 1980 (shipment date)
6. Subject of amendment (1) Full text of the specification and drawings. 7. Contents of the amendment (1) The entire text of the specification and drawings shall be reprinted as attached. (No change in content) 8. List of attached documents (1) Specification and drawings. 1 or more

Claims

[Claims]

Each of the plurality of display memories of the display device is provided with a data conversion circuit that converts data written into the display memory from a central processing unit (hereinafter referred to as CPU) into arbitrary data according to an instruction from the CPU. When data is written to the memory, a write signal is simultaneously sent to a plurality of display memories, and data from the CPU is passed through the data conversion circuit of each of the plurality of display memories. A display device characterized in that it is configured such that different data can be written simultaneously into memory for use.