JPS60111950A - Preparation of semiconductor ion sensor - Google Patents

Preparation of semiconductor ion sensor

Info

Publication number
JPS60111950A
JPS60111950A JP58219976A JP21997683A JPS60111950A JP S60111950 A JPS60111950 A JP S60111950A JP 58219976 A JP58219976 A JP 58219976A JP 21997683 A JP21997683 A JP 21997683A JP S60111950 A JPS60111950 A JP S60111950A
Authority
JP
Japan
Prior art keywords
layers
silicon
layer
island
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58219976A
Other languages
Japanese (ja)
Other versions
JPH0426054B2 (en
Inventor
Toshihide Kuriyama
敏秀 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58219976A priority Critical patent/JPS60111950A/en
Publication of JPS60111950A publication Critical patent/JPS60111950A/en
Publication of JPH0426054B2 publication Critical patent/JPH0426054B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403Cells and electrode assemblies
    • G01N27/414Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS

Abstract

PURPOSE:To obtain a sensor having stable characteristics, by thermally oxidizing the island shaped epitaxially grown Si-layers formed on a saphire substrate except the semiconductor ion sensor formed part of said Si-layer to convert the same to SiO2 layers and thickly providing SiO2 layers to the peripheries of the residual Si-layers. CONSTITUTION:B is diffused in a plurality of island shaped epitaxially grown Si- layers on a saphire substrate to form a P type SiO2 layers 2 low in impurity concn. In the next step, SiO2 layers 6' and Si3N4 layers 7' having predetermined shapes are formed as masks in this order. Next, the Si-layers 2 except ion sensor formed parts are etched to reduce the thickness thereof to about 1/2. Subsequently, steam oxidation is performed to remain island shaped Si-layers 2 under the layers 6' while converting other parts to SiO2 layers 6. Then, layers 6', 7' are removed and a P-ion is injected by using an Al-mask 10 to form a N type drain region 3 and a source region 4. In the next place, an earth region 5 is formed by using a separate mask and, thereafter, the SiO2 layers 6 are thickly left in the peripheries of the sensor parts by using a photoresist film 11 while the other parts are removed by etching. Then, a gate oxide layer is newly formed and an Si3N4 layer 7 is formed so as to include the surface of the substrate 1 to obtain a perfectly insulated sensor.

Description

【発明の詳細な説明】 本発明扛半導体イオンセンナの製造方法に関し。[Detailed description of the invention] The present invention relates to a method for manufacturing a semiconductor ion sensor.

特に半導体の室外効果を化学−電気変換に使用する電界
効果型の半導体イオンセンサの製造方法に関する。
In particular, the present invention relates to a method of manufacturing a field-effect semiconductor ion sensor that uses the outdoor effect of a semiconductor for chemical-electrical conversion.

従来、溶液中のイオン濃度を測定する半導体イオンセン
サの一種rc電界効果型トランジスタを用いたイオン感
応性電界効果型トランジスタ(以下、ISFgTという
。)がある。このzspg’rは1絶aグー)を界効果
型トランジスタのゲート電極がイオンを選択的に検出し
電圧音発生することができるイオレ感応膜で置換えられ
た構造金持ち、出力インピーダンスが低くシリコンIC
の製造技術tそのtま使用してつくることができるため
、微小化が可能であるという特徴tもつ。
Conventionally, there is an ion-sensitive field effect transistor (hereinafter referred to as ISFgT) using an rc field effect transistor, which is a type of semiconductor ion sensor that measures the concentration of ions in a solution. This ZSPG'R has a structure in which the gate electrode of the field-effect transistor is replaced with an iodine-sensitive membrane that can selectively detect ions and generate voltage sound.It is a silicon IC with low output impedance.
Since it can be manufactured using up to the same manufacturing technology, it has the characteristic of being able to be miniaturized.

このようなl5FETによシ溶液中のイオン濃度を測定
する場合、l5FETの形成されているシリコン部分を
溶液から絶縁することが重要で、従来はシリコンウェー
/S’から切出されgISFETのシリコン側面にエポ
キシ樹脂やシリコンゴムなどt塗布したシ、あるいはシ
リコンクニー71に穴?あけウェーハ内に針状のシリコ
ンを設け、二酸化シリコン層や窒化シリコン層で針状シ
リコンの回)を覆うことによシシリコン部分全絶縁する
方法が採られてきた。しかし上記の方法では組立が面倒
になったシ、製造工程が複雑になる欠点があった。
When measuring the ion concentration in a solution using such a l5FET, it is important to insulate the silicon part where the l5FET is formed from the solution. Is there a hole in the silicone knee 71 that has been coated with epoxy resin or silicone rubber? A method has been adopted in which the needle-shaped silicon is provided in an open wafer and the silicon needle is completely insulated by covering the needle-shaped silicon with a silicon dioxide layer or a silicon nitride layer. However, the above method has the disadvantage that assembly becomes troublesome and the manufacturing process becomes complicated.

本発明者らは、製造工程が簡単で組立てが各易な、小型
化、大量生産化に適したl8FETとして、サファイア
基板上に設けられた島状シリコンを用いて形成される半
導体イオンセンサ(以下、SO8/l8FETという。
The present inventors have developed a semiconductor ion sensor (hereinafter referred to as "18FET"), which is formed using island-shaped silicon provided on a sapphire substrate, as an 18FET that has a simple manufacturing process and is easy to assemble, and is suitable for miniaturization and mass production. , SO8/l8FET.

)を考案し、特開昭57−191539及び特開昭57
−151940 によシ提案した。このSO8/l8F
ETは、ウェーハの状態でシリコン部分が良好な絶縁体
であるサファイア基板と表面の絶縁膜に取囲まれている
ため、ウェーハ全スクライプした後もシリコン部分の絶
縁は保たれ、製造及び組立が容易であるという特徴?持
っている。
) was devised and published in JP-A-57-191539 and JP-A-57-1915.
-151940 I suggested it. This SO8/l8F
In ET, the silicon part is surrounded by a sapphire substrate, which is a good insulator, and an insulating film on the surface in the wafer state, so the insulation of the silicon part is maintained even after the entire wafer is scribed, making manufacturing and assembly easy. The characteristic of being? have.

しかしながら、従来のサファイア基板上に工lタキシャ
ル成長されたシリコン階音島状に残してエッチした後、
この島状シリコン層全酸化してゲート酸化層全役ける製
造方法では、島状シリコン層の端部のサファイア基板と
接する部分の酸化層は、他の部分に比べ薄く、いわゆる
7字型溝と呼ばれる窪みが、シリコンとサファイアの界
面に生じた。そのため、島状シリコン層の端部は他の部
分に比ベシリコンの絶縁が十分でないという欠点が生じ
た。この欠点は、ゲート酸化の後さらに保護層として窒
化シリコン層ycVD法によル設けても解決されない。
However, after etching, the taxially grown silicon on a conventional sapphire substrate is left in the form of scalar islands.
In this manufacturing method in which the island-like silicon layer is fully oxidized and the entire gate oxide layer is used, the oxidation layer at the end of the island-like silicon layer in contact with the sapphire substrate is thinner than other parts, forming a so-called figure-7 groove. A so-called depression was created at the interface between silicon and sapphire. Therefore, the end portion of the island-shaped silicon layer has a disadvantage that the silicon insulation is not sufficient compared to other portions. This drawback cannot be solved even if a silicon nitride layer is further provided as a protective layer by ycVD method after gate oxidation.

すなわち、前記島状シリコン層端部のV字型溝はCVD
法によシ窒化シリコン層によって十分に覆われず、窒化
シリコン層全設けた後も島状シリコン層端部で、シリコ
ンと溶液間のリークが生じやすいという欠点が残った。
That is, the V-shaped groove at the end of the island-like silicon layer is formed by CVD.
However, even after the entire silicon nitride layer was formed, the problem remained that leakage between the silicon and the solution was likely to occur at the end of the island-shaped silicon layer.

一般に、IC製造法においてサファイア基板上のシリコ
ン層に形成されるMOSFETで発生したV字型溝によ
るゲート電極とシリコン間の絶縁リーク會防ぐ方法とし
て、トランジスタが形成される島状シリコン層以外のシ
リコン層を熱酸化によシ二酸化シリコン層に変換する製
造方法が知られている。この製造方法においては、島状
シリコン層は周囲全厚い二酸化シリコン層によシ取囲ま
れた構造となシ、7字製溝は生ぜず絶縁リークを防ぐこ
とができる。
In general, as a method to prevent insulation leakage between the gate electrode and the silicon due to the V-shaped groove generated in the MOSFET formed in the silicon layer on the sapphire substrate in the IC manufacturing method, silicon other than the island-shaped silicon layer where the transistor is formed is used. Manufacturing methods are known in which the layer is converted into a silicon dioxide layer by thermal oxidation. In this manufacturing method, the island-shaped silicon layer has a structure in which the entire periphery is surrounded by a thick silicon dioxide layer, so that a figure-7 groove is not generated and insulation leakage can be prevented.

しかし、溶液中で使用されるl81Tの場合、金属ゲー
ト電極がないため二酸化シリコン層の表面に窒化シリコ
ン層全保護層として設ける必要があるが、前記の島状シ
リコン層以外のシリコン層を熱酸化する方法を用いて島
状シリコン層全形成し、その後窒化シリコン部全溶液に
形成する方法では、ウェー/・段階ではシリコン層及び
二酸化シリコン層は窒化シリコン層により覆われている
が。
However, in the case of l81T used in a solution, since there is no metal gate electrode, it is necessary to provide a silicon nitride layer as a protective layer on the entire surface of the silicon dioxide layer, but the silicon layer other than the above-mentioned island-like silicon layer is thermally oxidized. In the method of forming the entire island-shaped silicon layer using the method described above and then forming the silicon nitride portion entirely in the solution, the silicon layer and the silicon dioxide layer are covered with the silicon nitride layer at the wafer stage.

ウェーハを切断しチップ状にすると、切断面に窒化シリ
コン層によって覆われていない二酸化シリコン層が露出
する。そのため、この窒化シリコン層によって覆われて
いない二酸化シリコン層が溶液中にとけ出したり、溶液
中のイオンが侵入し、l8FETの特性が一動する原因
となった。特に、I8FgTi微小化した場合、シリコ
ン部全溶液から隔てる二酸化シリコン層の幅が小さく可
動イオンがセンサ部に到達しやすいため、劣化が早く起
るという欠点が生じた。
When the wafer is cut into chips, the silicon dioxide layer that is not covered by the silicon nitride layer is exposed at the cut surface. As a result, the silicon dioxide layer not covered by the silicon nitride layer melts into the solution, or ions in the solution enter, causing the characteristics of the 18FET to fluctuate. In particular, when I8FgTi is miniaturized, the width of the silicon dioxide layer that separates the silicon part from the entire solution is small and mobile ions easily reach the sensor part, resulting in a drawback that deterioration occurs quickly.

本発明の目的は、前記欠点金除去することによシ、シリ
コン部を溶液から十分絶縁でき、かつ製造1組立てが容
易で安定した特性のl5FET2得ることができるサフ
ァイア基板上に設けられた島状シリコン層を用いて形成
される半導体イオンセンナの製造方法全提供することに
ある。
An object of the present invention is to provide an island-like structure provided on a sapphire substrate that can sufficiently insulate the silicon portion from the solution by removing the defective gold, and that can easily manufacture and assemble an I5FET 2 with stable characteristics. An object of the present invention is to provide a method for manufacturing a semiconductor ion sensor formed using a silicon layer.

本発明の半導体イオンセンサの製造方法は、サファイア
基板上に設けられた島状シリコン層を用いて形成される
電界効果型半導体イオンセンナの製造方法において、前
記サファイア基板上にエピタキシャル成長されたシリコ
ン層のうち前記イオンセンサが形成されない不活性領域
のシリコン層を熱酸化し二酸化シリコン層に変えた後肢
二酸化シリコン層全前記島状シリコン層の周辺領域だけ
に残しエツチングによシ除去する工程と、ゲート酸化層
を前記島状シリコン層上に形成した後その上面と前記二
酸化シリコン層の上面及び該二酸化シリコン層周辺の前
記サファイア基板領域上面に窒化シリコン層を形成する
工程とを含むことから構成される。
A method for manufacturing a semiconductor ion sensor according to the present invention is a method for manufacturing a field effect semiconductor ion sensor formed using an island-like silicon layer provided on a sapphire substrate. Among them, the silicon layer in the inactive region where the ion sensor is not formed is thermally oxidized to become a silicon dioxide layer, and the entire silicon dioxide layer of the hind limb is left only in the peripheral area of the island-like silicon layer and removed by etching, and the gate oxidation is performed. forming a silicon nitride layer on the island-like silicon layer and then forming a silicon nitride layer on the top surface of the silicon island layer, the top surface of the silicon dioxide layer, and the top surface of the sapphire substrate region around the silicon dioxide layer.

以下、本発明の実施例について、図面全参照して説明す
る。
Embodiments of the present invention will be described below with reference to all the drawings.

初めに本発明によシ製造される半導体イオンセンサにつ
いて説明する。第1図は本発明の半導体イオンセンサの
製造方法の一実施例によシ製造された水素イオン用の半
導体イオンセンサの平面図で、第2図と第3図はそれぞ
れ第1図のa−a’。
First, a semiconductor ion sensor manufactured according to the present invention will be explained. FIG. 1 is a plan view of a semiconductor ion sensor for hydrogen ions manufactured by an embodiment of the semiconductor ion sensor manufacturing method of the present invention, and FIGS. a'.

b−b’断面図である。これらの図におりてlはサファ
イア基板、2はゲート領域となるp形像不純物濃度シリ
コン領域、3はn形高不純物濃度シリコンのドレイン領
域、4はn形高不純物濃度シリコンのソース領域% 5
はp形高純物濃度シリコンのアース領域、6は二酸化シ
リコン層、7は窒化シリコン層、8はアルミニウムから
なるドレイン電極、9はアルミニウムからなるソース電
極である。
It is a bb' cross-sectional view. In these figures, l is a sapphire substrate, 2 is a p-type image impurity concentration silicon region which becomes a gate region, 3 is an n-type drain region of high impurity concentration silicon, and 4 is a source region of n-type high impurity concentration silicon.
numeral 6 is a silicon dioxide layer, 7 is a silicon nitride layer, 8 is a drain electrode made of aluminum, and 9 is a source electrode made of aluminum.

第4図(a)〜(f)は、第1図の半導体イオンセンサ
全作るための本発明の一実施例金説明するための工程順
の要部を示す断面図で、第1図のb−b’断面図に対応
している。次に、製造工程金順金追って説明する。
4(a) to 4(f) are cross-sectional views showing the main parts of the process sequence for explaining one embodiment of the present invention for making the entire semiconductor ion sensor of FIG. This corresponds to the -b' cross-sectional view. Next, the manufacturing process will be explained in detail.

第4図(a)に示すように、サファイア基板l上にエピ
タキシャル成長された約0.6μmの厚さのシリコン層
に、p形不純物、例えばホウ素全拡散し、約5×101
sctr1′のp形像不純物fIk度シリコン領域2全
形成した後、シリコンエッチおよびシリコン酸化用マス
クとして所定の形状會持つ二酸化シリコン層6′と窒化
シリコン層7′全形成する。
As shown in FIG. 4(a), a p-type impurity such as boron is completely diffused into a silicon layer epitaxially grown on a sapphire substrate l with a thickness of approximately 0.6 μm, and approximately 5×101
After the p-type image impurity fIk of sctr1' is completely formed in the silicon region 2, a silicon dioxide layer 6' having a predetermined shape and a silicon nitride layer 7' are completely formed as a mask for silicon etching and silicon oxidation.

次に、第4図(b)に示すように、異方性エツチング液
によシセンサ部が形成されない不活性領域のシリコン層
で、約0.3μmだけエッチする。
Next, as shown in FIG. 4(b), the silicon layer in the inactive region where the sensor portion is not formed is etched by about 0.3 μm using an anisotropic etching solution.

引続いて、第4図(C)に示すように、水蒸気酸化によ
シネ活性領域のシリコン層を全部二酸化シリコン層に変
換して島状シリコン層を形成する。
Subsequently, as shown in FIG. 4C, the entire silicon layer in the cine active region is converted into a silicon dioxide layer by steam oxidation to form an island-like silicon layer.

その後、第4図(d)に示すように、シリコンの異方性
エラチン乙上水蒸気酸化に使用した二酸化シリコン層6
′と窒化シリコン層7′を、エツチングによシ除去し、
所定の形状?もつアルミニウムマス7io’4マスクに
して、リン?イオン注入にょル高濃度ドープし、n形高
不純物濃度シリコンのドレイン領域3と、n形高純物濃
度シリコンのソース領域4t−形成する。
Thereafter, as shown in FIG. 4(d), a silicon dioxide layer 6 used for steam oxidation is applied to the anisotropic elastin of silicon.
' and silicon nitride layer 7' are removed by etching.
Predetermined shape? Aluminum mass 7io'4 mask, phosphorus? Highly doped by ion implantation to form a drain region 3 of n-type silicon with high impurity concentration and a source region 4t of silicon with n-type high impurity concentration.

更に、第4図(e)に示すように、別の形状金もつアル
ミニウム層(図示していない。)全マスクにして、ホウ
素全イオン注入にょ)高濃度ドープし、によシ除去した
後、島状シリコン階音覆う領域にホトレジスト膜llを
設け、これ全マスクにして不活性領域の二酸化シリコン
層を島状シリコン層の周囲にだけ残し、エツチングにょ
ル除去する。
Furthermore, as shown in FIG. 4(e), an aluminum layer with a different shape (not shown) is doped with a high concentration of boron (all boron ions are implanted) using the entire mask, and then removed. A photoresist film 11 is provided in the area covering the island-shaped silicon layer, and this is used as a mask to remove the silicon dioxide layer in the inactive area by etching, leaving only the periphery of the island-shaped silicon layer.

次VC1第4図(f)に示すように、島状シリコン層表
面に、残っていた二酸化シリコン層全エツチングによル
除去し、新たにゲート酸化贋金、熱酸化によシ約LOO
O人の厚さに形成し、次に窒化シリコン層7會つェーへ
表面全体にCVD法にょル約1000人の厚さに形成す
る。
Next, as shown in Figure 4(f) of VC1, the remaining silicon dioxide layer on the surface of the island-shaped silicon layer is completely removed by etching, and a new gate oxidation layer is formed by thermal oxidation.
A silicon nitride layer is then formed to a thickness of approximately 1,000 nm by CVD over the entire surface.

次に、ソース電極とドレイン電極を設けるために、電極
領域の窒化シリコン層とゲート酸化層全除去した後、ア
ルミニウム層會蒸層しエツチングによシアルミニウム層
全所定の形状にし、450℃の水素ガス中で約30分間
熱することによシ、ドレイン電極8とソース電極9が形
成される。
Next, in order to provide a source electrode and a drain electrode, after completely removing the silicon nitride layer and gate oxide layer in the electrode area, the aluminum layer was vaporized and etched into a predetermined shape. A drain electrode 8 and a source electrode 9 are formed by heating in a gas for about 30 minutes.

以上でウェーハ段階の工程は終了し、ウェーハtスク2
イブすることによル第1図に示す半導体イオンセンサが
得られる。
With this, the process at the wafer stage is completed, and the wafer stage 2 is completed.
By this process, the semiconductor ion sensor shown in FIG. 1 is obtained.

本実施例によシ製造された半導体イオンセンサは、第3
図に示すように、島状シリコン層の側面は厚い二酸化シ
リコン層6で覆われ、更にその側面のサファイア基板l
の界面領域は窒化シリコン層7のみで覆うた構造となり
ている。従って、従来、サファイア基板上に設けられた
島状シリコン層全酸化し二酸化シリコン層全形成した場
合、問題になった島状シリコン層端部のシリコン・サフ
ァイア界面で二酸化シリコン層が薄くな)7字状溝が発
生することt防ぐことができ、かつウェーへのスクライ
プ面では二酸化シリコン層が露出することなく二酸化シ
リコン層も窒化シリコン層とサファイアによって十分覆
われておシ、溶液との接触が生じないため、シリコン部
分が溶液から十分絶縁され特性の安定したSO8/l5
FET’を得ることができる。
The semiconductor ion sensor manufactured according to this example has a third
As shown in the figure, the side surfaces of the island-like silicon layer are covered with a thick silicon dioxide layer 6, and the sapphire substrate l on the side surfaces is further covered with a thick silicon dioxide layer 6.
The interface region is covered only with the silicon nitride layer 7. Therefore, conventionally, when the island-like silicon layer provided on the sapphire substrate was completely oxidized and the silicon dioxide layer was completely formed, the silicon dioxide layer was not thin at the silicon-sapphire interface at the end of the island-like silicon layer, which was a problem)7 The formation of grooves can be prevented, and the silicon dioxide layer is sufficiently covered by the silicon nitride layer and sapphire without exposing the silicon dioxide layer on the scribing surface of the wafer, preventing contact with the solution. Since the silicon part is sufficiently insulated from the solution and the characteristics are stable, SO8/l5
FET' can be obtained.

なお、本実施例においては、窒化シリコン贋金用いた水
素イオンセンサについて説明したが、本発明の製造方法
によるl8FETのゲート底面IC特定のイオンを検出
するイオン感応膜を設けたイオンセンサや、酵素や抗体
、微生物全固定化した膜を設けてバイオセンナ七つくる
事も可能で、さらに複数のセンサを同一チップ上に容易
に設けることができるのは明らかである。
In this example, a hydrogen ion sensor using a silicon nitride counterfeit was described, but an ion sensor equipped with an ion-sensitive membrane for detecting specific ions on the gate bottom IC of an 18FET by the manufacturing method of the present invention, an enzyme, etc. It is also possible to create a biosensor by providing a membrane in which antibodies and microorganisms are completely immobilized, and it is clear that multiple sensors can be easily provided on the same chip.

以上、詳細に説明したとおプ1本発明の半導体イオンセ
ンサの製造方法によれば、サファイア基板上に設けられ
た島状シリコン層を用いて形成される電界効果型半導体
イオンセンサに番いて、前記島状シリコ/層は側面全厚
い二酸化シリコン層で、更にその側面のサファイア基板
界面は窒化シリコン層のみで覆われる構造のものが得ら
ルるので、従来のようにシリコン・サファイア界面で二
酸化シリコン層が薄くな97字状溝が発生することがな
くなシ、かつチップ化によシ二酸化シリコン層が露出す
ることがないので、溶液によシ二酸化シリコン層が浸さ
れることなく、シリコン部分が溶液から十分に絶縁され
特性の安定した半導体イオンセンナが得られ、その効果
は大である。
As described above in detail, the method for manufacturing a semiconductor ion sensor of the present invention has the following features: The island-like silicon/layer has a structure in which the entire side surface is a thick silicon dioxide layer, and the sapphire substrate interface on the side surface is covered only with a silicon nitride layer. This eliminates the occurrence of figure-97 grooves due to thin layers, and the silicon dioxide layer is not exposed during chipping, so the silicon dioxide layer is not immersed in the solution and the silicon portion is removed. It is possible to obtain a semiconductor ion sensor that is sufficiently insulated from the solution and has stable characteristics, which is highly effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によシ製造された半導体イオ
ンセンサの平面図、第2図及び第3図はすの工程順の断
面図である。 l・・・・・・サファイア基板、2・・・・・・p形低
不純物濃既シリコン領域、3・・・・・・ドレイン領域
、4・・・・・・ソース領域、5・・・・・・アース領
域、 6. 6’・・・・・・二酸化シリコン層、7.
7’・・・・・・窒化シリコン層、8・・・・−・ドレ
イン電極、9・・・・・・ソース電極、10・・・・・
・傑1ワ1 穿2組 膏・イ′図
FIG. 1 is a plan view of a semiconductor ion sensor manufactured according to an embodiment of the present invention, and FIGS. 2 and 3 are sectional views taken in the order of steps. l... Sapphire substrate, 2... P-type low impurity concentrated silicon region, 3... Drain region, 4... Source region, 5... ...Earth area, 6. 6'...Silicon dioxide layer, 7.
7'...Silicon nitride layer, 8...Drain electrode, 9...Source electrode, 10...
・Jie 1 wa 1 Bore 2 plaster ・I' figure

Claims (1)

【特許請求の範囲】[Claims] サファイア基板上に設けられた島状シリコン層を用いて
形成される電界効果型半導体イオンセンサの製造方法に
おいて、前記サファイア基板上にエピタキシャル成長さ
れた前記島状シリコン層のうち前記イオンセンサが形成
されない不活性領域のシリコン層を熱酸化し二酸化シリ
コン層に変えた後該二酸化シリコン層を前記島状シリコ
ン層の周辺領域だけに残しエツチングによル除去する工
程と、ゲート酸化層を前記島状シリコン層上に形成した
後その上面と前記二酸化シリコン層の上面及び該二酸化
シリコン層周辺の前記サファイア基板領域の上面に窒化
シリコン層を形成する工程とt含むこと全特徴とする半
導体イオンセンナの製造方法。
In a method for manufacturing a field effect semiconductor ion sensor formed using an island-like silicon layer provided on a sapphire substrate, a portion of the island-like silicon layer epitaxially grown on the sapphire substrate on which the ion sensor is not formed is provided. a step of thermally oxidizing the silicon layer in the active region to convert it into a silicon dioxide layer, and then removing the silicon dioxide layer by etching, leaving only the peripheral region of the island-like silicon layer; and forming a silicon nitride layer on the upper surface of the silicon dioxide layer and the upper surface of the sapphire substrate region around the silicon dioxide layer.
JP58219976A 1983-11-22 1983-11-22 Preparation of semiconductor ion sensor Granted JPS60111950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58219976A JPS60111950A (en) 1983-11-22 1983-11-22 Preparation of semiconductor ion sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58219976A JPS60111950A (en) 1983-11-22 1983-11-22 Preparation of semiconductor ion sensor

Publications (2)

Publication Number Publication Date
JPS60111950A true JPS60111950A (en) 1985-06-18
JPH0426054B2 JPH0426054B2 (en) 1992-05-06

Family

ID=16743972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58219976A Granted JPS60111950A (en) 1983-11-22 1983-11-22 Preparation of semiconductor ion sensor

Country Status (1)

Country Link
JP (1) JPS60111950A (en)

Also Published As

Publication number Publication date
JPH0426054B2 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
JP3417336B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JPS59208851A (en) Semiconductor device and manufacture thereof
JP2003282878A (en) Semiconductor device and its fabricating method
JPH0864674A (en) Insulating method for semiconductor device
JPS59130465A (en) Manufacture of metal insulator semiconductor device
JPS60111950A (en) Preparation of semiconductor ion sensor
JPH11102917A (en) Semiconductor device and manufacture thereof
JPS59225344A (en) Insulating gate electric field effect transistor for ion sensor
JPS60144972A (en) Semiconductor device
JP2988067B2 (en) Manufacturing method of insulated field effect transistor
JPS59186343A (en) Manufacture of semiconductor device
JPS58155739A (en) Semiconductor device
JPS61214472A (en) Manufacture of semiconductor element
KR20020002706A (en) Transistor and method for manufacturing the same
JPH09232442A (en) Semiconductor device and its manufacture
JPS60140757A (en) Manufacture of semiconductor device
KR940001355A (en) Manufacturing Method of Semiconductor Device
JPH05121705A (en) Semiconductor device
JPS62155556A (en) Manufacture of semiconductor device
JPS61288467A (en) Semiconductor device and manufacture thereof
JPS5834951B2 (en) Manufacturing method of semiconductor device
KR910007104A (en) How to Form Self-Aligned Contact
KR20050066367A (en) Method of manufacturing a semiconductor device
JPH05259271A (en) Method for fabricating semiconductor device and semiconductor device fabricated using the same
JPH02260539A (en) Manufacture of semiconductor device