JPS6010832A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPS6010832A JPS6010832A JP58117366A JP11736683A JPS6010832A JP S6010832 A JPS6010832 A JP S6010832A JP 58117366 A JP58117366 A JP 58117366A JP 11736683 A JP11736683 A JP 11736683A JP S6010832 A JPS6010832 A JP S6010832A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- reception
- terminal device
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ） 発明の技術分野
本発明は上り下り時分割伝送方式（所謂ピンポン伝送方
式）を用いた二線式回線を経由して自動交換機に収容さ
れる端末装置に係り、特に通信開始時の同期確定時間を
短縮する同期検出回路に関す。
式）を用いた二線式回線を経由して自動交換機に収容さ
れる端末装置に係り、特に通信開始時の同期確定時間を
短縮する同期検出回路に関す。
山）技術の背景
自動交換機に電話系端末装置のみならずデータ通信等を
サービスする非電話系端末装置を収容する試みがなされ
ている。かかる端末装置を二線式回線を経由して自動交
換機に収容する為に、該二線式回線を所定周期（例えば
８キロヘルツ）毎に自動交換機からの送信期間と端末装
置からの送信期間とに区分する上り下り時分割伝送方式
（所謂ピンポン伝送方式）が使用される。この種上り下
り時分割伝送方式により通信を行う場合には、送信側装
置が送信期間の最初に送出する同期符号を受信側装置が
検出することにより、自動交換機および端末装置間の送
受切替時期を一致（同期確定）させておく必要がある。
サービスする非電話系端末装置を収容する試みがなされ
ている。かかる端末装置を二線式回線を経由して自動交
換機に収容する為に、該二線式回線を所定周期（例えば
８キロヘルツ）毎に自動交換機からの送信期間と端末装
置からの送信期間とに区分する上り下り時分割伝送方式
（所謂ピンポン伝送方式）が使用される。この種上り下
り時分割伝送方式により通信を行う場合には、送信側装
置が送信期間の最初に送出する同期符号を受信側装置が
検出することにより、自動交換機および端末装置間の送
受切替時期を一致（同期確定）させておく必要がある。
（Ｃ１従来技術と問題点
第１図はこの種端末装置における従来ある同期検出回路
の一例を示す図である。第１図において、当該端末装置
の受信期間に図示されぬ自動交換機から二線式回線１を
経由して伝達される受信信号は、二線四線変換回路２を
介して受信回路３により受信され、分離回路４に伝達さ
れる。分離回路４は、受信信号に同期したクロック信号
を所定数計数することにより、受信回路３から伝達され
る受信信号から受信同期符号ｒＣを分離し、同期符号認
識回路５に伝達する。一方端末装置の送信時期には、合
成回路６が同期符号発生回路７から伝達される送信同期
符号ｓｃを送信データｓｄと合成して送信信号を作成し
、送信回路８に伝達する。
の一例を示す図である。第１図において、当該端末装置
の受信期間に図示されぬ自動交換機から二線式回線１を
経由して伝達される受信信号は、二線四線変換回路２を
介して受信回路３により受信され、分離回路４に伝達さ
れる。分離回路４は、受信信号に同期したクロック信号
を所定数計数することにより、受信回路３から伝達され
る受信信号から受信同期符号ｒＣを分離し、同期符号認
識回路５に伝達する。一方端末装置の送信時期には、合
成回路６が同期符号発生回路７から伝達される送信同期
符号ｓｃを送信データｓｄと合成して送信信号を作成し
、送信回路８に伝達する。
送信回路８は、伝達された送信信号を二線四線変換回路
２を介して二線式回線１に送出する。当該端末装置の送
信時期と受信時期とは、送受切替計数回路９の送出する
送受切替信号ｅにより識別される。送受切替計数回路９
は、同期符号認識回路５が受信同期符号ｒｃを検出した
時に出力する検出信号ｄを基準として、受信信号に同期
したクロック信号を所定数計数することにより送信期間
および受信期間を決定し、送信期間には論理値１の送受
切替信号ｅを、受信期間には論理値０の送受切替信号ｅ
を出力する。その結果送信期間には合成回路６および送
信回路８が付勢され、受信期間には受信回路３および分
離回路４が付勢される。
２を介して二線式回線１に送出する。当該端末装置の送
信時期と受信時期とは、送受切替計数回路９の送出する
送受切替信号ｅにより識別される。送受切替計数回路９
は、同期符号認識回路５が受信同期符号ｒｃを検出した
時に出力する検出信号ｄを基準として、受信信号に同期
したクロック信号を所定数計数することにより送信期間
および受信期間を決定し、送信期間には論理値１の送受
切替信号ｅを、受信期間には論理値０の送受切替信号ｅ
を出力する。その結果送信期間には合成回路６および送
信回路８が付勢され、受信期間には受信回路３および分
離回路４が付勢される。
通信開始当初は、端末装置と自動交換機とは独自に送信
期間および受信期間を設定し、端末装置は送信期間の最
初に送信同期符号ｓｃを送信し、受信期間に自動交換機
からの受信同期符号ｒｃの検出を試みる。同期符号認識
回路５が受信期間中に受信同期符号ｒｃを検出出来ぬ場
合には、送受切替計数回路９は設定した送信期間および
受信期間を１クロツタ周期だけ変位させた後、受信同期
符号ｒｃの検出を試みる。以上の過程を受信同期符号ｒ
ｃが検出される迄繰返し、同期符号認識回路５が受信同
期符号ｒｃの検出に成功して検出信号ｄを出力すると、
送受切替計数回路９は送信期間および受信期間を保持し
、通信を開始する。
期間および受信期間を設定し、端末装置は送信期間の最
初に送信同期符号ｓｃを送信し、受信期間に自動交換機
からの受信同期符号ｒｃの検出を試みる。同期符号認識
回路５が受信期間中に受信同期符号ｒｃを検出出来ぬ場
合には、送受切替計数回路９は設定した送信期間および
受信期間を１クロツタ周期だけ変位させた後、受信同期
符号ｒｃの検出を試みる。以上の過程を受信同期符号ｒ
ｃが検出される迄繰返し、同期符号認識回路５が受信同
期符号ｒｃの検出に成功して検出信号ｄを出力すると、
送受切替計数回路９は送信期間および受信期間を保持し
、通信を開始する。
以上の説明から明らかな如く、従来ある同期検出回路に
おいては、通信開始の際に端末装置は自動交換機とは独
自に送信期間および受信期間を設定し、−送受信周期毎
に受信期間を１クロック周期宛変位させ乍ら受信期間に
自動交換機からの受信同期符号ｒｃの検出を試みる。従
って自動交換機と端末装置との間の同期が確定する迄に
一送受 ・１信周期の変位回数倍の長時間を要する欠点
があった。
おいては、通信開始の際に端末装置は自動交換機とは独
自に送信期間および受信期間を設定し、−送受信周期毎
に受信期間を１クロック周期宛変位させ乍ら受信期間に
自動交換機からの受信同期符号ｒｃの検出を試みる。従
って自動交換機と端末装置との間の同期が確定する迄に
一送受 ・１信周期の変位回数倍の長時間を要する欠点
があった。
（ｄｌ 発明の目的
本発明の目的は、前述の如き従来ある同期検出回路の欠
点を除去し、通信開始時における同期確定時間を極力短
縮させる手段を実現することに在る。
点を除去し、通信開始時における同期確定時間を極力短
縮させる手段を実現することに在る。
（ｅ） 発明の構成
この目的は、上り下り時分割伝送方式を用いた二線式回
線を経由して自動交換機に収容される端末装置において
、前記自動交換機から伝達される同期符号を検出する手
段と、該手段の検出回数が予め定められた１以上の回数
に達する迄前記端末装置からの送信を抑止する手段とを
設けることにより達成される。
線を経由して自動交換機に収容される端末装置において
、前記自動交換機から伝達される同期符号を検出する手
段と、該手段の検出回数が予め定められた１以上の回数
に達する迄前記端末装置からの送信を抑止する手段とを
設けることにより達成される。
（ｆｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による同期検出回路を示す図
である。なお、全図を通じて同一符号は同一対象物を示
す。第２図においては、計数回路１０とゲート１１とが
設けられている。計数回路１０は、同期符号認識回路５
°が受信同期符号ｒｃを検出した場合に出力する検出信
号ｄを計数し、予め定められた基準数ｎ（但しｎは１以
上の整数）に達すると計数出力ｇを出力し、ゲート１１
を導通状態とする。通信休止状態においては、計数回路
１０は計数出力ｇを出力していない為ゲート１１は阻止
状態にあり、送受切替計数回路９から出力される送受切
替信号ｅはゲート１１により論理値Ｏに維持される。そ
の結果受信回路３および分離回路４′が付勢され、合成
回路６および送信回路８は付勢されず、当該端末装置は
受信状態となる。かかる状態で通信が開始されると、自
動交換機は第１図におけると同様に独自に送信期間と受
信期間を設定し、送信期間の最初に同期符号を送信する
。一方端末装置は合成回路６および送信回路８が付勢さ
れぬ為専ら受信状態を維持し、分離回路４°は受信回路
３から伝達される受信信号の最初から受信同期符号ｒｃ
に相当するビット数の符号を１ビット宛変位し乍ら抽出
し、同期符号認識回路５′に伝達する。同期符号認識回
路５゜は、分離回路４゛から伝達される符号から受信同
期符号ｒｃが検出されると分離回路４°に検出信号ｄを
伝達して受信同期符号ｒｅの抽出時期を保持させ、また
送受切替計数回路９および計数回路１０にも検出信号ｄ
を伝達する。送受切替計数回路９は第１図におけると同
様に、送受切替信号ｅを送出開始するが、ゲート１１は
依然阻止状態にある為、端末装置は受信状態を維持する
。計数回路１０は同期符号認識回路５“から伝達される
検出信号ｄを計数し、基準数ｎに達すると計数出力ｇを
出力し、ゲートＩＩを導通状態とする。その結果送受切
替計数回路９の出力する送受切替信号ｅは一送受信周期
毎に論理値１および０に切替えられ、送信期間の最初に
同期符号発生回路７の発生する送信同期符号ｓｃが合成
回路６を介して送信回路８に伝達され、二線四線変換回
路２を介して二線式回線１に送出される。図示されぬ自
動交換機は、端末装置から伝達される送信同期符号ＳＣ
を受信することにより同期を確定する。
である。なお、全図を通じて同一符号は同一対象物を示
す。第２図においては、計数回路１０とゲート１１とが
設けられている。計数回路１０は、同期符号認識回路５
°が受信同期符号ｒｃを検出した場合に出力する検出信
号ｄを計数し、予め定められた基準数ｎ（但しｎは１以
上の整数）に達すると計数出力ｇを出力し、ゲート１１
を導通状態とする。通信休止状態においては、計数回路
１０は計数出力ｇを出力していない為ゲート１１は阻止
状態にあり、送受切替計数回路９から出力される送受切
替信号ｅはゲート１１により論理値Ｏに維持される。そ
の結果受信回路３および分離回路４′が付勢され、合成
回路６および送信回路８は付勢されず、当該端末装置は
受信状態となる。かかる状態で通信が開始されると、自
動交換機は第１図におけると同様に独自に送信期間と受
信期間を設定し、送信期間の最初に同期符号を送信する
。一方端末装置は合成回路６および送信回路８が付勢さ
れぬ為専ら受信状態を維持し、分離回路４°は受信回路
３から伝達される受信信号の最初から受信同期符号ｒｃ
に相当するビット数の符号を１ビット宛変位し乍ら抽出
し、同期符号認識回路５′に伝達する。同期符号認識回
路５゜は、分離回路４゛から伝達される符号から受信同
期符号ｒｃが検出されると分離回路４°に検出信号ｄを
伝達して受信同期符号ｒｅの抽出時期を保持させ、また
送受切替計数回路９および計数回路１０にも検出信号ｄ
を伝達する。送受切替計数回路９は第１図におけると同
様に、送受切替信号ｅを送出開始するが、ゲート１１は
依然阻止状態にある為、端末装置は受信状態を維持する
。計数回路１０は同期符号認識回路５“から伝達される
検出信号ｄを計数し、基準数ｎに達すると計数出力ｇを
出力し、ゲートＩＩを導通状態とする。その結果送受切
替計数回路９の出力する送受切替信号ｅは一送受信周期
毎に論理値１および０に切替えられ、送信期間の最初に
同期符号発生回路７の発生する送信同期符号ｓｃが合成
回路６を介して送信回路８に伝達され、二線四線変換回
路２を介して二線式回線１に送出される。図示されぬ自
動交換機は、端末装置から伝達される送信同期符号ＳＣ
を受信することにより同期を確定する。
以上の説明から明らかな如く、本実施例によれば、通信
開始当初は、端末装置は専ら受信状態を維持し、受信同
期符号ｒｅを１ビット宛変位し乍ら検出を試み、予め定
められた基準数ｎだけ検出した後に同期を確定する。従
って同期確定に要する時間は、１クロック周期の変位回
数倍に１送受信周期の基準数ｎ倍を加えた値となり、第
１図に比し大幅に短縮される。
開始当初は、端末装置は専ら受信状態を維持し、受信同
期符号ｒｅを１ビット宛変位し乍ら検出を試み、予め定
められた基準数ｎだけ検出した後に同期を確定する。従
って同期確定に要する時間は、１クロック周期の変位回
数倍に１送受信周期の基準数ｎ倍を加えた値となり、第
１図に比し大幅に短縮される。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ばゲー）１１は計数回路１０の計数出力ｎにより導通状
態となるものに限定されることは無く、基準数ｎが１の
場合には計数回路１０を省略することも考慮されるが、
かかる場合にも本発明の効果は変わらない。また同期検
出回路の構成は図示されるものに限定されることは無く
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変らない。
ばゲー）１１は計数回路１０の計数出力ｎにより導通状
態となるものに限定されることは無く、基準数ｎが１の
場合には計数回路１０を省略することも考慮されるが、
かかる場合にも本発明の効果は変わらない。また同期検
出回路の構成は図示されるものに限定されることは無く
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変らない。
（明 発明の効果
以上、本発明によれば、前記端末装置において、通信開
始の際の同期確定に要する時間が大幅に短 。
始の際の同期確定に要する時間が大幅に短 。
縮され、通信が早急に開始される。
第１図は従来ある同期検出回路の一例を示す図、第２図
は本発明の一実施例による同期検出回路を示す図である
。 図において、１は二線式回線、２は二線四線変換回路、
３は受信回路、４および４′は分離回路、５および５゛
は同期符号認識回路、６は合成回路、７は同期符号発生
回路、８は送信回路、９は送受切替計数回路、１０は計
数回路、１１はゲート、ｄは検出信号、ｅは送受切替信
号、ｇは計数出力、ｒｃは受信同期符号、ｒｄは受信デ
ータ、ｓｃは送信同期符号、ｓｄは送信データ、を示す
。
は本発明の一実施例による同期検出回路を示す図である
。 図において、１は二線式回線、２は二線四線変換回路、
３は受信回路、４および４′は分離回路、５および５゛
は同期符号認識回路、６は合成回路、７は同期符号発生
回路、８は送信回路、９は送受切替計数回路、１０は計
数回路、１１はゲート、ｄは検出信号、ｅは送受切替信
号、ｇは計数出力、ｒｃは受信同期符号、ｒｄは受信デ
ータ、ｓｃは送信同期符号、ｓｄは送信データ、を示す
。
Claims (1)
- 上り下り時分割伝送方式を用いた二線式回線を経由して
自動交換機に収容される端末装置において、前記自動交
換機から伝達される同期符号を検出する手段と、該手段
の検出回数が予め定められた１以上の回数に達する迄前
記端末装置からの送信を抑止する手段とを設けることを
特徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117366A JPS6010832A (ja) | 1983-06-29 | 1983-06-29 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117366A JPS6010832A (ja) | 1983-06-29 | 1983-06-29 | 同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010832A true JPS6010832A (ja) | 1985-01-21 |
| JPH0522421B2 JPH0522421B2 (ja) | 1993-03-29 |
Family
ID=14709881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117366A Granted JPS6010832A (ja) | 1983-06-29 | 1983-06-29 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263939A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 加入者伝送装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994502B2 (ja) * | 1991-09-21 | 1999-12-27 | 新日本製鐵株式会社 | 成形体連続的製造装置並びに製造方法 |
-
1983
- 1983-06-29 JP JP58117366A patent/JPS6010832A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263939A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 加入者伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522421B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU583033B2 (en) | Data and voice communications system | |
| US4488294A (en) | Establishing and supporting data traffic in private branch exchanges | |
| HUT58172A (en) | Synchronizing process for wireless systems | |
| EP0311251A2 (en) | Apparatus and method for secure digital communication | |
| EP0217722A2 (en) | Combination TASI and ADPCM apparatus | |
| EP0137225B1 (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| US5099497A (en) | Polarity detector for subscriber lines | |
| US4472811A (en) | Subscribers loop synchronization | |
| US5046074A (en) | Synchronization method and synchronization recovery devices for half-duplex communication | |
| JP2924060B2 (ja) | デジタル移動通信システム | |
| US4737722A (en) | Serial port synchronizer | |
| JPS6010832A (ja) | 同期検出回路 | |
| AU563502B2 (en) | Activation in a digital subscriber connection | |
| WO1992009152A2 (en) | Direct digital access telecommunication system | |
| CA2277939A1 (en) | Frame alignment | |
| JPS648941B2 (ja) | ||
| US4502138A (en) | Synchronization system for key telephone system | |
| JPS59190753A (ja) | 双方向通信方式 | |
| JPS6010843A (ja) | 通信速度可変回線終端装置 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JP2872028B2 (ja) | Ｄｃｍｅのｈｓｃプロセス方式 | |
| JPH0583222A (ja) | マルチフレーム信号転送方式 | |
| JPH02143737A (ja) | ディジタル無線中継装置 | |
| JPS6243234A (ja) | 時分割多重通信装置 | |
| JPH0723014A (ja) | タイムスロット信号位相アライナー装置 |