JPS60107832A - 電子線描画方法 - Google Patents
電子線描画方法Info
- Publication number
- JPS60107832A JPS60107832A JP58216464A JP21646483A JPS60107832A JP S60107832 A JPS60107832 A JP S60107832A JP 58216464 A JP58216464 A JP 58216464A JP 21646483 A JP21646483 A JP 21646483A JP S60107832 A JPS60107832 A JP S60107832A
- Authority
- JP
- Japan
- Prior art keywords
- data
- chip
- informations
- electron beam
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、たとえば半導体集積回路の製作等において、
電子線等の荷電粒子線を集束、整形、偏向することによ
りウェーハ、マスク上等にパターンを描画する電子線描
画装置に関する。
電子線等の荷電粒子線を集束、整形、偏向することによ
りウェーハ、マスク上等にパターンを描画する電子線描
画装置に関する。
従来、電子線描画装置では、描画図形数が極めて多く、
そして、それらの多くの情報が正しく処理されているか
否か、また、情報に基づいて描画されたか否かを確認す
る方法がなく、描画後において、ウェーハ上のレジスト
像やマスク上のクロム像を目視検査したり、標準パター
ンとの比較、隣接する各チップパターンの比較等が行わ
れている。
そして、それらの多くの情報が正しく処理されているか
否か、また、情報に基づいて描画されたか否かを確認す
る方法がなく、描画後において、ウェーハ上のレジスト
像やマスク上のクロム像を目視検査したり、標準パター
ンとの比較、隣接する各チップパターンの比較等が行わ
れている。
しかしこれらの検査は長時間を要するため、明らかに問
題のあるものは、事前に除外する等の対策が必要である
。また、ウェーハ上に直接露光する直接描画においては
１１全工程終了後の性能テストの段階でしか不良の発見
ができないことから、半導体製造工程の効率向上問題が
あった。
題のあるものは、事前に除外する等の対策が必要である
。また、ウェーハ上に直接露光する直接描画においては
１１全工程終了後の性能テストの段階でしか不良の発見
ができないことから、半導体製造工程の効率向上問題が
あった。
これらの目的のため近年の電子線描画装置においては、
図形の数を確認し描画制御系の動作の検定に用いていた
。しかし、このような装置は、図形数が変化しなくとも
、図形情報の一部が損なわれ、余分図形や欠除図形が発
生し、しかもそのことが後工程まで検出されないという
欠点を有していた。
図形の数を確認し描画制御系の動作の検定に用いていた
。しかし、このような装置は、図形数が変化しなくとも
、図形情報の一部が損なわれ、余分図形や欠除図形が発
生し、しかもそのことが後工程まで検出されないという
欠点を有していた。
本発明の目的は、描画データ転送系および演算において
の誤シを検出する能力を向上させ効率の向上をはかった
電子線描画装置を提供することにある。
の誤シを検出する能力を向上させ効率の向上をはかった
電子線描画装置を提供することにある。
ウェーハまたはマスク用プレート上に、同一チップのパ
ターンを順次繰返し描画する電子線描画装置において、
少なくともチップ毎に共通するデータが出力される最終
段に、１チップ描画に要する描画基本図形の図形情報を
チェックする機能を有し、この機能は、繰返しなされる
各描画毎にそれらの図形情報が一致しているが否かを比
較するようになっており、かつ、この機能にょシ、正常
描画されなかったチップを検出するようにしたものであ
る。
ターンを順次繰返し描画する電子線描画装置において、
少なくともチップ毎に共通するデータが出力される最終
段に、１チップ描画に要する描画基本図形の図形情報を
チェックする機能を有し、この機能は、繰返しなされる
各描画毎にそれらの図形情報が一致しているが否かを比
較するようになっており、かつ、この機能にょシ、正常
描画されなかったチップを検出するようにしたものであ
る。
第１図は本発明による電子線描画装置の一実施例を示す
構成図である。同図において、描画情報２１は、磁気テ
ープ（ＭＴ）９から計算機１の制御下で磁気ディスク装
置２に蓄えられるようになっている。描画時には、描画
情報２１は、前記磁気ディスク装置２からある定められ
た範囲のデータが、描画メモリ３に転送され、繰返し記
憶される。
構成図である。同図において、描画情報２１は、磁気テ
ープ（ＭＴ）９から計算機１の制御下で磁気ディスク装
置２に蓄えられるようになっている。描画時には、描画
情報２１は、前記磁気ディスク装置２からある定められ
た範囲のデータが、描画メモリ３に転送され、繰返し記
憶される。
前記描画メモリ３内のデータは、歯形分解回路４によっ
て後述する描画部８で一度に描画可能な大きさの矩形ビ
ームデータである図形データ２２に分割されるようにな
っている。第２図にその矩形ビームデータの一例を示す
。同図は、基準Ｘ−Ｙ軸面に位置する幅Ｗ１高さＨの矩
形状をなすビームデータである。Ｉ分割された前記図形
データ２２は、試料の高さ、ステージ停止誤差など試料
の位置による補正を補正回路５で受けさらに電子ビーム
の偏向による歪を補正回路６により受けてＤＡＣ７に送
られ、その出力は偏向電圧２６として描画部８に送り込
まれるようになっている。この一連の動作の中で図形デ
ータ２２は、サムチェック部１１において加算および積
算されるようになっている。
て後述する描画部８で一度に描画可能な大きさの矩形ビ
ームデータである図形データ２２に分割されるようにな
っている。第２図にその矩形ビームデータの一例を示す
。同図は、基準Ｘ−Ｙ軸面に位置する幅Ｗ１高さＨの矩
形状をなすビームデータである。Ｉ分割された前記図形
データ２２は、試料の高さ、ステージ停止誤差など試料
の位置による補正を補正回路５で受けさらに電子ビーム
の偏向による歪を補正回路６により受けてＤＡＣ７に送
られ、その出力は偏向電圧２６として描画部８に送り込
まれるようになっている。この一連の動作の中で図形デ
ータ２２は、サムチェック部１１において加算および積
算されるようになっている。
この加算は、第２図に示す図形データＸ、Ｙ。
Ｗ、Ｈを、ｎ個描画した時の最終値は次式で表される。
Σ、＝Σ−１＋（Ｘ、十Ｙ、＋Ｗ、十Ｈ−）ここでΣ１
は最終積算データ、Σニー１は、最終より１個前まテノ
積算データ、Ｘ ａ ｓ Ｙ ｎ ｓ Ｗ ａ ｓＨ，
は最終の描画図形のデータを表わす。
は最終積算データ、Σニー１は、最終より１個前まテノ
積算データ、Ｘ ａ ｓ Ｙ ｎ ｓ Ｗ ａ ｓＨ，
は最終の描画図形のデータを表わす。
描画時に、ＭＴ９より図形分解回路４までのデータ転送
および分解演算が正確に実行されるとサムチェック部１
１での最終積算データは、複数回描画しても一致する。
および分解演算が正確に実行されるとサムチェック部１
１での最終積算データは、複数回描画しても一致する。
しかし前記の磁気テープ９より図形分解回路４までのど
こかのブロックでエラーが発生すると前記の演算式に示
すΣ１は、正常時の値とは異なってくる。よって正常時
のサムチェックデータと今回描画した時のサムチェック
データとを比較することにより描画異常が検出される。
こかのブロックでエラーが発生すると前記の演算式に示
すΣ１は、正常時の値とは異なってくる。よって正常時
のサムチェックデータと今回描画した時のサムチェック
データとを比較することにより描画異常が検出される。
これらの描画異常は、多くの場合、補正回路６からの出
力をとシだす図形数カウンタ１ｏにも図形数不一致とし
て検出されるが、図形数は、図形分解回路４の出方で決
定されるため図形分解回路４よシ補正回路５へのデータ
転送および補正回路５．６での演算エラーについては、
図形数カウンタ１０には反映されないため異常の検出は
、不可能となる。また図形分解回路４よシの図形数が同
一であっても図形データ２２のデータが正しいとはかぎ
らないために図形数カウンタｌＯのデータでは異常を検
出するのには不十分である。
力をとシだす図形数カウンタ１ｏにも図形数不一致とし
て検出されるが、図形数は、図形分解回路４の出方で決
定されるため図形分解回路４よシ補正回路５へのデータ
転送および補正回路５．６での演算エラーについては、
図形数カウンタ１０には反映されないため異常の検出は
、不可能となる。また図形分解回路４よシの図形数が同
一であっても図形データ２２のデータが正しいとはかぎ
らないために図形数カウンタｌＯのデータでは異常を検
出するのには不十分である。
１ブロツクの描画が終了すると前記サムチェック部での
演算結果２４は、前記計算機１により読み取られ前回の
描画時の値と比較され一致せざる時は、いずれかに誤′
りが発生したことが検出される。この結果により、装置
の動作状態、後工程への可否の判断等が従来の図形数カ
ウンタ１０による診断より高い正確度で行うことが可能
となる。
演算結果２４は、前記計算機１により読み取られ前回の
描画時の値と比較され一致せざる時は、いずれかに誤′
りが発生したことが検出される。この結果により、装置
の動作状態、後工程への可否の判断等が従来の図形数カ
ウンタ１０による診断より高い正確度で行うことが可能
となる。
なお本実施例によれば、電子線描画装置の診断が、描画
メモリー３に標準テスト図形データを書き込み、製品を
描画する直前に空描画を行い前記サムチェック部１１で
の演算結果を確認すること、さらに第２のサムチェック
部１２を設けることにより補正演算系での演算も含めて
の機能確認を短時間に実施可能でありスルーブツトを損
なわずに電子線描画装置によるウェーハまたはマスクへ
の描画時の描画制御系での転送、演算エラーを高確率で
検出可能となる。
メモリー３に標準テスト図形データを書き込み、製品を
描画する直前に空描画を行い前記サムチェック部１１で
の演算結果を確認すること、さらに第２のサムチェック
部１２を設けることにより補正演算系での演算も含めて
の機能確認を短時間に実施可能でありスルーブツトを損
なわずに電子線描画装置によるウェーハまたはマスクへ
の描画時の描画制御系での転送、演算エラーを高確率で
検出可能となる。
ここで第３図にサムチェック部の回路構成を示す。
図形分解回路１４よりの描画データ２２は補正回路５に
転送されると同時にサムチェック部１１にも転送される
と加算機３１〜３４により前回までの加算結果を保存し
ている加算レジスタ３５〜３８の値と加算されその結果
が前記加算レジスタ３５〜３８に記憶される。これらの
動作を描画データ２２が補正回路５に転送される毎に行
うことにより加算レジスタ３５〜３８には、全データの
加算値が記憶される。
転送されると同時にサムチェック部１１にも転送される
と加算機３１〜３４により前回までの加算結果を保存し
ている加算レジスタ３５〜３８の値と加算されその結果
が前記加算レジスタ３５〜３８に記憶される。これらの
動作を描画データ２２が補正回路５に転送される毎に行
うことにより加算レジスタ３５〜３８には、全データの
加算値が記憶される。
また前記第２段のサムチェック部１２は、補正回路６と
ＤＡＣ７との間のデータ転送を、前記サムチェック部１
１と同様にして加算値が記憶されるが、この加算結果は
、前記の如く試料の高さ、試料台の停止精度などが各描
画毎に異なるため製品の描画時にはあまり意味をもたな
い。しかし前記標準テストパターンを描画し各種の補正
量もテスト用に固定した状態で空描画を実施することに
より描画データ転送および演算部の全機能の確認が、第
２サムチェック部の加算結果により可能となる。
ＤＡＣ７との間のデータ転送を、前記サムチェック部１
１と同様にして加算値が記憶されるが、この加算結果は
、前記の如く試料の高さ、試料台の停止精度などが各描
画毎に異なるため製品の描画時にはあまり意味をもたな
い。しかし前記標準テストパターンを描画し各種の補正
量もテスト用に固定した状態で空描画を実施することに
より描画データ転送および演算部の全機能の確認が、第
２サムチェック部の加算結果により可能となる。
以上説明した実施例では、サムチェック部を図形分解回
路４の後段部および補正回路６の後段部にそれぞれ設け
たものであるが、前記補正回路６の後段部のみであって
もよい。要は、少なくともチップ毎に共通するデータが
出力される最終段に設けられていればよい。
路４の後段部および補正回路６の後段部にそれぞれ設け
たものであるが、前記補正回路６の後段部のみであって
もよい。要は、少なくともチップ毎に共通するデータが
出力される最終段に設けられていればよい。
以上述べたことから明らかなように、本発明による電子
線描画装置によれば、描画データ転送系および演算にお
いての誤りを検出する能力を向上させ効率の向上を図る
ことができる。
線描画装置によれば、描画データ転送系および演算にお
いての誤りを検出する能力を向上させ効率の向上を図る
ことができる。
第１図は本発明による電子線描画装置の一実施例を示す
構成図、第２図は前記電子線描画装置の構成要素となる
図形分解回路から出力される矩形ビームデームである図
形データの一実施例を示す図、第３図は前記電子線描画
装置の構成要素となるサムチェック回路の詳細構成図で
ある。 １・・・計算機、２・・・磁気ディスク装置、３・・・
描画メモリ、４・・・図形分解回路、５．６・・・補正
回路、７・・・ＤＡＣ，８・・・描画部、９・・・磁気
テープ、１０・・・図形数カウンタ、１１．１２・・・
サムチェック部、３１〜３４・・・加算器、３５〜３８
・・・加算レジスタ、３９・・・トータル加算器。 代理人 弁理士 鵜沼辰之 為３図
構成図、第２図は前記電子線描画装置の構成要素となる
図形分解回路から出力される矩形ビームデームである図
形データの一実施例を示す図、第３図は前記電子線描画
装置の構成要素となるサムチェック回路の詳細構成図で
ある。 １・・・計算機、２・・・磁気ディスク装置、３・・・
描画メモリ、４・・・図形分解回路、５．６・・・補正
回路、７・・・ＤＡＣ，８・・・描画部、９・・・磁気
テープ、１０・・・図形数カウンタ、１１．１２・・・
サムチェック部、３１〜３４・・・加算器、３５〜３８
・・・加算レジスタ、３９・・・トータル加算器。 代理人 弁理士 鵜沼辰之 為３図
Claims (1)
- １、ウェーハ上またはマスクプレート上に、同一のチッ
プのパターンを順次繰返し描画する電子線描画装置にお
いて、少なくともチップ毎に共通するデータが出力され
る最終段に、ｌチップ描画に要する描画基本図形の図形
情報をチェックする機能を有し、この機能は、繰返して
なされる各描画毎にそれらの図形情報が一致しているか
否かを比較するようになっておシ、かつ、この機能によ
シ、正常描画されなかったチップを検出するようにした
ことを特徴とする電子線描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216464A JPH0680626B2 (ja) | 1983-11-17 | 1983-11-17 | 電子線描画方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216464A JPH0680626B2 (ja) | 1983-11-17 | 1983-11-17 | 電子線描画方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60107832A true JPS60107832A (ja) | 1985-06-13 |
| JPH0680626B2 JPH0680626B2 (ja) | 1994-10-12 |
Family
ID=16688882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216464A Expired - Lifetime JPH0680626B2 (ja) | 1983-11-17 | 1983-11-17 | 電子線描画方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680626B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009278021A (ja) * | 2008-05-16 | 2009-11-26 | Nuflare Technology Inc | 荷電粒子ビーム描画装置および荷電粒子ビーム描画装置における描画方法 |
| US7842926B2 (en) | 2003-11-12 | 2010-11-30 | Micronic Laser Systems Ab | Method and device for correcting SLM stamp image imperfections |
| JP2013045876A (ja) * | 2011-08-24 | 2013-03-04 | Nuflare Technology Inc | ショットデータの作成方法、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| US9291902B2 (en) | 2010-03-05 | 2016-03-22 | Mycronic AB | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512722A (en) * | 1978-07-12 | 1980-01-29 | Jeol Ltd | Exposure confirming device |
| JPS5693322A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Electron beam exposure device |
| JPS5792832A (en) * | 1980-12-01 | 1982-06-09 | Nippon Telegr & Teleph Corp <Ntt> | Data process system of electron beam exposing device |
-
1983
- 1983-11-17 JP JP58216464A patent/JPH0680626B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512722A (en) * | 1978-07-12 | 1980-01-29 | Jeol Ltd | Exposure confirming device |
| JPS5693322A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Electron beam exposure device |
| JPS5792832A (en) * | 1980-12-01 | 1982-06-09 | Nippon Telegr & Teleph Corp <Ntt> | Data process system of electron beam exposing device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842926B2 (en) | 2003-11-12 | 2010-11-30 | Micronic Laser Systems Ab | Method and device for correcting SLM stamp image imperfections |
| JP2009278021A (ja) * | 2008-05-16 | 2009-11-26 | Nuflare Technology Inc | 荷電粒子ビーム描画装置および荷電粒子ビーム描画装置における描画方法 |
| US9291902B2 (en) | 2010-03-05 | 2016-03-22 | Mycronic AB | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
| JP2013045876A (ja) * | 2011-08-24 | 2013-03-04 | Nuflare Technology Inc | ショットデータの作成方法、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680626B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6792593B2 (en) | Pattern correction method, apparatus, and program | |
| JPH0244137B2 (ja) | ||
| US7900185B2 (en) | Pattern writing circuit self-diagnosis method for charged beam photolithography apparatus and charged beam photolithography apparatus | |
| US7977654B2 (en) | Writing apparatus and writing method | |
| US20080172438A1 (en) | Figure data verification apparatus and method therefor | |
| US6399954B1 (en) | Charged-particle beam lithography apparatus and system capable of readily detecting abnormality in controlling on-off operation | |
| JPS60107832A (ja) | 電子線描画方法 | |
| US20060289797A1 (en) | Electron beam writing method, electron beam writing apparatus and semiconductor device manufacturing method | |
| EP0225257A2 (en) | System for inspecting exposure pattern data of semiconductor integrated circuit device | |
| US6622297B2 (en) | Pattern correcting method and pattern verifying method | |
| JP2001344302A (ja) | 電子線露光装置用データの検証方法およびその検証装置 | |
| US6550051B1 (en) | Lithographic data verification method and photo mask manufacturing method | |
| JP2000155408A (ja) | パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法 | |
| JP3045114B2 (ja) | 荷電粒子線描画用データ作成方法並びに描画用パターンデータ作成プログラムを記録した記録媒体 | |
| JPH0645428A (ja) | 半導体装置の製造方法 | |
| US6598185B1 (en) | Pattern data inspection method and storage medium | |
| JP3384504B2 (ja) | 荷電粒子ビームを利用したｉｃテスタ | |
| JPH0574404A (ja) | 荷電粒子線露光装置 | |
| US20060093961A1 (en) | Method of verifying electron beam data | |
| JP2000258511A (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JPH05121300A (ja) | 電子ビーム露光装置 | |
| JP2555784B2 (ja) | 半導体装置の製造方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPH11121361A (ja) | 露光方法 | |
| JP2532110B2 (ja) | 電子線露光方法 |