JPS599959B2 - Variable information board control system - Google Patents
Variable information board control systemInfo
- Publication number
- JPS599959B2 JPS599959B2 JP4374479A JP4374479A JPS599959B2 JP S599959 B2 JPS599959 B2 JP S599959B2 JP 4374479 A JP4374479 A JP 4374479A JP 4374479 A JP4374479 A JP 4374479A JP S599959 B2 JPS599959 B2 JP S599959B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- information board
- line
- transmission
- line control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は、プログラムローデイング時間の高速化と操
作の容易化を期するとともに、信頼性の向上を期するよ
うにした可変情報板制御システムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a variable information board control system designed to speed up program loading time, facilitate operation, and improve reliability.
従来の可変情報板システムにはタンデムに接続された複
数台の回線制御装置により構成されており、その動作は
上位交通管制用電子計算機より受信したコード化された
表示情報を各情報板独自のコードに変換し、道路上に散
在する情報板側伝送装置へ表示情報を伝送制御すること
であった。Conventional variable information board systems consist of multiple line control devices connected in tandem, and their operation is to convert coded display information received from a higher-level traffic control computer into a unique code for each information board. The goal was to control the transmission of display information to information board side transmission devices scattered on the road.
これらの回線制御装置へ上記動作を実行させるプログラ
ムのローデイングは紙テープ装置または外部記憶装置を
接続し主記憶装置へ書込みを行っていた。In order to load a program that causes these line control devices to execute the above operations, a paper tape device or an external storage device is connected and the program is written to the main storage device.
しかしながら、紙テープ装置によるローディングは操作
および紙テープ装置の読取速度上時間がかかり、情報板
制御装置単位に外部記憶装置を設けることは主記憶装置
のみで伝送制御可能な装置の信頼性を下げ、常時不用な
外部記憶装置を設けることは不経済である。However, loading with a paper tape device takes time due to operation and reading speed of the paper tape device, and providing an external storage device for each information board control device reduces the reliability of the device, which can control transmission only with the main storage device, and is not always needed. It is uneconomical to provide a large external storage device.
この発明は、上記の点にかんがみなされたもので、情報
板制御装置を上位の主制御装置と下位の複数台の回線制
御装置に分離し、主制御装置と回線制御装置をたとえば
並列伝送路にて直結し、主制御装置のバルクメモリより
各回線制御装置のプログラムを並列伝送路を介して回線
制御装置の主記憶装置に書き込むことにより、フ偏グラ
ムローデイング時間の高速化、操作の容易化ならびにバ
ルクメモリの共用による信頼性の向上を期することので
きる可変情報板制御システムを提供することを目的とす
る。This invention has been made in view of the above points, and it separates the information board control device into an upper main control device and a plurality of lower line control devices, and connects the main control device and the line control devices to parallel transmission lines, for example. By writing the program of each line control device from the bulk memory of the main control device to the main memory of the line control device via a parallel transmission path, the partial program loading time is accelerated and operation is made easier. Another object of the present invention is to provide a variable information board control system that can improve reliability by sharing bulk memory.
以下、この発明の可変情報板制御システムの実施例につ
いて図面に基づき説明する。Embodiments of the variable information board control system of the present invention will be described below with reference to the drawings.
図はその一実施例の構成を示すブロック図である。The figure is a block diagram showing the configuration of one embodiment.
図中のＡで示す部分がこの発明の可変情報板制御システ
ムであり、１はその主体をなす主制御装置である。The part indicated by A in the figure is the variable information board control system of the present invention, and 1 is the main control device that forms the main body thereof.
？の主制御装置１は上位交通管制用電子計算機で作成さ
れた表示情報のコード変換を行うものである。? The main controller 1 converts the code of display information created by the upper-level traffic control computer.
主制御装置１と複数台の回線制御装置２ ，２ ｔ２ｎ
がそれぞれ並列伝送路３・・・・・・・・・３ｎを介し
て接続されている。Main controller 1 and multiple line controllers 2, 2 t2n
are connected via parallel transmission lines 3...3n, respectively.
各回線制御装置２〜２ｎはそれぞれ伝送路４、〜４ｎを
介して複数の情報板側伝送装置５〜５ｎに接続されてい
る。Each of the line control devices 2 to 2n is connected to a plurality of information board side transmission devices 5 to 5n via transmission lines 4 and 4n, respectively.
したがって、回線制御装置２〜２ｎはそれぞれ情報板側
伝送装置５〜５ｎとの伝送制御を行うようになっている
。Therefore, the line control devices 2 to 2n are configured to control transmission with the information board side transmission devices 5 to 5n, respectively.
また、主制御装置１にはバルクメモリ６が接続されてい
る。Further, a bulk memory 6 is connected to the main controller 1 .
パルクメモリ６には主制御装置１でのコード変換機能プ
ログラムおよび回線制御装置２〜２ｎの伝送制御プログ
ラムが格納されている。The pulse memory 6 stores a code conversion function program for the main controller 1 and a transmission control program for the line controllers 2 to 2n.
次に、以上のように構成されたこの発明の可変情報板制
御システムの動作について説明する。Next, the operation of the variable information board control system of the present invention configured as described above will be explained.
この動作の説明に際し、わかり易くするために、項分ご
とに分けて述べることにする。When explaining this operation, in order to make it easier to understand, it will be explained separately for each section.
（１）電源復帰時
まず、可変情報板制御システム外部よりのＡＣ電源断が
回復すると、その回復を復帰信号としてとらえ、回線制
御装置２、〜２ｎのうちのいずれかにてプログラムロー
デイング要求信号に変換し、主制御装置１に送信する。(1) When the power is restored First, when the AC power cutoff from outside the variable information board control system is restored, the restoration is taken as a restoration signal and a program loading request signal is sent to one of the line control devices 2, to 2n. and sends it to the main controller 1.
主制御装置１では、受信したプログラムローデイング要
求信号がどの回線制御装置から送信されたかを判別する
。The main control device 1 determines from which line control device the received program loading request signal was transmitted.
その判別の結果、回線制御装置２１ 〜２ｎのうちいず
れか、たとえば、回線制御装置２、からプログラムロー
ディング要求信号が伝送されてきたことを制御すると、
主制御装置１は回線制御装置２〜２ｎの単位ごとに割り
当てられたバルクメモリ６の領域から回線制御装置２の
プログラムをアクセスし、並列伝送路３１を介して回線
制御装置２１の主記憶装置（図示せず）に書き込む。As a result of the determination, if it is controlled that a program loading request signal has been transmitted from one of the line control devices 21 to 2n, for example, the line control device 2,
The main controller 1 accesses the program of the line controller 2 from the area of the bulk memory 6 allocated for each unit of line controllers 2 to 2n, and accesses the program of the line controller 21 via the parallel transmission path 31 to the main memory ( (not shown).
この書込みが終了すると、書込み終了信号にて、主記憶
装置に書き込まれたプログラムにより伝送制御機能の実
行を開始する。When this writing is completed, execution of the transmission control function is started by the program written in the main storage device in response to a writing end signal.
（２）保守、故障状態よりの復帰時
次に、保守、故障状態よりの復帰時の場合について説明
する。(2) At the time of maintenance or recovery from a failure condition Next, the case of maintenance or recovery from a failure condition will be explained.
回線制御装置２．〜２ｎのうち、たとえば、回線制御装
置２に取り付けられたキースイッチ（図示せず）をオフ
からオンにすることにより、オフからオンになったこと
？復帰信号としてとらえ、回線制御装置２１ にてプロ
グラムローデイング要求信号に変換し、並列伝送路３を
通して回線制御装置２から主制御装置１にプログラムロ
ーデイング要求信号を伝送する。Line control device 2. ~2n, for example, by turning on a key switch (not shown) attached to the line control device 2 from off to on? This is taken as a return signal, converted into a program loading request signal by the line control device 21, and transmitted from the line control device 2 to the main control device 1 through the parallel transmission line 3.
そして、以下の動作は上畝１）項の「電源復帰時」と同
等の動作を行う。The following operation is the same as the "at the time of power recovery" in item 1) of the upper ridge.
（３）正常時 次に、正常時の場合について述べる。(3) Normal time Next, the normal case will be described.
この場合は、上記の交通管制用電子計算機にて、コード
化された表示情報を各情報板独自のコードに主制御装置
１にて変換し、回線制御装置２〜２ｎのうちのいずれか
、たとえば、回線制御装置２１．に並列伝送路３１ を
介して伝送する。In this case, the coded display information is converted by the above-mentioned traffic control computer into a code unique to each information board in the main control device 1, and one of the line control devices 2 to 2n, e.g. , line control device 21. is transmitted via the parallel transmission line 31.
これにより、回線制御装置３、は伝送回線４１ を通し
て、それに接続されている情報板側伝送装置５に表示情
報を伝送制御する。Thereby, the line control device 3 controls the transmission of display information to the information board side transmission device 5 connected thereto through the transmission line 41.
な挑並列伝送路３〜３ｎについては、複
数台の回線制御装置２、〜２ｎへ多量のプログラムを伝
送するために高速伝送路が必要となるので、並列伝送路
３１〜３ｎの他にループ状高速伝送路（データウエイ）
およびベースバンド伝送路にでも外替可能である。Regarding the parallel transmission lines 3 to 3n, high-speed transmission lines are required in order to transmit a large amount of programs to the plurality of line control devices 2, to 2n, so in addition to the parallel transmission lines 31 to 3n, loop-shaped transmission lines are required. High-speed transmission line (dataway)
It can also be replaced with a baseband transmission line.
以上のように、この発明の可変情報板制御システムによ
れば、情報板制御装置を上位の主制御装置と下位の複数
台の回線制御装置に分離し、主制御装置と複数台の回線
制御装置とを伝送路で接゛続し、回線制御装置の電源断
、保守、故障状態より回線制御装置の機能実行開始まで
のプログラムローデイングがバルクメモリ並列伝送路を
介して行われるために、ローディング時間が短縮され、
システムの稼動率が向上する。As described above, according to the variable information board control system of the present invention, the information board control device is separated into an upper main control device and a plurality of lower line control devices, and the main control device and the plurality of line control devices are connected via a transmission path, and program loading from the power-off, maintenance, or failure state of the line control device to the start of function execution of the line control device is performed via the bulk memory parallel transmission path, which reduces the loading time. is shortened,
System availability is improved.
また、主制御装置ハコード変換用にバルクメモリを使用
しており、回線制御装置のプログラム格納用として共用
されているために、回線制御装置用外部記憶装置は不要
となり、システムの構成要素が減少し、信頼性が向上す
るなどのすぐれた効果を奏するものである。In addition, bulk memory is used for main controller code conversion and is shared for storing programs for the line controller, eliminating the need for an external storage device for the line controller and reducing the number of system components. This has excellent effects such as improved reliability.
図はこの考案の可変情報板制御システムの一実施例の構
成を示すブロック図である。
１・・・・・・主制御装置、２、〜２ｎ・・・・・・回
線制御装置、３．〜３ｎ・・・・・・並列伝送路、４〜
４ｎ・・・・・・伝送回線、５〜５ｎ・・・・・・情報
板側伝送装置。The figure is a block diagram showing the configuration of an embodiment of the variable information board control system of this invention. 1... Main control device, 2, ~2n... Line control device, 3. ~3n...Parallel transmission line, 4~
4n...Transmission line, 5~5n...Information board side transmission device.
Claims (1)
ード変換処理を行なう主制御装置と、内部メモリを有し
上記主制御装置と高速伝送路を介して接続される複数の
回線制御装置と、この各回線制御装置と伝送路を介して
接続される複数の情報板伝送装置と、上記主制御装置に
接続され上記コード変換の機能プログラムおよび上記複
数の回線制御装置に対応して上記情報板伝送装置用の伝
送制御プログラムが格納されているバルクメモリとを有
し、電源断、保守、故障等に応じて対応する上記回線制
御装置から発生されるプログラムローデイング要求を受
信した上記主制御装置は上記バルクメモリから上記要求
を発生した回線制御装置に対応する上記伝送制御プログ
ラムを読出し、その回線制御装置の上記内部メモリに書
込むことを特徴とする可変情報板制御システム。1 a main control device that receives information from the traffic control computer and performs code conversion processing; a plurality of line control devices each having an internal memory and connected to the main control device via high-speed transmission lines; A plurality of information board transmission devices connected to each of the line control devices via transmission paths, a function program for code conversion connected to the main control device, and information board transmission in correspondence with the plurality of line control devices. The main control device has a bulk memory in which a transmission control program for the device is stored, and receives a program loading request generated from the line control device in response to a power outage, maintenance, failure, etc. A variable information board control system characterized in that the transmission control program corresponding to the line control device that has generated the request is read from the bulk memory and written into the internal memory of the line control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4374479A JPS599959B2 (en) | 1979-04-11 | 1979-04-11 | Variable information board control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4374479A JPS599959B2 (en) | 1979-04-11 | 1979-04-11 | Variable information board control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55135999A JPS55135999A (en) | 1980-10-23 |
| JPS599959B2 true JPS599959B2 (en) | 1984-03-06 |
Family
ID=12672266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4374479A Expired JPS599959B2 (en) | 1979-04-11 | 1979-04-11 | Variable information board control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599959B2 (en) |
-
1979
- 1979-04-11 JP JP4374479A patent/JPS599959B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55135999A (en) | 1980-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0122940B2 (en) | ||
| JPS599959B2 (en) | Variable information board control system | |
| JPS6321929B2 (en) | ||
| KR980007181A (en) | Main Processor Redundancy Device and Method of Asynchronous Transfer Mode Switch | |
| JPH0122653B2 (en) | ||
| JPS633351B2 (en) | ||
| JPH07503565A (en) | computer system | |
| JPS5941214B2 (en) | Condition monitoring method | |
| JPS592052B2 (en) | Bus control method | |
| JPS6057091B2 (en) | Common memory storage protection method | |
| JPS6239792B2 (en) | ||
| JPS6020779B2 (en) | Composite computer system | |
| JP3273191B2 (en) | Data transfer device | |
| JP3012402B2 (en) | Information processing system | |
| JPH0547657Y2 (en) | ||
| JPS604498B2 (en) | How to combine an electronic computer and a direct memory access device | |
| JPH0256697B2 (en) | ||
| JPS60222925A (en) | Magnetic disk device | |
| JPH08154277A (en) | Multiple transmission load control system | |
| JPH0782443B2 (en) | Task management method for operating system | |
| JPS63103330A (en) | Detecting system for misuse of address stack | |
| JPH0237458A (en) | Bus control system for redundant bus constitution | |
| JPS61213960A (en) | Data transmission system between cpus | |
| JPH04296957A (en) | Buffer memory controller | |
| JPH0314279B2 (en) |