JPS5997268A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は画像読取装置に関し、さらに詳しくは、主走査
方向に配列されたラインセンサと原稿とを相対的に副走
査方向に移動させて原稿像に対応した画像信号を出力す
るようにした画像読取装置に関する。

従来技術 近年、ＣＣＤイメージセンサの如く微小な光センサを多
数配列してアレイ状となし、この配列方向を主走査方向
として、原稿あるいは光学系やセンサを副走査方向に移
動させることにより原稿像を遂次センサ上に投影し、適
宜なタイミング信号てセンサ出力を取出して画像信号と
する画像読取装置か提案あるいは提供されている。

またこの種の画像読取装置と四速して、出力された画像
信号を記憶あるいは表示するための画像信号の処理装置
が提供されているが、従来は画像の読取と信号の処理と
は一体的な装置として、あるいは一対の専用機として構
成されており、一般的に他の機運との結合は不可能であ
った。

一方、いわゆるオフィスコンピュータやパーソナルコン
ビ１．−夕と呼ばれる、画像信号の処理機能を備えたデ
ータ処理装置が比較的安価に提供されるよう１こなって
きたことから、画像読取装置の出力をこれら一般のデー
タ処理装置を使って処理し、記憶やディスプレイを行わ
せることか試みられている。

このとき従来は、データ処理装置はその機種毎にデータ
の転送に係るシステムや速度が異なり、画像読取装置の
出力をそのままデータ処理装置に転送すると正価な画像
信号を得ることができないために、一般には一画像面分
の信号を記憶する機能を台Ｉｎえたインターフェイス装
置を設けたり、データ処理装置側のソフトウェア処理に
よって対処しなければならないといった問題点があった
。

目的 本発明はこのような点に着目してなされたもので、接続
された画像信号処理装置の信号取込み速度を計測して走
査速度を制御することにより、画像信号処理装置のデー
タ取込み速度の如何にかかわらず、正確な画像信号を転
送でき、またそのときにインターフェイスや信号処理装
置におけるソフトウェアの負担を軽減することのできる
画像読取装置を提供することを目的とするものである。

実施例 以下、本発明の実施例を１’２１面に従って説明する。

第：１図に画像読取装置（１）の概略断面図を示す。

画像読取装置（１）は、原稿（図示せず）を載置する原
稿載置ガラス（１０）と、たとえば緑色螢光管等を用い
た光源（２１）　、第１ミラー（２２）　、第２ミラー
（２３）　、第３ミラー（２４）及び結像レンズ（２５
）からなる走査光学系（２０）と、たとえばＣＣＤイメ
ージセンサ等を用いたラインセンサ（３０）と、走査光
学系（２０）をｐ］区動するモータ（４０）と、モータ
（４０）の駆動を制御するモータ駆動制御回路（５０）
及び、接続される画像信号処理装置（１００）　（第２
ヅ１参照）に対応してモータ（４０）の速度制御信号を
出力する制御りｉ置（６０）等を有する。

以上の構成において、光源（２１）と第１ミラー（２２
）とは一体向に所定の走査速度で図中左方へ移動して原
稿面を走査し、走査画像は第２．第３ミラー（２３）　
、　（２４）及びレンズ（２５）を介してラインセンサ
（３０）の受光面に投影される。このとき、第２゜第３
ミラー（２３）　、　（２４）は一体向に上記第１ミラ
ー（２２）の］／２の速度で図中左方へ移動する。

ラインセンサ（３０）は、たとえはＣＣＤの如き微小な
光センサを原稿の中方向（主走査方向）に対応させてア
レイ状に配列したものであって、光学系（２０）の走査
方向（副走査方向）への移動によって原稿１１１像か走
査されつつ投影され、後述するように、１ｉ１１Ｗ信号
処理装置からの転送要求信号によって、入射光量に対応
して蓄積されている電荷を放出する。このとき、画像信
号処理装置はその種類によって転送要求信号の出力タイ
ミングが異なるため、光学系（２０）の移動速度が一定
であると、副走査方向において一画累として処理される
原稿面」−の長さ関係か転送要求信号の出力タイミング
によって異なってくるという不都合を有する。

従って本発明の１■１像読取装置（１）においては、第
２図に示す如き制御装置ｆ（６０）を備え、これによっ
て、接続されたパーソナルコンピュータ等ノテータ処理
装置（ＩＯＱ）のデータ転送信号の周期を計測し、それ
に対応してモータ駆動制御回路（５ｏ）に速度信号を出
力してモータ（４ｏ）の駆動を制御し、データ処理装置
（１００）のデータ転送要求のタイミングによらず常に
副走査方向における単位走査距離を一定とする構成を有
する。

第２図の制御装置（６０）について、第３図のフローチ
ャート、第４図のタイミングチャートを参照して説明す
る。

画像読取装置（６０）に電源が投入されるとＣＰＵ（６
１）においてはまず初期設定の処理が実行される。初期
設定とはＣＰＵ（６１）内のＲＡＭ、レジスタ、カウン
タ等のクリア処理及びＲＯＭに記憶された初期設定デー
タの読出し、セット等の処理であり、必要に応じて光学
系（２０）等の位置的なチェックや光源（２１）　、モ
ータ（４０）の異常検出及び後述するモータ（４０）の
駆動速度制御データの標弗値（ダミー）設定等の処理を
実行しても良い。

この状態でデータ処理装置（１１００）からスタート信
号か出力されると、ＣＰＵ（６１）はバッファ（６２）
　。

入出力インターフェイス（６３）を介してそれを判別し
、バッファ（６４）を介してモータ駆動制御回路（５０
）にモータのスタート及び回転方向を指示する信号を出
力するものであるか、このとき、ＣＰＵ（６１）は、上
記スタート信号と共にデータ処理装置（１００）から出
力されるデータ転送要求信号（Ｓｒ（）を判別し、たと
えばＣＰｔＪ（６］　）内のレジスタ（ＲＥＧ）を用い
て基帖高速クロック信号を計数し、次の信号（Ｓｒ（）
が出力されるまでの周期を計測する。そして、この計測
データに基ついて適正なモータ速度（副走査速度）を計
録し、モータ速度制御データとして所定の記′障部にセ
ットする。

このデータに基ついてＣＰＵ（６１）から出力される速
度信号はＤ／Ａ変換器（６５）によってアナログ信号に
変換されてモータ駆動制御回路（５０）に入力され、た
とえばモータ（４０）に対する駆＠電圧値の制御か行わ
れる。モータ（４０）はＩ）　Ｃモータの如く速度制御
可能なものであって、具体的な速度制御のシステム自体
、たとえば特公昭５６−２５８６９号公報、特開昭５４
−．３５３１．２号公報等に示されるように一般によく
知られているものが適用でき、また本発明の趣旨に直接
関係しないので詳細な説明は省略する。

このようにしてモニタ（４０）の駆動速度がデータ処理
装置（Ｚｏｏ）のデータ転送要求信！、（Ｓｌ（）の周
期かう計算され、モータ（４０）はセットされた値に基
ついてル区動制御される。そして、第３図のフローチャ
ートにおける「その他の制御」において（４、モータ（
４０）の駆動によって光学系（２０）が移動し、これに
伴なって光源（２１）を点灯させ、所定の位置で画像有
効データ期間を示す信号（ＩＡ）をデータ処理装置（１
００）に送り、さらに走査終了位置におし）ではモータ
（４０）を逆転させて光学系（２０）を復帰させる等の
処理が実行される。

従って、画像読取り装置（１）は、画像読取り動作に先
立ってデータ処理装置（１００）のパルス信号（通を少
くとも２回ダミーリードし、これによってその走査移動
に必要な速度信号を得るように構成されている。

第２図にはさらに、ラインセンサ（３ｏ）から２値化回
路（３００）を介して出力される画像信号をデータ処理
像・す置（１００）に取込むためのタイミング制御回路
（２００）を示し、第５図にその具体例をブロック図で
示す。

第５図において、ラインセンサ（３ｏ）で得られたビデ
オ信号は２値化回路（３００）によって「１」「ｏ」で
表わされるディジタル信号に変換され、順次たとえば８
ビツトのシフトレジスタ（２０２）に直列的に印加され
、このシフトレジスタ（２０２）内に８ビツトのビデオ
信号か蓄積される毎にこの８ビツト分は並列にラッチバ
ッファ（２０３）に転送され、記・障される。

ラインセンサ（３０）の少なくとも］ライン分の記１意
容Ｆニー：を有する、ＲＡＭ（２０４）のデータ入力端
子がラッチバッファ（２０３）の出力端子と連結され、
このＩ賜４（２０４）　（７）アドレス入力端子はアド
レスカウンタ（２０５）の出力と連結されている。

アドレスカウンタ（２０５）のクロック入力端子はデー
タセレクタ（２０６）の出力端子と連結され、データセ
レクタ（２０６）の第１の入力端子Ａは、ラインセンサ
（３０）のビデオ信号の続出速度に対応した高速の第１
クロツクパルス（ＣＰＵ、）を出方するクロックジェネ
レータ（２０７）と連結され、また第２の入力端子Ｂは
、データ処理装置（１００）への読込速度に対応した第
２クロツクパルス（ＣＦ２）を出方する第１ハンドシェ
ーク制御回路（２０８）の出方端子と連結されている。

この構成によって、アドレスカウンタ（２０５）は、Ｒ
ＡＭ（２Ｑ　４　）へ書き込むが読み出すかにしたがっ
て第１クロツクパルス（ＣＰｌ）が第２クロツクパルス
（ＣＦ２）かのいずれかをカウントして、ｉ閘（２０４
，）に対してそのカウント値に応じたアドレス指定を行
う。

アドレスカウンタ（２０５）の計数完了端子（２０５ａ
）はラッチ（２０９）の入力端子と連結され、該ラッチ
（２０９）の出力端子はＲＡＭ（２０４）　（７）　Ｒ
／ｗ（読＋”ＪＶｉｎ　込）端子に連結されているとと
もに、第２ハンドシェーク制御回路（２１０）の端子（
２１，０−１，）に連結されている。

上述の第１ハンドシェーク制御回路（２０８）はデータ
処理装置（１００）から信号（ＢＦ）が供給されている
間は第２タロツクパルス（ＣＦ２　）を出力し、また信
号（ｎｉ；’）が供給されない間はパルス（ＣＦ２）の
出力を停止するとともに、ストローブ信号（ＳＴＢ）を
データ処理装置（１００）へ送出する。

一方策２ハンドシェーク制御回路（２１０）はデータ処
理装置（１００）からの信号（Ｓｌ−りをデータセレク
タ（２０６）に供給するとともに、ラッチ（２０９）か
らの信号を端子（２１０−１）に受けると、信号（ＳＩ
Ｎ）の出力を停止」二するとともに、信号（ＲＥＡＤＹ
）をデータ処理装置（１００）へ送出する。これによっ
て第２ハンドシェーク制御回路（２１，０）はＲＡＭ（
２０４）へのデータの書込動作中はデータ処理装置（：
１００）をデータ続出不可状態とし、またＲＡＭ（２０
４，）へのデータの書込終了によってデータの続出を許
可する。

なお第５図において（２１１）はＲＡＭ（２０４，）か
ら読み出したビデオ信号をデータ処理装置（１００）へ
送るライントライバである。

上記した構成を有する装置において、イメージセンサの
出力を２値化した信号はシフトレジスタ（２０２）に移
され、さらにラッチバッファ（２０３）に記憶される。

いまデータ処理装置（１００）から信号（ＳＨ）が出力
されると、この信号（ＳＩ−Ｉ）は第２ハンドシ亙−り
制御回路（２１，０）からクロックジェネレータ（２０
７）に印加され、該クロックジェネレータ（２０７）は
第３図に示す高速の第１クロツクパルス（ＣＰＩ）を出
力する。また信号（ＳＨ）はデータセレクタ（２０６）
にも印加され、端子Ａに印加される信号を端子Ｑに出力
するように切り換えて、第１クロツクパルス（ｃｒｌ）
をアドレスカウンタ（２０５）に送る。アドレスカウン
タ（２０５）はクロックパルス（ＣＰＵ、）を計数して
、その計数出力により、ＲＡＭ（２０４）のアドレスを
指定する。一方ＲＡＭ（２０４）は信号（Ｓｔ（）によ
り、書込状態にセットされているので、ＲＡＭ（２０４
）の指定されたアドレスにラッチバッファ（２０３）の
内容、即ち２４的のビデオ信号が順次記憶される。なお
信号（徂）がゞゞ０“でＣＰｌが所定値カウントされる
までの開信号（ＲＥＡＤＹ　）がハイレベルとなり、デ
ータ処理装置（１００）の読み込み動作を禁止する。

上記のようにして、ラインセンサ（３ｏ）の１ライン分
の各ビットのビデオ信号がＲＡＭ（２０４）に書き込ま
れたとき、カウンタ（２０５）は計数を完了して、端子
（２０５ａ）に計数完了信号（ＣＵ）を出力する。この
計数完了信号（ＣＵ）はラッチ（２０９）に印加され、
該ラッチ（２０９）の出力をハイレベルに反転させて、
ＲＡＭ（２０４）を続出状態に切り換えるとともに、デ
ータセレクタ（２０６）を、入力端子Ｂの信号が出力端
子Ｑ＋こ生じるようｌと切り換える。また＄２のハンド
シェーク制御回路（２１０）は信号（ＲＥＡＤＹ）をデ
ータ処理袋＠（１００）に送り、該データ処理装置（１
００）へのデータの瞥き込みを許可する。

ここで、データ処理装置（１０ｏ）から信号（ＢＦ）が
送られると、第１ハンドシェーク制御回路（２０８）は
低速の第２クロツクパルス（ＣＦ２）をデータセレクタ
（２０６）を介してカウンタ（２０５）に送る。カウン
タ（２０５）は第２クロツクパルス（ＣＦ２）を計数し
て、その計数内容に応じてＲＡＭ（２ｏ４）のアドレス
指定を行なう。ＲＡＭ（２０４）は第２クロツクパルス
（ＣＦ２）の速度にしたがって、該ＲＡＭ（２０４）内
に記憶されている、ビデオ信号を読み出して、ラインド
ライバー　（２ｉｌ）を介してデータ処理袋Ｆｌ　（１
００）へ送られる。

ＲＡＭ（２０４，）に記憶されている、ラインセンサの
１ライン分のビデオ信号が読み出された後、信号（ＳＦ
りか、再びデータ処理装置（１００）から送られると第
２ハンドシェーク制御回路（２１０）は、信号（ＲＥＡ
ＤＹ　）をハイレベルとして、データ処理装置（１００
）へのデータの書き込みを禁止し、一方クロックジェネ
レータ（２Ｃ１７）を起動し、かっＲＡＮＩ（２０４，
）を書込状態に切り換えて、再びラッチバッファ（２０
３）に記憶されている、ラインセンサ（３０）の後続の
１ライン分のビデオ信号をＲＡＭ（２０４）に書き込む
。

以下、上述と同様の動作をくり返して、データ処］！Ｊ
装置（１００）から信号（而）か送られると、ラインセ
ンサ（３０）のビデオ信号を、ラインセンサの読出速度
イこ適合した高速でＲＡＭ（２０４）に書き込み、その
書き込みか終了すると、データ処理装置（１００）の書
き込みｊ〉１１度に適合した速度で、ＲＡＭ（２０４）
の記憶データ、即ちラインセンサ（３０）のビデオ信号
を読み出す。

以上の説明において、画像信号の記憶、読出し動作は画
像有効データ期間を示す信号（ＴＡ）の出力期間中実行
されるものであるが、この信号（ＩＡ）は、たとえは光
学系（２０）の第１ミラー（２２）が所定位置に来たと
きに作動されるスイッチを設けることによって出力して
も良く、スタートしてからの時間によって出力制御して
も良い。

また、以−ヒの説明においては、信号（ＳＩ−りの周期
を剖１１１１するためにＣＰＵ（６１）内のレジスタ（
ＲＥＧ）を用いた例を示したが、ＣＰＵ（６１）外にカ
ウンタ用ＩＣを別設してＣＰＵ（６］−）の負担を軽減
するようにしても良い。その具体例を第６図に示す。

第６図において、カウンタ（６６）はクロック回路（６
７）の基準クロックパルスを計数するものであって、信
号（Ｓｌ−りの１回目の入力で計数動作を開始し、次の
入力でその動作を停止するように構成され、ＣＰＵ（６
１）はその計数値を読み取って速度制御信号を出力する
。この場合、カウンタ（６６）の計測値を直接、モータ
駆動制御回路（５０）に対する速度制御信号として用い
ても良い。

なお、第２図、第６図いずれの構成においても、ＣＰＵ
（６１）で計算される適正速度に該当するデータあるい
は速度制御信号として出力される信号を利用して、モー
タ（４０）のに駆動速度の変動に対応して適正な照明光
計を与えるために光源（２１）の光量を制御しても良い
。光量の制御としては、速度に略比例して光量を増加さ
せるように光源（２１）に対する印加電圧等を制御する
。印加される電圧と発光量の関係はあらかじめ知ること
ができるので、光量制御はラインセンサ（３０）の特性
及び２値化レベル等との関係から、実験的あるいは計算
によって上記モータ（４０）の速度と関係付けることが
できる。

光源（２１）の位相制御あるいは電圧制御による発光器
の制御は、これ自体よく知られている制御機構を利用す
ることができる。

また同様にして、上記信号（揃）の周期データから、ラ
インセンサ出力を増幅するときのゲインを制御しても良
く、２値化のための基準レベルを制御しても良い。

さらに、上記説明においてはいずれも、副走査として光
学系（２０）の移動によるものを示したが、本発明は原
稿を搬送するタイプのもの、即ち、原稿載置台が移動す
るもの、あるいはシート原稿をローラて搬送するもの等
にも適用し得仝。

さらに、上記説明においては、信号（伯）の周期の計測
を画像読取動作に先立って実行する例を示したが、これ
に代えて、あるいはこれと共に、データ処理装置（１０
０）による信号読取動作期間中の信号（Ｓｌ（）のパル
ス周期を計測し、モータ（４ｏ）の駆動速度を制御して
も良い。この場合のＣＰＵ（６１）における処理はたと
えば第７図のフローチャートに示す如き手順となる。こ
のフローチャートに示される例においては、連続的に信
号（ＳＩ（）の周期を計測するためにカウンタを２つ用
い、フラグ（Ｆｃ）によって動作中のカウンタを識別し
、信号（ｍｌ）の出力毎に動作しているカウンタのカウ
ント動作を停止させ、他のカウンタをスタートさせる。

そして、信号（箱）の出力毎にモータ（４０）の駆動速
度制御信号をセットするものである。

このようにすれば、たとえば信号（Ｓ）Ｔ）の周期が変
動する可能性のあるデータ処理装置に対しても正確なデ
ータ転送が可能となる。なお、この実施例の場合、電源
投入時の初期設定において、たとえばフラグ（Ｆｃ）を
１０“にセットすると共に、カウンタ２のカウント値と
して適当なダミーデータをセットしておいても良い。

効　　果 以上説明した如く本発明は、主走査方向に配列されたラ
インセンサと原稿とを相対的に副走査方向に移動させて
原稿像に対応した画像信号を出力する画像読取装置にお
いて、接続される画像信号処理装置からの信号転送同期
信号の周期を計測する計測手段と、該計測された周期に
応じて上記副走査方向の移動速度を制御する制御手段と
を備えた画像読取装置であるから、オフィスコンピュー
タ等を画像イ言号処理装置として利用するに際して汎用
性を高めることができ、接続される画像信号処理装置に
対応して正確な画像信号を転送することができるという
効果を有する。

【図面の簡単な説明】

第１図は画像読取装置の構成の具体例を示す断面図、第
２図はそのモータ駆動速度制御の機構を説明するための
ブロック図、第３図は制御の手順例を示すフローチャー
ト、第４図は画像信号処理に関する各信号の関係を示す
タイムチャート、第５図はラインセンサと画像信号処理
装置とを関連付ける制御回路の一例を示すブロック図、
第６図は本発明の他の実施例を示すブロック図、第７図
はさらに他の実施例の制御の手順例を示すフローチャー
トである。 １・・・画像読取装置、　　２０　・走査光学系、３０
・・・ラインセンサ、４０・・・モータ、５０・・・モ
ータ駆動制御回路、　６０・・・制御装置、６１・・・
ＣＰＵ、６５・・・Ｄ／Ａ変換器、６６・・カウンタ、
λＥＧ・・レジスタ。 出願人　ミノルタカメラ株式会社

Claims (1)

1. 【特許請求の範囲】 １、　主走晋方向に配列されたラインセンサと原稿とを
   相対的に副走査方向に移動させて原稿像に対応した画像
   信号を出力する画像読取装置において、 接続される画像信号処理装置からの信号転送同期信号の
   周期を計測する計測手段と、 該計測された周期に応じて上記副走査方向の移動速度を
   制御する制御手段と を備えたことを特徴とする画像読取装置。 ２、上記画像読取装置かさらに、少なくとも一ライン分
   の画像信号を記憶するバッファメモリと、」１記画像信
   号処理装置からの同期信号によって該バッファメモリに
   記憶されている画像信号を転送するインターフェイス回
   路とを有し、上記計測手段が、」１記同期信号の入力に
   伴って所定基準パルスの計数を開始するカウンタ手段を
   有してなる特許請求の範囲第１項記載の画像読取装置。