JPS5995725A - デジタル符号化信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ−デジタル及びデジタル−アナログ信
号変換に関する。

デジタル信号処理の出現と共にアナログ情報信号（例え
ばビデオもしくはオーディオ信号）をデジタル形式に変
換（すなわち符号化）シ、符号化信号をデジタル処理及
び／もしくは記録し、デジタル処理信号をアナログ形式
に再変換（すなわち復号）する多くの研究がなされてき
た。

このような目的に使用する一つの標準的なアナログ−デ
ジタル（Ａ−Ｄ）変換器はパルスコード変Ａ（ＰＣＭ）
として知られる技術を使用している。

この種の変調においては、所定の個別時間間隔中にアナ
ログ入力信号の振幅に比例する値の２進出力信号が発生
する。標準モデルでは１４ビツト及び１６ビツト２進コ
ード化出力信号が出される場合が多い。この桶の変換器
は高価であるのみならず伝送媒体内のビ、ットエラーに
対して非常に敏感である。従って従来技術のＰＣＭ装置
は典型的に複雑なエラー修正コードを使用している。イ
〒ｊ報信号をデジタル形式で記録する場合（例えばテー
プレコーダに記録する場合）、これらのコー１に関する
情報を倉む余分のビットは再生時にエラー修正を行うた
めに典傾的にテープに記録される。これによって゛オー
バヘラＹ　Ｉ＋情報が生じ、それを記録しなけＪｔばな
りない。オーバヘッドは全記録情報の４０％に達するこ
ともある。

ビットの欠落に関して鈍感な一つの技術にデルタ変調技
術がある。デルタ変調装置において、デジタル符号化信
号は芙際には２進ピツト流であり、谷々が２進値の一方
であり（すなわち一方は論理ｔｌ　Ｉ　１１すなわち゛
）・イ６であり他方は論理″０”すなわち６０−″であ
る）、前の時間間隔に対するアナログ信号値と比較した
場合の所定の個別時間間隔に対するアナログ信号の各セ
グメントの勾配全表わしている。ビット”　１　”はそ
の時間間隔に対してアナログ入力の勾配が正であること
を意味し、ピッ）　”　Ｏ”はその時間間隔に対してア
ナログ信号の勾配が負であることを意味する。デジタル
符号化信号を復号する場合、復号器はデジタル符号化信
号流のピッ）　”　１　”に応答してその出力振幅ヲ所
定量（″ステップサイズ”と呼ぶ）だげ増大させ且つ（
２）、デジタル符号化信号流のビット“０”に応答して
その出力振幅を所定量だけ低減することによシアナログ
信号を再編成する。デジタル信号流内の”１″及び５０
″ビツトの相対的優位はアナログ信号が立上ル中か、１
伸下中かもしくは実質的に一定かを示す。峙に゛１′ル
ベルの一連の連続ビットはビットにより示されるこれら
の時間間隔に対して連続的に増大するアナログ信号を示
し　＋１　Ｑ　Ｉ＋レベルの一連の連続ビットはビット
により示されるこれらの時間間隔に対して連続的に減少
するアナログ信号全示し、交番するＩＩ　０１＋及び°
“１′″ビツトはビットによシ示されるこれらの時間間
隔に対して一定振幅のアナログ信号を示す。

一つのデルタ変調技術によシアナログ信号を符号化する
場合、デジタル符号化信号は周期的クロック間隔によシ
前の時間間隔に対するアナログ入力信号値を現在の時間
間隔のアナログ入力信号値と比較して信号が増大中か減
少中かを決定し、増大中であれば２進ビツト″１″を発
生し減少中であれは２進ビツト″０″を発生することに
よりアナログ入力１に号から取シ出される。ｎ　ｌ　ｎ
値の各２通信号に対してデジタル信号を復号する場合に
はアナログ出力信号の最、絡値に所定量が加算され、Ｎ
　ＯＩＩ値各２進通信に対するデジタル信号を復号する
場合にはアナログ出力信号の最終値から所定量が減算さ
れる。前のアナログ信号値に対して加減算される所定量
が一定であるため、この技術は定デルタ変調もしくは非
適応形デルタ変調と呼ばれる。

定デルタ変調技術の一つのオリ点は（ステップサイズ増
分の数倍に等しい）小さな値の白ノイズ（″ディず−″
ノイズ呼ばれる）がアナログ信号を符号化する際にアナ
ログ信号に加算されノイズフロアが白レベルとなること
を保証できることである。さもなくばトーンノイズ（白
ノイズ以外のノイズ）が背景に存在してデコーダの再編
成アナログ出力に低レベル歪みを生じることがある。

この種のデルタ変調技術の難点はデジタル信号の復号時
にエラーを生じ易いことである。一種のエラーがテゝコ
ーグのスル−レートのｊ廿１１１仮によって生じ（元の
アナログ信号の斐化率に関するスルーレート）、それは
「勾配過負荷」と呼ばれ信号が急速に変化する時に生じ
る。特に復号プロセスに対して選定されだ復号勾配（す
なわち前のアナログ値に対して加減される増分量）が元
の入力信号の勾配とおよそ一致しない場合には、符号器
の入力アナログ信号と復号器から出されるＰ３：編成ア
ナログ出力信号との間に著しいエラーが生じる。増分量
（すなわち復号勾配）が一定に保持されると、クロック
期間中の入力信号の振幅の過大な変化（すなわち増分量
よりも大きい量）は復号出力に正確に丙生されないため
入力は狭い範囲の振幅変化に対してしか正確に符号化さ
れない。このような大きな入力変化に直面した場合、符
号器は゛°１″ビットもしくは°′０″ビットの連続記
号列を符号化して入力に遅れないような速度で出力を増
減しようとする。

定デルタ変調技術において生じるもう一種のエラーは″
量子化′°エラーであシ、それはクロック期間中とアナ
ログ入力信号の過少の変化が生じる時に生じる。このよ
うなエラーは再編成アナログ出力イΔ号のステップサイ
ズがその時間間隔に対する元のアナログ入力信号の実際
の増分値を連続的にオーバシュートする時（その時間間
隔に対する尤の信号の実際の変化が加えられる増分量よ
シも小さい時）に生じ、デジタル符号ｆヒ信号の“１″
及び“０″の交互ビットののこぎシ波個号を生じる。

ステップサイズすなわち復号アナログ出力信号に加えら
れる増分を壇犬すると、勾配過負荷の問題が軽減されて
回転率能力が改善されるが敲適化エラーの問題が強まる
。逆にステップサイズを減少すると最適化エラーの問題
は軽減されるが勾配過負荷の問題が強まシ復号器の回転
率能力が低減する。

各個別時間間隔の時間を低減することによシ装置の動作
を改善することができるが、これによって装置の帯域幅
条件、従ってコストが増大する。

勾配過負荷及び量子化エラーの問題を見服するだめに、
米国特許第４，１９０，８０１号及び第４，２５４，５
０２号に開示されているような適応形デルタ蛮調装置が
開発されている。典型的にこのような装置は再編成すな
わち復号アナログ信号に加える増分を変えて勾配を変え
アナログ入力信号を一層厳督に追跡する回路を有してい
る。従ってこれらの適応形装置は大きな動的範囲に適応
できる。典型的に本装置は基準信号に応答する積分器等
の信号発生装置を有している。基準信号は前の時間間隔
における信号値に対するその時間間隔における元のアナ
ログ信号の増分変化量の関数として変化し、従って基準
信号を使用してデジタル符号化信号の復号時にアナログ
信号に加減される増分の大きさ？＆えるのに使用できる
。米国特許第４，１９０，８０１号及び第４，２５４，
５０２号は夫夫符号器の増分の太ささ、すなわちステッ
プサイズを多くのクロックサイクルにわたって平均化し
た入力信号の誘導値（もしくは誘導値の二乗）に比例し
て変化させる適応形装置を開示している。

このような適応影信号は信号の動的範囲を増大させるが
欠点もある。復号器出力のステップサイズを連続的に変
えることにより、復号器の出力における量子化ノイズも
変化する。ディザ−ノイズを使用してこの量子化ノイズ
全マスクする場合、ディず−ノイズもステップサイズの
変化と共に変化して望ましくない歪みを除去しなければ
ならない。

このためディザ゛−ノイズは通常適応形変調システムに
は使用されない。その結果ノイズフロアは有限の階調を
有し、低レベルアナログ信号は許容できない程歪むこと
がある。さらにステップサイズが変ｒヒすると、システ
ムの量子化エラーは信号値と共に変化しノイズフロアが
変移することがある。

オーディオシステムにおいてこの変移フロアが信号より
も充分低くない場合、それは適正にマスクされずノイズ
゛ゾリージング″が可聴識別される。

また典型的な適応形システムにおいてステップサイズは
およそ５００〜１の範囲に対してしか調整できず、シス
テムの利用可能な動的範囲能力が制限される。さらにア
ナログ入力信号値を基準信号と比較するために使用する
比較器の非理想的動作による最小ステップサイズがある
。非理想的比較器は素子の品質に従っである最小値より
も低く降下する信号値の差に感応しない。

従来技術の欠点を実質的に低減もしくは克服することが
本発明の目的である。

アナログ信号をデジタル符号１ヒ形式に符号化し且つデ
ジタル符号化信号を復号して元のアナログ信号を最小の
歪で正確に再編成する改良型システムを提供することも
本発明の目的である。

適応形及び非適応形システムの前記利点ｆ１ｇし且つ欠
点に関する問題を克服すなわち実質的に低減した改良型
デルタ変調システムを提供することも本発明の目的であ
る。

デジタル符号化信号を復号する時に定ステップサイズを
使用して可変出力勾配を有する、デルタ変調システムを
提供し、同時にディず−ノイズを使用して量子化ノイズ
をマスクすることも本発明の目的である。

オーディオ信号伝送及び記録を行うようにされ且つデジ
タル符号化信号を復号する時に定ステップサイズを使用
して可聴識別可能なノイズフロアの変移を生じることな
く可変出力勾配を有するデルタ変調装置を提供すること
も本発明の目的である。

従来技術の非適応形及び適応形システムと較べた時に著
しく増強された動的範囲を有するデルタ変調装置を提供
することも本発明の目的である。

比較器の非理想的動作に対して実質的に感応しないデル
タ変調システムを提供するととも本発明の目的である。

アナログ技術にょ多信号が定ステップサイズとされ非適
応形及び適応形システムの利点が得られる１種類のデル
タ変調器を提供することも本発明の目的である。

アナログ技術を使用して廉価なアナログ／デジタル変換
器を提供することも本発明の目的である。

これら及びその他の目的は改良型信号符号化及び復号シ
ステムにより達成される。本発明の一局面に従って、（
１）、２進重み有信号からなる種類のデジタル符号化信
号としてアナログ信号を符号化し、それは個別の時間間
隔においてその時間間隔中のアナログ入力信号値と対応
する所定数の時間間隔における所定数の前のアナログ入
力信号値の関数としての基準信号との間の差の関数であ
シ、あるいは替りに（２）、デジタル符号化信号を復号
して元のアナログ信号を再編成するシステムが提供され
る。本システムはデジタル符号化信号に応答してデジタ
ル符号化信号の関数として制御信号を発生する装置を有
している。本装置はまた制御信号に応答してアナログ信
号に加えられる利得を制御信号の関数として変化させる
。

本発明のもう一つの局面に従ってアナログ電気的入力信
号を表わし前記信号に応答してデジタル符号化電気的出
力信号を発生するシステムが提供される。本装置は出力
信号が２進重み付は信号を有するようなデジタル符号化
出力信号発生装置を有し、２進重み付は信号は各々個別
時間間隔に対してその時間間隔におけるアナログ入力信
号値と対応する所定数の時間間隔における所定数の過去
のアナログ入力信号値の関数としての基準信号との間の
差の関数として発生される。本装置はまた制御信号に応
答してアナログ入力信号に加わる信号利得を変化させる
装置と、デジタル符号化出力信号に応答して制御信号を
発生する装置を有している。

本発明のさらにもう一つの局面に従ってアナログ電気的
入力信号を表わしそれに応答するデジタル符号化電気的
出力信号を発生する改良型システムが提供される。本シ
ステムはアナログ入力信号の現在値の関数として第１の
アナログ信号を出す装置と、第１のアナログ信号と第６
のアナログ信号との比較の関数として第２の信号を発生
する信号発生装置とを有し、後者は所定数の前の個別時
間間隔に対する過去のアナログ入力信号値の関数である
。本装置はまた第２の信号に応答してデジタル符号化信
号を発生する装置を有している。後者は２進重み付は信
号流からなっている。各２進重み付は信号は対応する個
別時間間隔において発生し、２進止み付は信号の各々の
２進値は対応する時間間隔における第１及び第６のアナ
ログ信号の関数である。

本発明のさらにもう一つの局面によりアナログ出力信号
を表わすデジタル符号化電気的入力信号に応答してアナ
ログ出力信号を発生ずるシステムが提供される。デジタ
ル符号化゛成気的入力信号は２進重み伺け（Ｆｉ号を有
し、各々が個別時間間隔においてその時間間隔中のアナ
ログ出力信号値と対応する所定数の時ｌｈ」間隔におけ
る所定数の前のアナログ出力信号値の関数としての基準
信号との差の関数となっている。本システムは所定数の
１１ｔｈ別時間間隔にわたるデジタル符号化信号値の関
数として第１のアナログ信号を発生する装置と、制御信
号に応答して第１のアナログ出力号に加わる信号利得を
制御信号の関数として変化させアナログ信号を出す装置
とデジタル符号化入力信号に応答してデジタル符号化信
号の関数として制御信号を発生する装置とを４している
。

本発明の・他の目的は一部自明でらシ一部は以後明白と
なるであろう。従って本発明は編成処理装置と菓子の組
合せと後記する詳細開示に示す部品配置とからなシ、そ
の出願範囲上特許請求の範囲に示す。

図において同じ部品には同じ番号を使用している。

第１Ａ図において符号器ユニットはオーディオもしくは
ビデオ信号等のアナログ人力情報信号を受信するように
された入力端子１０を有している。

入力端子１０は利得制御モジュール１４の信号入力端子
１２に接続されている。利得制御モジュール１４は入力
端子１２に生じるアナログ入力信号に加わる信号利得を
前記モジュールの制御信号入力端子１６に加わる制御信
号の関数として変化させて出力端子１８に動的に修正で
れたアナログ出力信号を出す装置である。モジュール１
４は（本発明の該受入である）マサチューセラ州、ニュ
ートンのｄｂｘ社から工Ｃ形状として市販されている電
圧制御増幅器もしくはデビット、イー、ブラックマーの
米国特許第３，７１４，４６２号に記載されているよう
な信号利得２嚢化させるために使用するいかなる種類の
信号マルチプレクサとすることもできる。このような電
圧制御増幅器は信号圧縮器として機能してアナログも号
を制御（’Ｍ号の振幅値の関数として動的に玉稿する。

このような圧縮波’ｊｌ’ｌは相イ１１（伸張技術と共
にデビット、イー、ブラックマーの米国特肝ム゛”、５
，７８９，１４５号に記載されている。出力Ｑｉ＋５子
１８のアナログ出力Ｑｍ　Ｊｒ５は正の感覚で加算接合
点２０に加えられる。仮名の出力は比較器２２の入力に
加えられる。比Ｍ＆器２２は接合点２０かも出される１
６号をシステム接地と比較する。比較器２２は二栃の信
号を出す：（ａ）、接合点２０から比較器に加えられる
信号が正のイロ号である時の正極性信号、反び（２）、
接合点２０から比較器に加えられる信号が負の信号でめ
るＵ、′］の負極性信号（Ｑｖの信号を含む）。

比較器２２の出力は比較器２２の信号出力状態を族１υ
ｊ的にサンプルする回路の入力に加えて各時間間隔にお
ける状態ｒ示す２進Ｍ；！Ｉ−付は信号を発生すること
がｍＦ！″ｆ１−い。サンプリング及び信号発生回路は
クロック２６によシクロツクされるＤ型フリップフロッ
プ２４の形状とすることが望ましい。良く知られたサン
プリング理論に従ってクロック信号の周波数は入力端子
１０に加わるアナログ入力信号の予測周波数スペクトル
の最高周波数の少なくとも２倍でなければならない。こ
うして例えば入力アナログ信号が２０．０００　Ｈｚま
での周波数スペクトル内のオーディオ信号であれば、ク
ロック２６に与えられるクロック周波数は少くとも４０
，０００　Ｈ２でなければならない。フリップフロップ
２４は夫々イし］励時間間隔（すなわちクロック２６に
より与えられる一つのクロック間隔）において２進重み
付信号流を出す。各２進重み付は信号は比較器２２から
Ｄ型フリツゾフロツゾへの入力が正の信号である場合に
一つの２進値を有し、フリップフロップへの入力がＯも
しくは負の信号である場合に第２の２進値を有している
。明らかに符号器の出力端子に生じるデジモル右・力比
出力信号はデジタル形式のアナログ入力信号を表わし、
各２進重み付は信号は対応する時間間隔に対するアナロ
グ信号の勾配に関する情報を含んでいる。

後記する理由によシ所定数の前の個別時間間隔において
端子１０に加えられるアナログ入力信号の勾配の履歴を
表わすアナログ信号を発生する濾波器に出力端子２８を
接続することによシ２つの４Ｘ（ｒ還ループが設けられ
る。この創波器は出力端子に出されるデジタル信号を受
信するように接続された入力端子を有する信号積分器３
０と、前記積分器３０の出力を受信するように接続され
且つ負の感覚で接合点２０に接続された出力を有するア
ナログ″緑壓予測抱波器″３２會含むことが望ましい。

一般的に積分器３０は長時間端子２８に出されるデジタ
ル出力信号を積分し、デジタル出力信号が一つの２進値
である場合（例えは論理〕・イであって比較器２２から
フリップフロップ２４への正の信号入力を示す場合）に
は積分器の出力は正に増大する信号であり、デジタル出
力信号がもう一つの２進値でちる場合（例えば論理ロー
であって比較器２２から７リツプフロツプ２４へのＯも
しくは負の信号入力を示す場合）には積分器の出力は負
に減少する信号である。線型予測弛波器３２は積分器３
０の出力における増大もしくは減少する信号と共に増減
するアナログ出力を出す。

後記するようにイ滅波器は信号口己憶装置として機能す
る容量装置を含み、そのアナログ出力信号が所定数の前
の時間間隔における端子１０のアナログ入力信号値を表
わすことが望ましい。

元のアナログ入力信号の誘導値もしくは誘導値の二乗ｆ
：測測定るよう々符号化プロセス中にステップサイズを
変える手段が防じられていないため、接合点２０、比較
器２２、フリップフロップ２４、積分器３０及び濾波器
３２によシ形成されるループは定デルタ変調器として機
能することがお判如いただけることと思う。このループ
゛は２進重み付は信号流からなるデジタル符号化出力信
号を出す。

各２進重み付は信号はタロツク２６によシ決定される所
定の個別時間間隔において発生し、アナログ線型予測薊
波器３２により記憶された過去の値に対してアナログ勾
配が正に増大するか減少するかを示す。接合点２０、比
較器２２、フリップフロップ２４、積分器３０及び線型
予測鯨波器３２は全て定デルタ変調器として機能するた
め、ディず−ノイズ源３６を正の感覚で接合点２０に加
えて機力ゾロセスを行う時にトーン変調が生じるのを防
止する。

モジュール１４の制御入力端子１６に加わる制御信号を
発生ずるために、レベル検出器３４０入力は積分器３０
のアナログ出力ｆ：受イ６するように４渋絖されておシ
その出力はモジュール１４の端子１６に接続されている
。検出器３４はその入力信号の振幅の関叡として出力信
号を発生するようにされたいかなる種類の装置とするこ
ともできる。

本装置はその入力信号のＲ６Ｍ値の１数として出力信号
全量す種類とすることが留栓しく、例えば１９７２年８
月１日伺デビット、イー、ブラックマーの米国特許８４
６，６８１．６１８号に記載されマ”）−チュー　セラ
州、ニュートンのａｂｘ社から製造販売されているＲＩ
ＡＢ検出器とすることができる。尖頭もしくは平均検出
器全使用することもできる。

端子２８に出されるチ゛ジタル符号化出力信号は特定応
用に従って任怠公知のデジタル技術によシ記録、記・世
、伝送その他の処理を行うことができる。例えばオーデ
ィオ伝号を処理する場合には、デジタル符号化信号をビ
デオテープレコーダにより処理してビデオテープ上に信
号を記録することができる。

第１Ａ図の符号化ユニットの発生するデジタル符号化信
号をゆ角する場合には、第１Ｂ図に示す機力ユニットヲ
使用することが望ましい。デジタル符号化信号は入力端
子４ｏにカ［１えられ、それは次に積分器３０Ａ及びア
ナログ？ｔＭ型予測敬波器３２Ａｖ有するぬ・、波器に
接続される。積分器３０Ａ及び濾波器３２Ａは第１Ａ図
の符号器ユニットの積分器３０及び姥波器３２と同じで
ある。積分器３０Ａは入力端子４０に加えられるデジタ
ル符号化信号をアナログ信号に変換する。積分器３０Ａ
の出力は４−．１波器３２Ａの入力に接Ｈされる。後者
は動波器３２Ａと同様に機能してデジタル入力信号に符
造化される予選定期間に対してアナログ信号サンプルの
ｗＷＸを記憶する。＋２ｉ７．波器３２Ａの出力は第１
得制御モジユール１４Ａの入力端子１２ａに接続され、
その出力端子１８Ａは作号器の出力端子４２に接続され
て再編成アナログ信会を出す。

レベル検出器３４Ａの入力は相°分器３０Ａの出力に応
答するように接続されており、その出力はモジュール１
４Ａの制仙１入力端子１６Ａに４妾続されている。米国
特許第３．７８９．１４５号の教示するところに従って
検出器３４Ａの出力が反Ｉ’＋ｔされ且つモジュール１
４Ａは第１Ａ図の符号器のモジュール１４によって行わ
れる信号圧縮に対して相補的に信号伸張を行うように設
定されているＡ！を除げば、デコーダのモジュール１４
Ａ及び検出器３４Ａは夫々符刊器のモジュール１４及び
検出器３４と１６１じである。第２Ａ図、第２Ｂ図、第
３Ａ図及びムも５Ｂ図の説明において明らかとなるよう
に、狭号器の全素子は符号器内に含まれ適正なスイッチ
ング回路を有する単一ユニット暑使用して、単一ユニッ
トヲ一方のモードと他方のモードとの間で単に切り替え
ることにより符号化及び復号を行うことができる。

デジタル符号化係号乞第１Ｂ図の谷号ユニットによりも
・号する場合には、後者の信号は入力端子４０に力［え
られる。デジタル信号は積分器４０によりアナログ信号
に変換され、アナログ出力号は端子４０　Ｋ　ｌｘえら
れる各２進重み付は信号の２進値に従って増減する。積
分器３０Ａのアナログ出力はに輩型予測徴・・波器３２
Ａ及び検出器３４ＡＶＣ加えられる。＃７波器３２Ａは
洋分器３０Ａのアナログ出力値を記憶して材（分器のア
ナログ出力イシタの履歴を表わし、従ってその値は特定
時間間隔における符号化プロセス中の信号圧縮の後にモ
ジュール１４の出力端子１８に住じる信号値に対応して
いる。１ｊ４ｊ波器３２Ａの出力がね号器のモジュール
１４の圧縮価号出力乞表わしているため、信号は相補的
に伸張しなければならない。モジュール１４Ａは相補信
号伸張を行うため端子４２の出力は符Ｊｉ４ｆ器ユニッ
トの入力端子１０に出される元のアナログ信号の再編成
部となる。

第２Ａ図及び第２Ｂ図において詳ａ回路Ｉ図は杓号器ユ
ニットの実施例に関するものである。図示するように加
号器ユニットの入力端子１００は元のアナログ入力信号
を受信する。入力端子１００はコンデンサ１０２を介し
て抵抗器１０４に接続され、それは次に１９７６年１月
６０日伺デビットイー・ブラックマーの米国特許第３．
７１４．４６２号に開示された種類の電圧制御増幅器（
■ＣＡ／もしぐはマサチュセッ州、ニュートンのｄｂｘ
社から市販されている箱゛圧制御増幅器の入力に接続さ
れる。

ＶＯＡ　１０６の出力は演算増幅器１０８を有する電流
／電圧変換器に接続されている。増幅器１０８はシステ
ム接地に接続された非反転入力及びＶＯＡ１０６の出力
を９偏するようＫ］要続されたル転入力ヲ有している。

’ｈｌｊ　’ＩＨ器１０８の出力は各帰還抵抗器１１０
及びコンデンサ１１２乞介してその反転入力ＶＣ接続さ
れている。増ｆ園器１０８の出力はデルタ変山器１１４
の入力にも接続されている。

変ｇＩｌ！！ｌ器１１４は低域４ζ・波器１１６、比較
器１１８、Ｄ型フリツフ０７０ツ７ｐ１２０、レベルシ
フタ１２２、積分器１２４及び線型予測沢・波器１２６
を含んでいる。

特に＆Ｉ波器１１６は抵抗器１３０を有しその一端は増
１隅器１０８の出力にコ妥続され他端はコンデンサ１３
２を介してシステム接地に接続され月つ抵抗器１３４ン
介して力ｒｌｌ接接合点３＆の比Ｖ点に接続されている
。後者は次に比較器１１８の入力に接続さ第１ている。

比較器１１８は従来技術で良く知られたいくつかの装置
の中の任意の一つとすることができ、差動対オリ得段と
して知られた種類とすること７′望ましい。

図示するように創波器１１６の出力抵抗器１３４は比←
Ａ！１３６を介してＮＰＮ　）ランシフタ１４０のベー
スに接続されている。トランジスタ１４０のエミッタは
対のＮＰＮ　トランジスタ１４２のエミッタに接続され
トランジスタの差動対を形成づ−る。

トランジスタ１４０及び１４２のエミッタは抵抗器１４
４と共にコンデンサ１４６に接続され、それは次にシス
テム接地に接続されている。利１抗器１４４は抵抗器１
４８及びコンデンサ１５０を介してシステム接地にも接
続されている。抵抗器１４８とコンデンサ１５０の接続
は直流負電位によりバイアスされる。差動対のトランジ
スタ１４２０ヘースは接地され、トランジスタ１４０及
び１４２のコレクタはコンデンサ１５２０両側）に接続
されている。トランジスタ１４０のコレクタはコンデン
サ１５４を介して各コンデンサ１５６及び１５８にも接
続されている。各コンデンサ１５６及び１５８は次にシ
ステム接地に接続されている。

トランジスタ１４０のごシフタは抵抗器１６０を介して
直流正電位源にも接続されている。トランジスタ１４２
σ）コレクタは抵抗器１６２ビ介して直流正電位源に接
続されている。トランジスタ１４０及び１４２のコレク
タは夫々演算増幅沿１６４０反転及び非反転入力にも接
続され、後者は比騙器１１８の出力？与える。比敦益の
出力は抵抗器１６６の両端１１」」に加わる直流正電位
源に接続され、次ＶｃＤ勘フリッゾフロップ１２０のＤ
入力Ｖｃｊ妥続される。フリップフロップ０１２ｏは入
力端子１００にカ［１えられる入力アナログ信号の予測
が高周波数の少くとも２倍の速度でクロック信号を出す
クロック１２３によりクロックさする。フリップフロッ
プのＱ出力端子は符勾器の出力端子１２１にデジタル出
方７出す、フリップフロップ１２０のＱ出力はデシタル
イシタインバータ１６８乞介してレベルシフタ１２２に
も接続されている。

４＃にインバータ１６８の出方は叛抗７５１７００両端
間に加えられる直流正電位源に接続されている。

インバータ１６８の出力は扉１１２上ビ押、抗器１１４
に力［Ｉえられ、それは次に抵抗器１１６を介して直流
正電位源及び積分器１２４の入力に接続されろ。イユ′
イ分器１２４の入ブ１は演算増幅器１７８の反転入プ１
に接続され、その非反転入力はシステム接地に接地され
ている。演算増幅器１７８の出力は各帰還和−打器１８
０及びヅ仔還コンデンサ１８２乞介１２てその反転入力
に接続されている。増幅器１γ８の出力は第２Ｂ図に関
して後記するように低帯泥＃器２１０の入力のみならず
勝四り予測ｊ’１ｊｊｊ波器１２６の入力にも接続され
ている。

特に増１ｑ８器１７８の出力はｌ、Ｑ７彼器１２６の折
１初器１８０を介してηφ・波器の出力に％、ｙ、　続
されている。

洞波器の出力はコンデンサ１８２ン介して律゛打器１８
４に−ｆ２１Ｐ続され、それは次にシステム接方υに接
続されている。妃波器１２゛６の出力は和−打器１８６
ン介して比較臓１３６に接続されている。釈・波器１３
６は従って抵抗器１８０及び１８４及び幾分変ることは
あるがクロック１２３により設定されるザンフ０リング
速度よりもおよそ４００〜６００倍遅い速度で充放電す
るように鰻計されたコンデンサ１８２からなるＲｅ回路
４４ｄである。制約はしないがタロとして入力アナログ
何月は２０　Ｈ２〜２０　ＫＥｚの範囲内のオーディオ
何列で゛あり、クロック１２３からのクロック係郵°周
波数はおよそ７００　ＫＨｚ″′Ｃ′あり、抵抗器１δ
０及び１８４は夫夫２００及びろ３Ωでありコンデンサ
１８２は０．１１６８μＦである。

デジタル形式に符刊化する時に入力アナログ信号のトラ
ッキング７良くするために、符＠器出力端子１２１の変
調器１１４の出力か過渡加速回路２０ａの入力に力ｐえ
られる。特に出力端子１２１は抵抗器２０２を介して直
流正電位源に接続され七つデジタル級検出器２０４の入
力に直接接続され、後者は出力端子１２１に生じる正及
び弁の逐イグの各々に対してパルス乞出す。縁検出器２
０４の出力は次にワンショット２０６の入力に加えられ
、そのＱ出力はＮＰＮ　）ランシフタ２０８のベースに
接続されている。後者のコレクタは直流正電位源に直接
接続されている。抵抗器２１０はワンショット（２０６
の出力に対スる“）０ルアツブ″トランジスタとｌ−て
使用さ才する。トランジスタ２０８のエミッタ出力は６
．・・波器回路左：クヶ介してプレエンファシス回路網
２３２の出力に力［・えら才１、後者については第２Ｂ
図ｙ＝ついて後記する。

１）ｊＪ　Ｆｆ己したよ’）　ＶＣｉｉ’ｉ分器１２４
の汗乏算上古１１都器１７８の出力は＆！２Ｂ図の３次
低域１ｊｊｊｌ汲器２１０の入力にノ２ｆ続されている
。波箔はコンテゝンサ２１４を介してシステム接地に、
接続され且つ拓シ九器２１６に直接４妾Ｈ７された入力
抵抗器２１２を含んでいる。

担−断器２１６はコンデンサ１１８を介して抵抗器２２
０に接続され、次に直流負電位源にＪｄ続さ才１゜てい
る。抵抗器２１６は抵抗器２２２にも接続さ！”、’Ｃ
れは次にコンデンサ２２４を介してシステム接地に接続
され上つ、Ｉ！：断器２２６［１ｉｉｉ接接続されてい
る。後のＪｇ、断器はＮＰＩＩ　トランジスタ２２８の
ベースて接続さ才ｔ１　そ０）コレクタ（′、ｌ：直流
正直流源電位源さ第１エミツタは卦打器２２０を介して
直流負電位源に接Ａσ１・されている。トランジスタ２
２８のエミッタからの総・波器２１０の出力はコンデン
サ２３０に接続されている。後届は次にプレエンファシ
ス回路網２３２の入力に４，１（続されている。

プレエンファシス回路、ｉ′＋ｌ：ｌ　２３２は検出径
路内の高周波数を予め強調し、従ってｖｃＡｌｏ　Ｅｉ
によりアナログイト号に力ｐわる水１傅量は一般的に缶
周波数よりも尚周液数に対してｌ」・さくなる。高周波
プレエンファシス（・丁従：来技術で良く匁１られた技
術で゛ある。

例えばブラックマー等の米国特許ｉ４．１ｏ１．ｓ４９
号及び第４，１３６，３１４号参照、回路網２３２０入
力は抵抗器２３４を介して出力にｊ妥続され且つコンデ
ンサ２３６乞介して抵抗器２３８に接続さ、ｌｔ、それ
は次に回路網の出力に接続されている。

回路網はまたル打器２４０を介して抵抗器２４２に接続
され、次に逼渡加速回路２０８の出力２０９に接続され
ている。和、断器２４０はまたコンデンサ２４４を介し
てシステム接地にも接続さ、ｔしている。回路網２３２
の出力はレベル検出器２５０の入力に法統されている。

第ＩＡＩ！！！、ｌ［関して説明したように杉・出ｔ’
ｉ’；　２５０は入力１宕ぢのＲＭＳ　（ｉ！］の度］
数である信号を出力に出すよ“５　＆ＣさＩｔに、１１
類のセンサとすることが望ましい。このような検出器は
従来技術で良く知られて」６す、例えばデビットイー・
ブラックマーの米国特許第３．６８１．６１８月に記載
さノｔたＬ１類のＲＭＳ”ｆ’Ｊ　ｆｆｆ　Ｗ　モしく
はマサチュセツ州、ニュートンのｄｂｘ社から市販され
ている種類のＲＭＳ杉、出ｇ；「とすることかできる。

ｄ’ｂｘ社から按分チップとして重版さｉｃている’Ｆ
Ｍ類のＲシ１８払出器ン使用する堀合には、入力はチッ
プ０のピゝンｉ［力１１えられビンγはチップの出力を
出す。チップのビン６は二重１寺定数回路２５１に接続
されてｉ％速％′放を行う、すなわち入力の大きな信号
変化に対してはチップ０の出力において高速充放電を行
い定常状態の入力１ざ号に対しては出力に低リップル緩
変化信号７出す。このような回路は従来技術において良
く知られており、それ自信！゛は本発明の一部馨形成し
ない。図示１゛るようにビ′ン６は利−断器２５２を介
して直流負電位源に」友続さｚｌており且つコンデンサ
２５４を介して演算増幅器２５６の反転入力に接続され
ている。後者はシステム接地に」≠枕された非反転入力
及び各帰還抵抗器２５８及び帰還コンデンサ２６０を介
して反転入力に接続された出力を有している。増幅器２
５６の出力は（１）ダイオード２６２のアノード及びダ
イオード２６４のカソードに接続され、それは増幅器の
反転入力に接続されたカソード及びアノードを有し、さ
ら［（２＋コンデンサ２６６乞介してビン６と抵抗器２
５２の接合虞に接続されている。

検出器２５０の出力は反転増幅器２６８に接続されてい
る。増幅器２６８の非反転入力は担−断器２７０を介し
てシステム接地に接続され且つ抵抗器２７２を介してポ
テンショメータ２７４の腕に接続されている。後者は直
流正負電位源に夫々接続だれた両端？有している。増幅
器２６８の出力は帰還抵抗器２１６乞介して非反転入力
に」妾続され旧つ第２Ａ図のｖｃＡｌ　０６の節」個］
イｇ号人力に直接接続されている。

最後ＶｃｖＣＡ１０６が充分なノイズ乞発生しない場合
には、白ディナーノイズ乞発生するノイズ発生器２８１
〕を抄抗鼎２８２をブトして比駁点１３６ｖｃ　３＞＞
続することかできる。

第６Ａ図及び第６Ｂ図に出力島１６子１２１にお（１て
第２Ａｌン１及び第２Ｂ図１の狗匙器ユニットから出さ
れるデジタルね嬰Ｈし出力係号をり刊″Ｊ−る如ましイ
有＋：器ユニットを示１゜デジタル信号を介号するため
Ｖｃ爾渚は第６Ａ図の人力ｙ１１゜子３００に力１えら
れる。入力３００は入力４ｉ千３υ０乞デジタル偏号イ
ンバータ１６８Ａの入力にＪＡ続することによりレベル
シフタ１２２ＡＶこ接続されて℃・る。信号インバータ
１６８Ａの出力シ耐砥ｊ）１．器１７０Ａケ介して直流
正電位源に接続され払わし器１７４Ａを介して積分器１
２４Ａに接続されでいる。４）（分器１２４Ａの入力は
増幅器１７’８Ａｌ）反転入力に接続されている。後者
はシステム接地に衆萩された非反転入力及び各ＡｔＩ’
　ｆｈｌ机抗益１ＢＯＡ及びコンテゞンザｔａ２Ａｖ介
して接続された出力２有して（・る。増幅器１７８Ａの
反転入力は抵抗器１７６八を介して面流狛電位源に接続
されてし・る。増幅器１７８Ａの出力は緋型予向ｊ鋤波
器１２６ＡＫ接しニされている。匿名は抵抗器１８０Ａ
を介してコンデンサ１８２Ａに接続された入力を有し、
それ（・ま次に抵抗器１８４Ａ馨介してシステム（要地
に長続されでいる。抵抗器１ＳＯＡシ、・ニー５：＝た
葭・波器１２６の出力にも辰続され、そＩｊは沃にコン
デンサ３０２ＶＣ抜珪さスしている。後者は汎！、　Ｊ
’、ｌＬ　ｇｔエン　０４を介してコンデンサ３０６Ｋ
ｊ妥続さ臘１、そり１．はン；（にシステム接地に接赴
゛１ニされている。担り１．器３０’４はまた第３　Ｂ
　Ｌ、？Ｊ　ＶＣ示すようＶＣＩ抗器打器８にも加えら
れ、後者は■ＣＡ　ｉ　Ｑ　５　Ａの入力（てツＣ２続
さ、九ている。後者の出力は演算−”ｆｆｉ　’閤器１
０８Ａを有する血圧／電流４゛ご」ｙ１器にｒｉ続さｉ
ｃている。

増１．％＝、：　１０８　ｈの非反転入力はシステム接
地に接、読され、その出力は帰還拭−抗滞１１０Ａ及び
コンデンサ１１２Ａの各々２介して接続されている。

増幅器１０８Ａの出力に了たｔｉｔ抗器打器７を介して
接続さノ１て再編成アナロダ出力乞出すね１号器ユニッ
トの出力Ｑ’＋ｆＡ　：ＦＹ　＆’イ共゛する。

入力端子３００はまた瑯渡力［・速回路２０２八を介し
て／ｌｌ−化プロセスに使用したように相補的に接続さ
れている。ｔ１寺６て入力部子３００は；Ｌｖ：ｉ力「
・速回路２［］２Ａの入力のみならず抵抗器２０２　Ａ
　”ｘ介して直流正電位源に接続されている。回路２０
２への入力はデジタル縁検出器２０４Ａの入力に接続さ
ワ１、その出力はワンショツ）２０６Ａに接続されてい
る。後者のＱ出力はＰＮＰ　）ランシフタ２０８Ａのベ
ース［接続されている。後者のコレクタは直流正電位源
に接続さハている。％ｊ抗打器１０Ａはワンショット２
０６Ａの出力の“）０ルアツブ″′抵抗器として機能す
る。加速回路２０２Ａの出力はトランジスタ２０８　Ａ
　（７，）エミッター′こ出され点２Ｌ１９Ａに加えら
れる。

第１Ｂ図に関して前記したように利得制御モジュールに
加えられる制御信号は積分器の出力に応答する。従って
第６Ａ図に示すように積分器１２４Ａアの出力は抵抗器
２１２Ａを介してコンデンサ２１４Ａに接続され、それ
は次にシステム接地に接続されている。抵抗器２１２Ａ
とコンデンサ２１４Ａの接続点は抵抗器２１６Ａを介し
てコンデンサ２１８Ａ及び抵抗器２２２Ａに接続されて
いる。コンデンサ２１８Ａは抵抗器２２０Ａを介して直
流負電位源にｌ’７　Ｎｉされている。抵抗器２２２Ａ
は次にコンデンサ２２４を介してシステム接地に接続さ
れている。抵抗器２２２Ａとコンデンサ２２４への接合
点は抵抗器２２６ＡＫ接続され、それは次にトランジス
タ２２８Ａのベースにｋ　ＲＹｔされている。

トランジスタ２２８Ａは直流正電位源に接続されたコレ
クタ及びコンデンサ２１８Ａと抵抗器２２０Ａの接合点
にｆ＆　Ｒｇｔされたエミッタを有している。トランジ
スタ２２８へのエミッタはコンデンサ２３０Ａにも接続
されている。後者は次にプレエンファシス回路網２３２
Ａに接続されている。後者は抵抗器２３４Ａを介して回
路網の出力に、またコンデンサ２３６Ａを介して抵抗器
２３８Ａに接続された人力をイイし、後者は次に回路網
２３２への出力にも接続されている。回路網２３２Ａの
出力は抵抗ｈｉｙ　’１４０　Ａに接続され、それは次
に抵抗器２４２Ａを介して過渡加速回路２０２Ａの出力
点２０９Ａ及びコンデンサ２４４Ａを介してシステム接
地に接続されている。回路網２３２Ａの出力はまた第２
Ｂ図のレベル検出器２５０Ａの入力にも接続されている
。二重時定数回路２５１Ａは検出器２５０Ａの６ビンに
接続されている。回路２５１Ａは第２Ｂ図の回路２５１
と同じである。６ビンはコンデンサ２５４Ａを介して増
幅器２５６Ａの反転入力に接続されている。後者はシス
テム接地に接続された非反転入力とダイオード２６４Ａ
のカソード及びダイオード２６２人のアノードに接続さ
れた出力を有している。ダイオード２６２Ａのカソード
及びダイオード２６４へのアノードは夫々増幅器２５６
への反転入力に接続されている。２５６への出力も夫々
畑違抵抗器２５８Ａ及びコンデンサ２６ＯＡを介して反
転入力２５６Ａに接続されている。演算増幅器２５６Ａ
の出力もコンデンサ２６６Ａを介して便用器２５０Ａの
６ビン及び抵抗器２５２ＡＫ接続され、次に直流負電位
源に接続されている。レベ）Ｖ検出器２５０Ａの出力は
第６Ｂ図にボすように増幅器２６８Ａの非反転入力に接
続されている。後者は抵抗器２７０Ａを介してシステム
接地に接続された反転入力及び抵抗器２７２Ａを介して
ポテンショメータ２７４Ａの腕に接続された反転入力を
宿している。後者は両端が夫々直流正負′隘位源に接続
されている。増幅器２６８Ａの出力は加速抵抗器２７６
Ａを介して反転入力に接続され且つＶＯＡ　１０６　Ａ
のｔｍｌＪ御信号大信号入力端子接続されている。

動作上（電圧信号の形状の）アナログｔｕｂ信号が第２
Ａ図の符号器ユニツ）Ｉ　Ｄｏの入力端子１００に加え
られる。入力電圧１百号はコンデンサ１０２及び抵抗器
１０４により電流に変換されｖａＡｌ　０６の入力に加
えられる。ＶＣＡ　１０６はレベル検出器２５０が発生
し増幅器２６８の出力に出される制御信号の関数として
１−号に信号利得を与える。前記したようにＶＯＡ　１
０６の出力は動的に圧縮されたアナログ信号である。こ
の１ｄ号はアナログ′電圧信号に変換され、次に貧８′
１ｉｌ器１１４の低域濾波器１１６の入力に加えられる
。濾波器１１６は信号に存在する望ましくない尚周波を
除去する。濾波器１１６のアナログ電圧出力は比較点１
３６に加えられ、そこでアナログ線型予測濾波器１２６
のアナログ′電圧出力と比較される（すなわち代数旧に
加算される）。後記するように濾波器１２６はクロック
１２３により足まる所定数の現在の時間間隔の直ｌσの
時１ｉ３」間ｈ′；１に対する低域濾波器１１６のアナ
ログ電圧出力値の１υ歴の関数としてアナログ′亀圧を
出す。線型予測濾波器のアナログ電圧出力はまた反転さ
れ、電圧が同じであれば比較点１３６はシステム接地さ
れる。比較を行う時同間隔中に湯、波器１１６の出力電
圧の振１Ｉｌｉ：！かｔｌト波器１２６の出力よりも大
きければ、比較点１３６の′電圧は正となるっ従来技術
で良く知られているように比較器１１８は常に比較点１
３６の入力をシステム接地とする。こうして比較点１３
６の正の電圧入力により比較器１１８の出力は負となる
。フリップフロップがクロック１２３からのクロックパ
ルスを受１ｇする時間中にフリップフロップ１２０のＤ
入力が負であるため、フリップフロップのＱ出力は２進
重み付は信号となりそのロー状態はその時間間隔に対す
る増大信号を示す。

この信号はデジタル符号化信号の一部として符号器の出
力端子１２１に出される。２通信号はまたデジタル信号
インバータ１２２により反転され、インバータの出力は
ハイ状態の２進恵み付は信号となる。正の電圧パルス形
状のこのハイデジタル信号の電圧レベルはレベルシフタ
１２２により増大されて積分器１２４に加えられる。パ
ルスは積分されクロック１２３により設定される時間間
隔にわたってアナログ電圧に変換する。レベルシ７りの
各デジタルパルス出力は笑質的に同垣の信号エネルギを
含んでいるため、各パルスに対する積分器の増分出力（
すなわちステップサイズ）は同じとなる。正の電圧であ
るこの増分出力はアナログ線型予測溝波器１２６の入力
に与えられそこに記憶される（すなわちコンデンサ１８
２をハイレベルに充電する）。

逆に比較点１３６において比較がなされる時１１」」曲
隔中に濾波器１１６の出力電圧の振幅が酪波器１２６の
出力よりも小さい場合には、比較点１３６の電圧は負と
なる。比較器１１８は再び比較点１３６の入力をシステ
ム接地に駆動し、比較点１３６の負電圧入力により比較
器１１８の出力は正となる。フリップ７０ツブかクロッ
ク１２３がラノクロツクパ゛ルスを受信する時間中に７
リツプンロツフ０１２０のＤ入力が正であるため、フリ
ップフロップのＱ出力はハイ状態の２進京み付は信号と
なりその時向間隔に対する減少信号を示す。

この信号はデジタル符号化信号の一部として符号器の出
力端子１２１に出される。２進信号はまたデジタル信号
インバータ１２２により反転され、インバータの出力は
ロー状ノ眼の２進重み付は信号となる。負の電圧パルス
形式のこのローデジタル信号の電圧レベルはレベルシフ
タ１２２により増大されて（正の電圧パルスが出される
時と同じ比率で一層負となって同量の１３号エネルギを
含む）積分器１２４に加えられる。パルスは相分されて
クロック１２３により設定される時間間隔にわたってア
ナログ電圧に変換される。レベルシフタの各デジタルパ
ルス出力は実質的に同量の信号エネルギを含んでいろた
め、各パルスに対する積分器の増分出力（すなわちステ
ップサイズ）は等しい。

負の電圧であるこの増分出力はアナログ線型予測濾波器
１２６の入力に加えられそこに記憶される（すなわち充
電を低減してコンデンサ１８２両端間の電圧を低減する
）。

制御信号を発生するために積分器１２４の出力が低域始
、波器２１０を介して印加され、望ましくない低周波数
を除去してプレエンファシス回路網２３２に加えられる
。検出器２５０は回路網２３２から出される入力のＲＭ
Ｓ値の関数としてその出力に直流ｆｉ号を出す。検出器
２５０の出力は反転され制御信号としてＶＣＡ　１０６
に加えられる。ＶＯＡはアナログ信号を圧縮し圧縮信号
が動的に一層定要調器１１４に整合して良好なトラッキ
ングが得られ勾配過負荷が生じにくくなるように機能す
る。

しかしながら圧湖技術を使用して正解にトラックするこ
とができる非常に急速に変化する信号に対しては、フリ
ップフロップ１２０のデジタル出力が過渡加速回路２０
０に加えられる。

特に２進重み付はパルス流が縁検出器２０４に加えられ
る。後者はフリップフロップ１２０のデジタル出力値が
間化する時、すな４つぢノ・イからローもしくはローか
らハイへの適格を検出し、このような各追啓に応答して
パルスを出す。これらのパルスは再トリガ可能ワンショ
ット２０６０入力に加えられる。ハイからロー及びロー
からノ翫イへ辺移するたびにワンショットが点火されワ
ンショットのｃｈ　ａｉ力はローとなる。（ｉＲ計上の
選択φ項として調整はできるが例えばおよそ２０の）一
連の連続ローもしくはバイパルスが変調器が反応できな
いような速い回転量でアナログ人カイａ号が増減してい
ることを示している場合には、ワンショットが時１８」
限れしてＱ出力がハーイとなりトランジスタ２０８が導
通して点２０９に電流を生じる。

この信号はプレエンファシス回路網２３２の出力におけ
るｆＮ号に加えられ、検出器２５００Å力に印加される
。これによって検出器２５００Å力に加わる入力信号が
増大してｖａｈ　１０６に加わる制御信号出力が増大し
大きな信号圧縮を行う。

第２Ａ図及び第２Ｂ図の符号器ユニットから出されるデ
ジタル符号化信号を後者する場合には、信号は第６Ａ図
及び第６Ｂ図の後号器ユニットの入力３００に加えられ
る。各２進重み付は信号はデジタル信号インバータ１６
８Ａにより反転され、レベルシフタ１２２Ａにより振幅
が変えられる。

次に各信号は積分器１２４Ａに加えられ、それは符号器
の積分器１２４と同様に機能する。２進信号がハイ状態
であれば、それは正の電圧パルス形式である。この正の
電圧パルスを積分器１２４に加えてパルスを積分し、（
デジタル入力信号のパルス繰返率により定まる）時間間
隔にわたってアナログ電圧に変換する。各デジタルパル
スが実質的に同量の信号エネルギを含んでいるため、各
パルスに対する積分器の増分出力（すなわちステップサ
イズ）は同じとなる。正の電圧であるこの増分出力はア
ナログ線型予測濾波器１２６Ａの入力に与えられそこに
記″邑される（すなわちコンデン”＋１８２　Ａをハイ
レベルに充電する）。

逆に端子３００の２進信号入力がハイ状態であれは、そ
れは反転されてレベルシフタ１２２Ａにより振幅が斐え
られる。反転されたロー２進信号は積分器１２４Ａの入
力に加えられる。このロー信号は負の電圧パルス形状で
あり積分されて入力１ｉ号のパルス繰返率により設定さ
れる詩間間ｈ”・１・寺にわたってアナログ電圧に変換
される。レベルシフタの各デジタルパルス出力は実質的
に回置の信号エネルギを含んでいるため、各パル゛スに
対する積分器の増分出力（すなわちステップサイズ）は
同じである。負電圧であるこの増分出力はアナログ線型
予測濾波器１２６Ａの入力に与えられてそこに記憶され
る（すなわちゴΣ電従ってコンデンサ１８２人両端間の
′電圧を低減する）。出力はＶＯＡ１０６Ａに送られそ
こで信号に利得が加えられレベル検出器２５０Ａから出
される制御信号の関数として信号伸張が行われる。この
信号伸張は符号化プロセス中に行われる信号伸張と相補
的であり、従って復号器の出力端子３０８に出される信
号は元の形状に動的に回復する。

制御信号を発生するために積分器１２４Ａの出力が濾波
器２１０Ａにより濾波されてプレエンファシス回路網２
３２Ａに加えられ、次に検出器２５０Ａに加えられる。

検出器２５０Ａの出力、すなわち検ＩＢ器の入力のＲＭ
Ｓの関数値を有する直流信号が増幅器２６８Ａに加えら
れる。後者の出力はＶＣ！Ａ１Ｑ　５　Ａに制御信号を
出す。

最後にデジタル符号化１百号を復号する開に正確な量の
伸張を行うことを保証するために、端子３００のデジタ
ル入力信号が縁検出器２０４Ａに加えられ次にワンショ
ット２０６Ａに加えられる。

ワンショットも同様に作動し一連の連続ローもしくはハ
イ信号が端子３００に出されると、ワンショツ）２０６
Ａの入力には信号が加えられない。

これによってＱ出力がハイとなりトランジスタ２０８Ａ
が尋迂して検出器２５０Ａの入力に信号を加える。

アナログｆ目号の正確な再編成を保証するために、復号
器ユニットの全素子が符号器の対応する素子と同じであ
ることがお判りいただけることと思う。

このため図示しないが２つのユニットを単一ユニットと
して組合せて適切なスイッチングにより符号化モードか
ら復号モードに切り替えることができる。さらに従来技
術で公知の等価素子を前記したものと置換することがで
きる。例えは他の種類の利得制御モジュール、レベル検
出器及び線型予測浦波器を使用することができる。

ｆｊｉｊ記シスナシステムつかの利点を翁している。

符号化（復号化）プロセスに定デルタ変調器１１４（及
び１１４Ａ）を使用することにより定デルタ変調器の利
点が得られ、信号比較技術を使用して各ステップサイズ
内において復号器のアナログ出力を変えることにより適
応形デルタ変調器の利点が得られる。こうして本システ
ムはデジタル符号化ｆｉｊ号を復号する時に定ステップ
サイズを使用することにより可変勾配出力が得られ、同
時にディザ−ノイズを使用して量子化ノイズをマスクす
るようにされている。本システムは定ステップサイズを
使用して可変勾配出力が得られ、従って本システムをオ
ーディオ信号の処理に使用する時にはノイズフロアを可
聴シフトすることなくデジタル符号化信号を復号するこ
とができる。信号比較技術を使用することによりシステ
ムの動的範囲は従来技術の適応形システムに較べ（最大
およそ３０．０００　：　１　）著しく増強される（　
１２　Ｄ　ａＢすなわち１，０００．０００　：　１　
）。本システムは比較器の非理想的動作に対して実質的
に感ｊ心しない。

信号は定ステップを使用してアナログ技術により変化さ
れ非適応形及び適応形システムの両方の利点が得られ比
較的廉価なアナログ／デジタル変換襟が得られる。

アナログ信号を符号化しデジタル信号を復号する本シス
テムを単帯域システム、すなわちアナログ人力信ｔの全
周波数が同じチャネルにより処理されろものとして示し
たが、符号化及び復号に多帯域すなわち多チャネルを使
用することができ、アナログ人カイ＝号は帯域浦波器に
より濾波されてアナログ入力信号の全周波数スペクトル
が小１ｔす波数帯域に分割されて別々に符号化され、次
に復号されて結合され再編成アナログ信号を出す。

特許Ｗｉ７求の範囲内で前記装置を変更′１−ることか
できるため、前記説明及び添付図に示す事項は全て説明
用であってそれに制約されるものではない。

【図面の簡単な説明】

第１Ａ図は本発明の信号符号器ユニットの実施例のブロ
ック図、第１Ｂ図は本発明の色号徂号器ユニットの実施
例のブロック図、第２Ａ図及び第２Ｅ１４はね号器ユニ
ットの実施例の回路図、第６Ａ図及び第６Ｂ図は復号器
ユニットの実施例の回路図である。 符号の説明 １４・・・利得制御モジュール ２０・・・加算接合点 ２２・・・比較器 ２４・・・Ｄ型フリップフロップ ２６・・・クロック ３０・・・信号積分器 ３２・・・祢型予測な、波器 ３４　・・・　イ灸出器 ３６・・ディず−ノイズ源 代理人　浅　村　　　皓

Claims (1)

1. 【特許請求の範囲】 （１）アナログ電気的入力信号を表わし且つそれに応答
   してデジタル符号化電気的出力信号を発生ずる装置にお
   いて、該装置は 前記アナログ入力信号の現在値の関数として第１のアナ
   ログ信号を出す装置と、 該第１のアナログ信号と所定数の前の個別時間間隔に対
   する前記アナログ入力信号の過去の値の関数である、第
   ６のアナログ信号の比較の関数として第２の信号全発生
   する信号発生装置と、前記第２の信号に応答して、２進
   重み付は信号流からなり、前記２進重み付は信号の各々
   が対応する個別時間間隔において発生し、前記２進重み
   付は信号の各々の２進値は前記個別時間間隔における前
   記第１及び第３のアナログ信号の関数であるデジタル符
   号化電気的出力１ｄ号発生妄置。 （２）特許請求のｆＩｉα囲第ｔｉ）項記載の装置にお
   いて、前記信号発生装置は前記２進重み付は信号の平均
   値の関数として第４の信号を発生する装置と、前記所定
   数の前の個別時間間隔に対して前記第４の信号全記憶し
   て前記記憶された第４の信号の関数として前記第６のア
   ナログ信号を発生する装置とを有するデジタル符号化電
   気的出力信号発生装置。 （３）特許請求の範囲第（１）項記載の装置において、
   前記第１のアナログ信号を出す前記装置は制御信号の関
   数として前記第１のアナログ信号の変化率を変え前記第
   １のアナログ信号の変化率に限界を与えるデジタル符号
   化電気的出力信号発生装置。 （４）特許請求の範囲第（３）項記載の装置において、
   前記信号利得を変える前記装置はアナログ信号圧縮器を
   含むデジタル符号化電気的出力信号発生装置。 （５）　　特許請求の範囲第（４）項記載の装置におい
   て、前記アナログ信号圧縮器は前記アナログ入力信号に
   刃口わる利得全前記制御信号の関数として変化させる増
   幅器と、前記デジタル符号化信号の関数として前記制御
   信号を発生する装置とを有するデゾタル符号化社気的出
   力信号発生装置。 （６）特許請求の範囲第（４）項記載の装置に寂いて、
   前記アナログ信号圧縮器は前記アナログ入力信号に加わ
   る利得を前記制御信号の関数として変化させる増幅器と
   、前記アナログ入力信号の振幅の関数として前記副側１
   信号を発生する装置とを有するデジタル符号化電気的出
   力信号発生装置。 （７）特許請求の範囲第（６）項記載の装置において、
   前記加算信号を発生する前記装置は前記アナログ入力信
   号のＲＭＳ値の関数として前記制御信号を発生するデジ
   タル符号化心気的出力信号発生装置。 （８）特許請求の範囲第（６）項記載の装置において、
   さらに所定数の連続２進重み付は信号が予め選定された
   同じ２進値である時に第５の信号を発生ずる装置を含み
   、前記１ｉｔｌＪ御信号を発生する前記装置は前記アナ
   ログ入力信号及び前記第５の信号の関数として前記制御
   信号を発生ずるデジタル符号化心気的出力信号発生装置
   。 （９）０許請求の範囲第（２）項記載の装置において、
   前記記憶装置は前記第４の信号に応答する答ゴ縫装置を
   有するデジタル符号化電気的出力４ｉ号発生装置０ ｔｌＯ）　　特許請求の範囲第（２）項記載の装置にお
   いて、前記第４の信号を発生ずる前記装置は前記２進重
   み付は信号を積分して前記第４の信号を出す信号積分器
   装置をぎむデジタル符号化電気的出力信号発生後置。 （１１）特許請求の範囲第ｔｌＯ）項記載の装置におい
   て、前記記憶装置は前記第４の信号に応答する容量装置
   全キむデジタル符号化電気的出力信号発生装置。 （１２）　　特許請求の範囲第（１）項記載の装置にお
   いて、前記信号発生装置は前記第１及び第６の信号を代
   数的に加算しそれに応答して加算信号全システム接地と
   比較しそれに応答して前記第２の信号を発生するデジタ
   ル符号化電気的出力信号発生装置。 （（３）特許請求の範囲第（１つ項記載の後置において
   、前記第２の信号は前記加算信号が正極性である時に一
   つの極性を有し、前記加算信号が負極性である時に反対
   極性を有するデジタル符号化電気的出力信号発生装置。 ０４）特許請求の範囲第Ｃ１３）項記載の装置にυいて
   、前記２進重み付Ｕ−信号の各々の２進値が前記対応す
   る時間間隔中の前記加算信号の極性の関数であるデジタ
   ル符号化電気的出力信号発生装置。 （１５）　　アナログ電気的入力信号を表わし且つそれ
   に応答してデジタル符号化電気的出力信号を発生ずる装
   置において、該装置は 各々が個別時間間隔に対し、且つ前記時間間隔における
   前記アナログ入力信号値と対応する所定数の前記間隔に
   おける所定数の前記アナログ入力信号の過去の値の関数
   としての基準値との間の差の関数でめる２進重み付は信
   号からなる前記デジタル符号化出力信号発生装置と、 制御信号に応答して前記アナログ入力信号に加わる信号
   利得を変化させる装置と、 前記デジタル符号化出力信号に応答して前記制御信号を
   発生ずる装置を有するデジタル符号化電気的出力信号発
   生装置１０ （１６）アナログ出力信号を表わすデジタル符号化電気
   的入力信号に応答して前記アナログ出力信号を出す装置
   において、前記デジタル符号化電気的入力信号は否々が
   個別時間間隔に対し、且つ前記時間間隔中の前記アナロ
   グ出力信号ｆ［σと対応する所定数の時間間隔における
   所定数の前記アナログ出力信号の前の値の関数としての
   基準信号との差の関数である２進重み付は信号からなっ
   ておシ、予め選定された前記個別時間間隔にわたる前記
   デジタル符号化信号値の関数として第１のアナログ信号
   を発生する装置と、 制御信号に応答して前記制御信号の関数として前記第１
   のアナログ信号に加わる信号利得を変化させて前記アナ
   ログ出力信号を出す装置と、前記デジタル符号化信号に
   応答して前記デジタル符号化信号の関数として前記制御
   信号を発生する後置とを有′１−るデジタル符号化心気
   的出力信号発生装置。 （１７）　　特許請求の範囲第０６）項記載の後置にお
   いて、前自己第１のアナログ信号を発生する前記装置は
   前記２進重牟付げ信号の平均値の関数として第２の信号
   を発生ずる装置と、前記所定数の前の個別時間間隔に対
   して前記第２の信号を記憶して前記記憶された第２の信
   号の関数として前記第１のアナログ信号を発生する記憶
   装置とを有するデジタル符号化ｒ４気的出力・１ｄ号元
   生裟置。 （Ｉ８）特許請求の範囲第（Ｉ６）項記載の装置におい
   て、前記第１のアナログ信号に加わる前記信号利得を変
   化させるＭｉＪ記装置は前記ｆｔ７１Ｊ御信号の関数と
   して前６ピ第１のアナログ信号の変化率を変え前記アナ
   ログ出力信号の変化率に限界を与えるデジタル符号化電
   気的出力信号発生装置。 （１９）特許請求の範囲第（ｔ８）項記載の装置におい
   て、前記信号利得を変化させる前記装置はアナログ信号
   伸張器ヲよむデジタル符号化電気的出方信号発生装置。 （２、特許請求の範囲第（１９）項記載の装置において
   、前記デジタル符号化屯気的入力信号は圧縮感覚で前記
   アナログ出力信号に加わる可変信号利得の関数であバ前
   記アナログ信号伸張器は前記可変利得の前記関数と相捕
   的に前記信号利得全変化させる装置を貧むデジタル符号
   化′成気的出方１ａ号発生装置。 （２、特許請求の範囲第（［９）項記載の装置において
   、前記アナログ信号伸張器は前記第１のアナログ信号に
   加わる利得を前記制御信号の関数として変化させ前記デ
   ジタル符号化信号の関数として前記制御信号を発生する
   増幅器を有するデジタル符号化電気的出力信号発生装置
   。 （２、特許請求の範囲第餞項記載の装置において、前記
   第１のアナログ信号を発生ずる前記装置は前記２進重み
   付は信号の平均値の関数として第２の信号を発生する装
   置を含み、前記アナログ信号伸張器は前記第１のアナロ
   グ信号に加わる信号利得を前記制御信号の関数として変
   化させる増幅器と、前記信号の関数として前記制御信号
   を発生する装置を有するデジタル符号化電気的出力信号
   発生装置０ （２、特許請求の範囲第（２２）項記載の装置において
   、前記制御信号を発生ずる前記装置は前記第２の信号の
   ＲＭＳ値の関数として前記制御信号を発生するデジタル
   符号化電気的出力信号発生装置。 （至）特許請求の範囲第（２４項記載の装置において、
   さらに所定数の連続２進重み付は信号が予め選定された
   同じ２進値である時に第６の信号を発生する装置を含み
   、前記；ｕｌ」御信号を発生する前記装置は前６己２［
   ↓２の信号及び前記Ｍ３の信号の関数として前記制御信
   号を発生するデジタル符号化電気的出力信号発生装置σ
   。 （２、特許請求の範囲第（Ｌ７）項記載の装置において
   、前記記憶装置は前記第２の信号に応答する容量装置を
   含むデジタル符号化電気的出力信号発生装置。 （２、特許請求の範囲第ｕ７）項記載の装置遅において
   、前６己第２の信−号を発生する前記装置は前記２進重
   み付は信号を積分して前記第２の信号を出す信号積分器
   を含むデジタル符号化電気的出力信号発生装置１°σ０ （２７）特許１５．請求の範囲第（１，！６）項記載の
   装置において、前記記憶装置は前記第２のアナログ信号
   に応答する容量装置を含むデジタル符号化電気的出方信
   号発生装置。 （′ｌ’ｃ、）　　（１）アナログ信号を各々が個別時
   間間隔で且つ前記時間間隔中の前記アナログ入力信号値
   と対応する所定数の時間間隔中の所定数の前記アナログ
   入力信号の前の値の関数としての基準信号との差の関数
   である２進重み付は信号からなる種部のデジタル符号化
   信号に符号化するか、あるいは（２）前記デジタル符号
   化信号を復号して前記アナログ信号を再編成する装置に
   おいて、該装置は、前記デジタル符号化信号に応答して
   前記デジタル符号化信号の関数として制御信号を発生す
   る装置と、 前記制御信号に応答して前記アナログ信号に加わる利得
   を前記制御信号の関数として変化させる装置を有するデ
   ジタル符号化電気的出方信号発生装置。