JPS5994939A - デルタ変調信号復調回路 - Google Patents
デルタ変調信号復調回路Info
- Publication number
- JPS5994939A JPS5994939A JP20432982A JP20432982A JPS5994939A JP S5994939 A JPS5994939 A JP S5994939A JP 20432982 A JP20432982 A JP 20432982A JP 20432982 A JP20432982 A JP 20432982A JP S5994939 A JPS5994939 A JP S5994939A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delta
- integrator
- error
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/06—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation
- H04B14/062—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation using delta modulation or one-bit differential modulation [1DPCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデルタ変調信号復調回路に関する。
従来技術とその問題点
アナログ信号を標本化し、１ビツト（２レベル）量子化
器を用いて標本値を差動量子化して符号伝送するように
したデルタ変調方式がＰＣＭ伝送系に用いられることが
ある。このデルタ変調伝送系の復調器としては一般には
積分器か用いられる。
器を用いて標本値を差動量子化して符号伝送するように
したデルタ変調方式がＰＣＭ伝送系に用いられることが
ある。このデルタ変調伝送系の復調器としては一般には
積分器か用いられる。
この方式では、伝送系で発生するビットエラーが積分器
によって蓄積きれ、再生品質が低下し易いことが知られ
ている。特に、複数チャンネルのデータをシリアル伝送
して受信側で各チャンネルに分け、個々のチャンネルが
一連のデータとなるようにつなぎ合わせるような伝送系
では、伝送系のエラーレートが高いと再生アナログ信号
の各接続点においてＤＣシフトが発生し、極めて低品質
の信号となる。また伝送系に回転ヘッド型ＶＴＲを用い
る場合、ヘッドの回転周期で不連続なデータが伝送され
るので、特にファスト再生やスロー再生などの変速再生
を行うと、エラーレートが増大し、データの各接続点に
おいてＤＣシフトが発生する。回転ヘッド型Ｖ’ｌＲで
ファスト再生やスロー再生を行うと、トラックが間引い
て走査されたり、複数本のトラックにまたがって走査さ
れたり。
によって蓄積きれ、再生品質が低下し易いことが知られ
ている。特に、複数チャンネルのデータをシリアル伝送
して受信側で各チャンネルに分け、個々のチャンネルが
一連のデータとなるようにつなぎ合わせるような伝送系
では、伝送系のエラーレートが高いと再生アナログ信号
の各接続点においてＤＣシフトが発生し、極めて低品質
の信号となる。また伝送系に回転ヘッド型ＶＴＲを用い
る場合、ヘッドの回転周期で不連続なデータが伝送され
るので、特にファスト再生やスロー再生などの変速再生
を行うと、エラーレートが増大し、データの各接続点に
おいてＤＣシフトが発生する。回転ヘッド型Ｖ’ｌＲで
ファスト再生やスロー再生を行うと、トラックが間引い
て走査されたり、複数本のトラックにまたがって走査さ
れたり。
或いは１本のトラックが重複して走査されたりするので
、再生信号（例えばオーディオ信号）の接続点において
位相のずれが本質的に生ずるが、変速再生時に伝送され
ているデルタ変調信号のエラーレートが増大すると、接
続点におけるＤＣシフトによって再生品質は更に悪化す
る。接続点の位相の不連続が頻繁に生じ、ＤＣエラー成
分の蓄積が増大すると、再生回路系が飽和したり、等測
的なダイナミックレンジが減少することがある。
、再生信号（例えばオーディオ信号）の接続点において
位相のずれが本質的に生ずるが、変速再生時に伝送され
ているデルタ変調信号のエラーレートが増大すると、接
続点におけるＤＣシフトによって再生品質は更に悪化す
る。接続点の位相の不連続が頻繁に生じ、ＤＣエラー成
分の蓄積が増大すると、再生回路系が飽和したり、等測
的なダイナミックレンジが減少することがある。
発明の目的
本発明は上述の問題にかんがみ、デルタ変調ＰＣＭ信号
を復調する際のエラービットによるＤＣエラー成分の残
留が少ない復調回路を提供することを目的とする。
を復調する際のエラービットによるＤＣエラー成分の残
留が少ない復調回路を提供することを目的とする。
発明の概要
本発明によるデルタ変調信号復調回路は、入力のデルタ
変調信号を積分してアナログ信号を得る積分器と、この
積分器の遮断周波数を変更する回路とを具備し、伝送さ
れたデルタ変調信号中にエラービットが多いときには上
記遮断周波数を上昇させ得るように構成されている。こ
のように構成することにより、ＤＣエラー成分が発生し
ても速かに消去きれるようにしている。
変調信号を積分してアナログ信号を得る積分器と、この
積分器の遮断周波数を変更する回路とを具備し、伝送さ
れたデルタ変調信号中にエラービットが多いときには上
記遮断周波数を上昇させ得るように構成されている。こ
のように構成することにより、ＤＣエラー成分が発生し
ても速かに消去きれるようにしている。
実施例
以下本発明を実施例に沿って説明する。
第１図は本発明が適用されるオーディオ信号のデルタ変
調ＰｃＭ伝送系のブロック図である。第１図において、
第１チヤンネル（ＣＨ−１）及び第２チヤンネル（ＣＩ
−１−２）の入力は、ローパスフィルタ（１） （２１
を介してデルタ変調器（３１（４１に与えられ、現在標
本値と直前の標本値との差（大小〕が１ビツトで量子化
ｇｈる。デルタ変調器（３１（４１の出力は、マルチプ
レクサ（５）でシリアル信号に才とめられ、符号回路（
６）で誤り訂正機能を持つＰＣＭ信号に変換されてから
、インターリーブ回路（７）でデータインターリーブき
わる。更にビデオ変調回路（８）でビデオフォーマット
の信号に変換され、回転ヘッド型ＶＴＩ七（９）で記録
される。
調ＰｃＭ伝送系のブロック図である。第１図において、
第１チヤンネル（ＣＨ−１）及び第２チヤンネル（ＣＩ
−１−２）の入力は、ローパスフィルタ（１） （２１
を介してデルタ変調器（３１（４１に与えられ、現在標
本値と直前の標本値との差（大小〕が１ビツトで量子化
ｇｈる。デルタ変調器（３１（４１の出力は、マルチプ
レクサ（５）でシリアル信号に才とめられ、符号回路（
６）で誤り訂正機能を持つＰＣＭ信号に変換されてから
、インターリーブ回路（７）でデータインターリーブき
わる。更にビデオ変調回路（８）でビデオフォーマット
の信号に変換され、回転ヘッド型ＶＴＩ七（９）で記録
される。
Ｖ Ｔ Ｒ（９１の再生出力は、ビデオ復調回路ａの、
ゲインターリープ回路圓、復号回路（ＩＺを経て２チヤ
ンネルのデルタ変調信号に復調され、更にデルタ復調器
（１３Ｈ１４）でアナログ信号にＤ／Ａ変換すｔｌてか
ら、ローパスフィルタ（１５１（１６１を通して第１チ
ヤンネル及び第２チヤンネルのオーディオ信号として外
部に導出される。
ゲインターリープ回路圓、復号回路（ＩＺを経て２チヤ
ンネルのデルタ変調信号に復調され、更にデルタ復調器
（１３Ｈ１４）でアナログ信号にＤ／Ａ変換すｔｌてか
ら、ローパスフィルタ（１５１（１６１を通して第１チ
ヤンネル及び第２チヤンネルのオーディオ信号として外
部に導出される。
第１図のデルタ変調器（１３αａとしては第２図のよう
な積分器が通常用いられる。この積分器を構成する差動
アンプαηの反転入力には、正負パルスに変換されたデ
ルタ変調信号が与えられ、差動アンプαηの出力が、積
分コンデンサＣ及びＣに並列接続された抵抗”１％”２
の直列回路から成る帰還回路Ｑｌを介して反転入力に帰
還きれる。抵抗Ｒ１ｓ ”２は積分器のＤＣオフセット
を所定の時定数で消去するために設けられ、これによっ
て積分器の低域利得は有限な値となっている。帰還回路
ａ８はハイ以上では負還量が増大し、差動アンプαηの
出力レベルは低下する。すなわち第２図の回路は第３図
に示すような積分特性を示し、この積分作用によって入
力のデルタ変調信号の１ビツトごとの重みがアナログレ
ベルに変換される。
な積分器が通常用いられる。この積分器を構成する差動
アンプαηの反転入力には、正負パルスに変換されたデ
ルタ変調信号が与えられ、差動アンプαηの出力が、積
分コンデンサＣ及びＣに並列接続された抵抗”１％”２
の直列回路から成る帰還回路Ｑｌを介して反転入力に帰
還きれる。抵抗Ｒ１ｓ ”２は積分器のＤＣオフセット
を所定の時定数で消去するために設けられ、これによっ
て積分器の低域利得は有限な値となっている。帰還回路
ａ８はハイ以上では負還量が増大し、差動アンプαηの
出力レベルは低下する。すなわち第２図の回路は第３図
に示すような積分特性を示し、この積分作用によって入
力のデルタ変調信号の１ビツトごとの重みがアナログレ
ベルに変換される。
本発明の実施例では、第２図に示すように積分器の遮断
周波数ｆｃを変更するスイッチ顛が設けられている。こ
のスイッチａ旧ま帰還回路部の抵抗Ｒ１と並列に接続さ
れ、スイッチ０が閉じられると、コンデンサＣの並列抵
抗分が小さくなり、高域側の帰還量は相対的に減少する
。すなわち、帰還回路０８の低域側通過帯域が広がり、
第３図の如く積分器としての遮断周波数はｆｃ’のよう
に上昇する。
周波数ｆｃを変更するスイッチ顛が設けられている。こ
のスイッチａ旧ま帰還回路部の抵抗Ｒ１と並列に接続さ
れ、スイッチ０が閉じられると、コンデンサＣの並列抵
抗分が小さくなり、高域側の帰還量は相対的に減少する
。すなわち、帰還回路０８の低域側通過帯域が広がり、
第３図の如く積分器としての遮断周波数はｆｃ’のよう
に上昇する。
遮断周波数を上昇させれば、デルタ変調信号のビットエ
ラーによって積分器の出力に発生するＤＣエラー成分は
より急速に減衰きれる。従つツＣエラー成分の蓄積（残
留）が少な（なり、再生信号の接続点で発生するＤＣシ
フトが軽減され、再生信号の品質は向上する。
ラーによって積分器の出力に発生するＤＣエラー成分は
より急速に減衰きれる。従つツＣエラー成分の蓄積（残
留）が少な（なり、再生信号の接続点で発生するＤＣシ
フトが軽減され、再生信号の品質は向上する。
ところで積分器のダイナミックレンジは第３図に示すよ
うに低域はど大である。従って積分器の高域遮断周波数
を上昇きせることは、再生アナログ信号の低域ダイナミ
ックレンジを縮少させることになり、デルタ変調伝送の
長所を損うことになる。このため本実施例では、通常の
デルタ変調伝送のときには、スイッチ（ＩＩを開き、遮
断周波数を第３図のｆｃの如くに低くして所要のダイナ
ミックレンジを確保し、デルタ変調のエラーレートか増
大するような伝送の場合には、スイッチ（１９を閉じて
、遮断周波数をｆｃ’の如くに高くしている。
うに低域はど大である。従って積分器の高域遮断周波数
を上昇きせることは、再生アナログ信号の低域ダイナミ
ックレンジを縮少させることになり、デルタ変調伝送の
長所を損うことになる。このため本実施例では、通常の
デルタ変調伝送のときには、スイッチ（ＩＩを開き、遮
断周波数を第３図のｆｃの如くに低くして所要のダイナ
ミックレンジを確保し、デルタ変調のエラーレートか増
大するような伝送の場合には、スイッチ（１９を閉じて
、遮断周波数をｆｃ’の如くに高くしている。
スイッチＱ９の開閉は、例えば第１図の如くにＶＴＲ（
９１からの高倍速再生モード信号Ｆによって行い、高倍
速再生時にスイッチ〔優を閉じて、エラービットの増大
に対処するようにする。或いは、第１図の如く復号回路
（ＪＩＪからビットエラー検出に基ずくエラー増加信号
Ｅを得て、この信号Ｅでもってデルタ復調器の積分時定
数を変更してもよい。
９１からの高倍速再生モード信号Ｆによって行い、高倍
速再生時にスイッチ〔優を閉じて、エラービットの増大
に対処するようにする。或いは、第１図の如く復号回路
（ＪＩＪからビットエラー検出に基ずくエラー増加信号
Ｅを得て、この信号Ｅでもってデルタ復調器の積分時定
数を変更してもよい。
第４図は積分常数を変更し得るようにしたデルタ復調器
の別の実施例を示すブロック回路図である。この例では
、積分器の帰還回路ａ８のコンデンサＣと並列にＣｄ８
（４）を接続し、このＣｄ５（イ）への光照射量を制御
して積分時定数が連続的に変更されるようにしている。
の別の実施例を示すブロック回路図である。この例では
、積分器の帰還回路ａ８のコンデンサＣと並列にＣｄ８
（４）を接続し、このＣｄ５（イ）への光照射量を制御
して積分時定数が連続的に変更されるようにしている。
積分時定数の変更は、第１図の復号回路ａつ内で処理さ
れているデルタ変調ＰＣＭ信号のエラー頻度に基いて行
われる。すなわち、デルタ変調ＰＣＭ信号がエラー検出
回路Ｑυに供給され、このＰＣＭ信号に付ｉｔ＋でいる
パリティやＣＲＣなどのチェックビットに基いてエラー
ピットが検出される。検出されたエラーはエラー頻度計
数回路（２２１に力えられ、計数値が所定数に達するご
とにエラー増大を示すパルス信号が発生される。
れているデルタ変調ＰＣＭ信号のエラー頻度に基いて行
われる。すなわち、デルタ変調ＰＣＭ信号がエラー検出
回路Ｑυに供給され、このＰＣＭ信号に付ｉｔ＋でいる
パリティやＣＲＣなどのチェックビットに基いてエラー
ピットが検出される。検出されたエラーはエラー頻度計
数回路（２２１に力えられ、計数値が所定数に達するご
とにエラー増大を示すパルス信号が発生される。
このパルス信号は時定数回路（２３１で平滑されると共
にＬＥＤなどを用いて光信号に変換され、この光信号で
もってＣｄ８（４）の抵抗値が制御される。この制御に
より、エラーの増加量に応じてデルタ変調器の低域遮断
周波数か一ヒ昇され、Ｄ／Ａ変換出力のＤＣエラーが速
かに減衰される。
にＬＥＤなどを用いて光信号に変換され、この光信号で
もってＣｄ８（４）の抵抗値が制御される。この制御に
より、エラーの増加量に応じてデルタ変調器の低域遮断
周波数か一ヒ昇され、Ｄ／Ａ変換出力のＤＣエラーが速
かに減衰される。
発明の効果
本発明は、上述の如く伝送されたデルタ変調信号中にエ
ラーピットが多いときには、Ｄ／Ａ変換器として作用す
る復調回路の積分器の遮断周波数を上昇させ得るように
したので、エラーピットが多く、従って積分出力にＤＣ
エラーが残留し易い再生（受信）状態の場合でもＤＣ成
分が速かに減衰され、不連続な伝送信号をつなぎ合わせ
るような伝送システムであっても、各接続点において発
生するＤＣシフトが小さく、良好な再生信号が得られる
。才たエラーレートが小さい伝送系では、積分器の遮断
周波数を低くすることかでき、デルタ変調伝送特有の広
い低域ダイナミックレンジを損うことなく、再生復調を
行うことができる。
ラーピットが多いときには、Ｄ／Ａ変換器として作用す
る復調回路の積分器の遮断周波数を上昇させ得るように
したので、エラーピットが多く、従って積分出力にＤＣ
エラーが残留し易い再生（受信）状態の場合でもＤＣ成
分が速かに減衰され、不連続な伝送信号をつなぎ合わせ
るような伝送システムであっても、各接続点において発
生するＤＣシフトが小さく、良好な再生信号が得られる
。才たエラーレートが小さい伝送系では、積分器の遮断
周波数を低くすることかでき、デルタ変調伝送特有の広
い低域ダイナミックレンジを損うことなく、再生復調を
行うことができる。
第１図は本発明が適用されるデルタ変調伝送システムの
ブロック図、第２図は本発明によるデルタ変調信号復調
回路の実施例を示す回路図、第５図は第２図の回路の積
分特性を示すグラフ、第４図は別の実施例を示すデルタ
変調信号復調回路のブロック回路図である。 なお図面に用いた符号において、 （３） （４１・・・・・・・・・デルタ変調器αＤ・
・・・・・・・・・・・・・・差動アンプαＱ・・・・
・・・・・・・・・・・帰還回路ａ９・・・・・・・・
・・・・・・・スイッチ翰・・・・・・・・・・・・・
・・Ｃｄ８である。 代理人 上屋 勝 Ｉ 常包芳男 Ｉ 杉浦俊貴
ブロック図、第２図は本発明によるデルタ変調信号復調
回路の実施例を示す回路図、第５図は第２図の回路の積
分特性を示すグラフ、第４図は別の実施例を示すデルタ
変調信号復調回路のブロック回路図である。 なお図面に用いた符号において、 （３） （４１・・・・・・・・・デルタ変調器αＤ・
・・・・・・・・・・・・・・差動アンプαＱ・・・・
・・・・・・・・・・・帰還回路ａ９・・・・・・・・
・・・・・・・スイッチ翰・・・・・・・・・・・・・
・・Ｃｄ８である。 代理人 上屋 勝 Ｉ 常包芳男 Ｉ 杉浦俊貴
Claims (1)
- 入力のデルタ変調信号を積分してアナログ信号を得る積
分器と、この積分器の遮断周波数を変更する回路とを具
備し、伝送されたデルタ変調信号中にエラーピットが多
いときには上記遮断周波数を上昇させ得るように構成し
たデルタ変調信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20432982A JPS5994939A (ja) | 1982-11-19 | 1982-11-19 | デルタ変調信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20432982A JPS5994939A (ja) | 1982-11-19 | 1982-11-19 | デルタ変調信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994939A true JPS5994939A (ja) | 1984-05-31 |
| JPH053178B2 JPH053178B2 (ja) | 1993-01-14 |
Family
ID=16488686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20432982A Granted JPS5994939A (ja) | 1982-11-19 | 1982-11-19 | デルタ変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994939A (ja) |
-
1982
- 1982-11-19 JP JP20432982A patent/JPS5994939A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053178B2 (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414668A (en) | Apparatus for reproducing information signals recorded on a recording medium | |
| JPH08171780A (ja) | 光情報記録再生装置の再生回路 | |
| KR880001548B1 (ko) | 정보기록 매체 재생장치 | |
| JPH0378705B2 (ja) | ||
| JPS5994939A (ja) | デルタ変調信号復調回路 | |
| US5737140A (en) | Simple pulse position modulation channel/decoder | |
| JPH07302100A (ja) | デジタル音声伝送装置 | |
| JP3519110B2 (ja) | ２進信号用信号再生器 | |
| US4736355A (en) | Digital audio data reproduction apparatus | |
| SU1282196A1 (ru) | Устройство дл записи и воспроизведени частотно-модулированных сигналов | |
| KR100234240B1 (ko) | 광 자기 디스크 기록 재생장치에 있어서 재생 등화회로 | |
| JP3378173B2 (ja) | １ビットデジタル信号の再生または受信装置 | |
| JP3403924B2 (ja) | １ビット信号の伝送または記録再生装置 | |
| JPH04315876A (ja) | データ再生処理装置 | |
| JP3932663B2 (ja) | 磁気記録再生装置 | |
| JPH09128892A (ja) | ディスク再生装置およびその方法 | |
| JP2512169B2 (ja) | ディジタル信号記録再生装置 | |
| JPS629506A (ja) | 情報記録媒体の再生装置 | |
| Noguchi et al. | A home-use digital VCR with high density modulation method | |
| JPH0424530Y2 (ja) | ||
| JPH07334849A (ja) | 光ディスク装置の信号再生装置 | |
| JPH03207003A (ja) | 磁気テープ再生回路 | |
| JPH087936B2 (ja) | デイジタル信号の検出装置 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPH04183042A (ja) | ディジタル情報検出装置 |