JPS5987889A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS5987889A
JPS5987889A JP57198247A JP19824782A JPS5987889A JP S5987889 A JPS5987889 A JP S5987889A JP 57198247 A JP57198247 A JP 57198247A JP 19824782 A JP19824782 A JP 19824782A JP S5987889 A JPS5987889 A JP S5987889A
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
type
evaporated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57198247A
Other languages
English (en)
Inventor
Hirokazu Fukuda
福田 広和
Koji Shinohara
篠原 宏爾
Yoshito Nishijima
西嶋 由人
Kosaku Yamamoto
山本 功作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57198247A priority Critical patent/JPS5987889A/ja
Publication of JPS5987889A publication Critical patent/JPS5987889A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/0234Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (〜 発明の技術分野 本発明は、鉛(pb)を含む化合物半導体を用いた半導
体素子の特にP側非贅流性軍極の形成方法の改良に関す
る。
(b)  技術の背景 エネルギーギャップの狭い半導体レーザ素子の形成材料
としては、一般1cpbを含む化合物半導体結晶、例え
ば鉛、錫、テルル(Pb、xSnX’re) 1や鉛、
硫黄、セレン(Pb1−x SX Se)等が用いられ
ている。
(c)  従来技術と問題点 このようなpb、−xSn、 Teの材料を用いた従来
のメサストライプ製造の半導体レーザ素子の製造方法に
ついて第1図を用いながら説明する。
図示するように、P型のテルル化膜(pbre)の基板
1上にP型のPbTeよりなるバッフ1層2を液相エピ
タキシャル成長方法を用いて形成し、その上にP型のp
b、−XSnx Teの活性層3を更にその上にN型の
PbTeの閉じ込め層4をそれぞれ液相エピタキシャル
方法によって形成する。その後肢積層したそれぞれの結
晶層をバッフ1層2に到るまで上部閉じ込め層4よりメ
サエッチしたのち、該閉じ込め層4の表面に陽極酸化膜
よりなる絶縁膜5を形成したのちその絶縁膜5の一部A
をエツチングして窓開きする。
その後絶縁膜上にAuの導電体膜6を蒸着によって形成
し、前述の窓開きした部分Aで接続を取るようにしてオ
ーミック電極を形成する。そしてこの電極と下部の銅(
Cu)よりなるヒートシンク12と接続させる。一方、
P型のPbTeの基板lの底部にはAu J凶7を蒸着
により形成し、その上にCr層8およびAu層9を順次
蒸着により形成後インジウウ(In)ろう10を用いて
Auのリボン11を融着して引き出し用電極を形成して
いる。
ここでInろう10とAuとは室温で容易に合金化し、
このInろうと勤との合金の形成されるのを抑制するた
めにCr層8をAu層7とAu層9との間に介在させて
形成している。ところでこのCr層8を顕微鏡にて観察
すると蒸着膜中にとンホールが発生しており、このピン
ホールを通じてInとAuの合金化したうちのInがP
bTeの基板1内へ拡散し、この拡散した箇所でInは
Pb Teの基板においては、N型の導電型を付与する
ことになるので、P型のPb Te基板の不純物原子例
えばタリウム(形成される半導体レーザ素子の特性を劣
化させ、レーザ素子の歩留りを低下させる不都合を生じ
て(由 発明の目的 本発明は上述した欠点を除去し、前述のCrのピンホー
ルによって、In金属が基板内部に拡散するのを防止す
るようにした新規な電極形成法を含む半導体素子の製造
方法の提供を目的とするものである。
(e)  発明の構成 このような目的を達成するための本発明の半導体素子の
提供方法は、鉛を含むP型の化合物半導簾結晶上にAu
層を形成後、Cr−Au−Cr−Au層の非整流性の四
層膜を形成して、その上にIn金属層を介して引き出し
用正極を形成することを特徴とするものである。
(f) 発明の実施例 以下図面を用いながら本発明の一実施例につき細切に説
明する。
第2図は本発明の方法によって形成した半導体レーザ素
子の斜視図である。
図示するように、本発明の半導体レーザ素子はP型のP
b Teの基板21上にP型のPb Teの結晶層をバ
ッファ層22として液相エピタキシャル成長方法によっ
て形成する。次いでその上にP型PbX−xSnxTe
の結晶層を活性jθ23として形FL後、更にその上に
N型のPb1−XsれxTeの結晶層24を閉じ込め層
として形成し、その後バッファ層に至るまヅ で前記結晶層をメナエッチングする。
次いで該基板上に陽極酸化膜25を形成後、該陽極酸化
膜の一部Aをホトリソグラフィ法を用いてエツチング除
去する。
その後、該基板21の底面および陽極酸化膜25上IC
Au )’J 26.27をM着によって形成する。こ
こでそしてその上に前述した第1図のInPJIOを介
してAuリボン11をボンディングし、引き出し用、#
M、極を形成する。
このようにAuの蒸着層26上にCr −Au −Cr
 −Auの四層溝造に金属層を形成することでCr層2
9.31にピンホールが生じていてもこのとンホールが
同一箇所に形成される確率は小さく、金リボン11の融
着に用いたInろう10(7)InがCrのピンホール
を通して基板21内部に拡散するのが防止される。
(gi  発明の効果 以上述べたように本発明の半導体素子の製造方法によれ
ば、Cr層のとンホールを通じて基板にInが拡散する
のが防止されるので、基板に添加されている不純物原子
が補償されることがなくなり、高信頼度の半導体レーザ
素子等が得られる利点を生じる。また以上の実施例にお
いてはメサストライ?°構造のレーザ素子を用いて説明
したが、その他P側の電極にInろうを用いて菓子組立
て工程を有する半導体素子の製造方法において、本発明
の方法はきわめて有益である。
【図面の簡単な説明】
第1図は従来の半導体レーザ索子の斜視図、第2図は本
発明の方法により形成した半導体レーザ素子の斜視図で
ある。 図において、1,21はPb Te基板、2,22はノ
(ッファ層、3,23は活性層、4,24は上部閉じ込
め層、5,25は陽極酸化膜、6.7. 9.26. 
2730.32はAui、8.29.31はCr層、1
0はIn層、11はAuリボン、臣、28はヒートシン
ク、Aは接続部を示す。 イj’、  1 1’C1 1 tar  2 1T4

Claims (1)

    【特許請求の範囲】
  1. 鉛を含むP型の化合物半導体結晶上に導電性電極を形成
    する方法において、上記P型化合物半導体結晶上に金(
    Au)層を形成後、クロム(Cr) −Au −Cr 
    −Au層の非整流性の四層膜を形成してその上にインジ
    ウム(In)金属層を介して引き出し用電極を形成する
    ことを特徴とする半導体素子の製造方法。
JP57198247A 1982-11-10 1982-11-10 半導体素子の製造方法 Pending JPS5987889A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57198247A JPS5987889A (ja) 1982-11-10 1982-11-10 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57198247A JPS5987889A (ja) 1982-11-10 1982-11-10 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS5987889A true JPS5987889A (ja) 1984-05-21

Family

ID=16387947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57198247A Pending JPS5987889A (ja) 1982-11-10 1982-11-10 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS5987889A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0205338A2 (en) * 1985-06-11 1986-12-17 Sharp Kabushiki Kaisha Semiconductor laser device
CN105989929A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种导电薄膜制作方法及导电薄膜

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0205338A2 (en) * 1985-06-11 1986-12-17 Sharp Kabushiki Kaisha Semiconductor laser device
US4819244A (en) * 1985-06-11 1989-04-04 Sharp Kabushiki Kaisha Semiconductor laser device
CN105989929A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种导电薄膜制作方法及导电薄膜
CN105989929B (zh) * 2015-02-27 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种导电薄膜制作方法及导电薄膜

Similar Documents

Publication Publication Date Title
US3617824A (en) Mos device with a metal-silicide gate
JPS60169166A (ja) 検出器の間に検出すべき放射線を透過させない領域を備えた感光性デバイス及びその製造方法
US5202274A (en) Method of fabricating thin film transistor
US3270256A (en) Continuously graded electrode of two metals for semiconductor devices
JPS61114585A (ja) 電気的結線構造及びその形成方法
JP3210657B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH02275624A (ja) オーミック電極の製造方法
US4447825A (en) III-V Group compound semiconductor light-emitting element having a doped tantalum barrier layer
JPS5987889A (ja) 半導体素子の製造方法
JPS6236400B2 (ja)
JPS5944797B2 (ja) 半導体レ−ザ装置の製造方法
JPS58123724A (ja) 半導体装置
JPH03102819A (ja) 半導体装置の製造方法
JPS63253633A (ja) 半導体装置の製造方法
JPS5830170A (ja) 化合物半導体素子およびその電極形成法
JP3823826B2 (ja) 半導体素子の製造方法
JPS5885583A (ja) 半導体レ−ザ装置の製造方法
JP3118084B2 (ja) 半導体装置およびその製造方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS59136974A (ja) 半導体装置
JPS60120583A (ja) 半導体発光装置
JPS6319892A (ja) 半導体レ−ザ
JPH01184958A (ja) 半導体装置の製造方法
JPS6124275A (ja) バイポ−ラトランジスタ
JPS58215088A (ja) 半導体レ−ザの製造方法