CN105989929B - 一种导电薄膜制作方法及导电薄膜 - Google Patents
一种导电薄膜制作方法及导电薄膜 Download PDFInfo
- Publication number
- CN105989929B CN105989929B CN201510090151.5A CN201510090151A CN105989929B CN 105989929 B CN105989929 B CN 105989929B CN 201510090151 A CN201510090151 A CN 201510090151A CN 105989929 B CN105989929 B CN 105989929B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- gold thin
- thickness
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Laminated Bodies (AREA)
Abstract
本发明提供一种导电薄膜的制作方法,用于形成厚度大于的含金导电膜,该制作方法包括下述步骤:S1:提供基底,在所述基底上形成粘合层;S2:在所述粘合层上通过物理气相沉积形成一定厚度的金薄膜层;S3:在所述金薄膜层上形成隔离层;重复所述步骤S2和步骤S3以交替形成金薄膜层和隔离层,进而得到期望厚度的导电薄膜,其中,在通过物理气相沉积形成一定厚度的金薄膜层时,通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力。本发明提出的导电薄膜的制作方法可形成符合厚度和应力要求的Cr/Au薄膜。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种导电薄膜制作方法及导电薄膜。
背景技术
纯金(Au)薄膜是典型的导电薄膜,由于其导电性和导热性与耐氧化性高相结合的独特性能被广泛使用,特别是用在半导体和微机电系统(MEMS)的行业。但其机械性能往往不理想,为此新的Cr/Au复合层薄膜应用而生,其常常用作导电材料。但是在很中应用中都对薄膜厚度以及应力要一定要求,比如采用微电子机械系统工艺的MEMS麦克风。
这种麦克风由于其小型化和轻薄化的特点,成为取代使用有机膜的驻极体电容麦克风(Electret Condenser Microphone,ECM)的最佳候选者之一。MEMS麦克风是通过微电子机械系统工艺在半导体上蚀刻压力感测膜片而制成的微型麦克风,普遍应用在手机、耳机、笔记本电脑、摄像机和汽车上。
然而,如果Cr/Au复合层薄膜的厚度和应力常常达不到要求,因而影响了MEMS麦克风的性能表现。
因此,有必要提出一种新的制作方法,以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明一方面提供一种导电薄膜的制作方法,用于形成厚度大于的含金导电膜,该制作方法包括下述步骤:S1:提供基底,在所述基底上形成粘合层;S2:在所述粘合层上通过物理气相沉积形成一定厚度的金薄膜层;S3:在所述金薄膜层上形成隔离层;重复所述步骤S2和步骤S3以交替形成金薄膜层和隔离层,进而得到期望厚度的导电薄膜,其中,在通过物理气相沉积形成一定厚度的金薄膜层时,通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力。
采用本发明提供的导电薄膜的制作方法,当所要求的金薄膜厚度较大时(厚度大于),利用隔离材料将厚度较大的Au薄膜分割成多层形态,即Au/隔离层/Au/隔离层/Au的三明治结构,使得单层金薄膜的厚度不大于这样由于Au膜层厚度小于1000A时,可通过调整PVD沉积过程中的机台参数设置来调控单层金薄膜的应力,因此通过控制三明治结构的金薄膜层的应力,使单层金薄膜应力达到具体需求,进而使整个导电薄膜的应力达到要求,从而解决当Au膜层厚度较大时(厚度大于),由于其延展性较好,导致应力无法得到有效调控的问题,获得符合要求的导电薄膜。
本发明另一方面提出一种导电薄膜,其包括:基底、位于所述基底上的粘合层,以及位于所述粘合层上交替形成的金薄膜层和隔离层,所述金薄膜层厚度不大于所述金薄膜层通过物理气相沉积形成,并且通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力。
本发明提出的利用隔离材料将厚度较大的Au薄膜分割成多层形态,即Au/隔离层/Au/隔离层/Au的三明治结构,使得单层金薄膜的厚度不大于这样由于Au膜层厚度小于1000A时,可通过调整PVD沉积过程中的机台参数设置来调控单层金薄膜的应力,因此通过控制三明治结构的金薄膜层的应力,使单层金薄膜应力达到具体需求,进而使整个导电薄膜的应力达到要求,从而解决当Au膜层厚度较大时(厚度大于),由于其延展性较好,导致应力无法得到有效调控的问题,获得符合要求的导电薄膜。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了根据本发明一实施方式的导电薄膜制作方法的工艺流程图;
图2A~图2C示出了根据本发明一实施方式的导电薄膜的制作方法依次实施各步骤所获得器件的剖面示意图;
图3示出了根据本发明一实施方式的导电薄膜的结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
在麦克风中常用铬/金(即,Cr/Au)复合层薄膜作为导电材料,并且对薄膜的厚度以及应力均有一定要求,比如表一所示,在本文中以形成表一所要求的薄膜为例来说明本发明。
表一
我们采用物理气相沉积(即,PVD)来制作Cr薄膜和Au薄膜,在Cr薄膜应力调整过程中发现通过调整PVD机台的参数设定,即功率、Ar流速、转速(放置晶圆的托盘(table)的转速)可获得所需应力值,具体结果参照表二。
表二
而在Au薄膜应力调整过程中发现,同样的方法无法获得具备所需应力值的Au薄膜,具体结果参见表三
表三
我们分析认为主要原因是金较软,延展性很好,具有一定厚度的金薄膜在应力作用下很容易发生形变而将应力释放,导致无法通过与铬相同的方法进行应力调整,因此我们尝试将金薄膜的厚度减小为及后进行机台参数的改变实验,结果见表四。
表四
通过表四的数据可知,当金薄膜厚度小于时,金薄膜表现出类似于铬薄膜的性质,我们可通过调整PVD机台设定来满足薄膜应力的要求。
基于此,本发明提供一种导电薄膜的制作方法,用于形成厚度大于的含金导电膜,如图1所示,该方法包括:步骤S101,提供基底,在所述基底上形成粘合层;步骤S102,在所述粘合层上通过物理气相沉积形成一定厚度的金薄膜层;步骤S103,在所述金薄膜层上形成隔离层;步骤S104,重复所述步骤S102和步骤S103以交替形成金薄膜层和隔离层,进而得到期望厚度的导电薄膜,其中,在通过物理气相沉积形成一定厚度的金薄膜层时,通过控制物理气相沉积的工艺参数,即通过物理气相沉积过程中的机台参数设置来使所述金薄膜层获得所需要的应力。
其中,工艺参数包括PVD机台的射频功率、Ar气流流速、托盘转速、腔室压力中的一种或多种。
进一步,优选地,所述导电薄膜表层为金薄膜层,即所述导电薄膜的最上层为金薄膜层。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面结合图2A~图2C对本发明一实施方式的金属薄膜的制作方法做详细描述。
在本实施例中,采用在一个工艺腔室中最多可安装4种材料的靶材、同时可对6片晶圆实施工艺的PVD机台,因此Cr和Au的靶材都安装在此机台中,在同一腔室中即可完成整个三明治结构的沉积,具体过程即为:
首先,如图2A所示,提供基底200,并在基底200形成粘合层201。
基底200起支撑作用,可采用适合厚度的氮化硅薄膜或二氧化硅薄膜,并且基底200可形成在合适的晶圆上。粘合层201起改良沉积性能的作用,便于后续导电薄膜的沉积,其可选用本领域熟知的材料,厚度比如为
作为示例,在本实施例中,基底200的构成材料选用二氧化硅膜层。粘合层201使用Cr材料,其厚度为
接着,如图2B和2C所示,在粘合层201上依次交替沉积形成金薄膜层202和隔离层203,直到整个导电薄膜的厚度达到期望厚度为止。其中在沉积金薄膜层202和隔离层203分别调整PVD机台的设定,即调整PVD的工艺参数来调整金薄膜层202和隔离层203的应力,以使每层金薄膜层202和隔离层203符合设定,进而使整个导电薄膜的应力达到期望值。
在本实施中,每层金薄膜层202的厚度为每层隔离层203的厚度为这是因为如前所述,Au薄膜的厚度应不大于 在此厚度下其应力较易得到控制,因而在本实施例中金薄膜层202的厚度为隔离层203本身具有一定的应力,厚度较大时其自带应力可能造成三明治结构整体应力较难得到控制,因而厚度应尽量减薄,比如本应力中隔离材料选用Cr,厚度为 整个沉积过程的应力情况如表五所示:
表五
至此完成了本实施例半导体器件制作方法的全部步骤,可以理解的是,在实际工艺中在本实施例半导体器件制作方法之前、之中或之后还可包括其他的半导体工艺。
还可以理解的是,由于在本实施例中,所要求总的金薄膜的厚度是且由于每层金薄膜的厚度为因而总共形成三层金博膜层两层隔离层即可,但是在实际应用中并局限于此,而是可根据需要合理划分相应的金薄膜层和隔离层的数量,以获得期望的导电薄膜。此外,虽然在上述说明中,PVD机台设定以射频功率、气流流速、托盘转速为例来进行说明,但是本发明不局限于此,PVD沉积工艺中其他的参数也属于可调整范围内,比如腔室压力等。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的导电薄膜100,其包括基底300、位于基底300上的粘合层301,以及位于粘合层301上交替形成的金薄膜层(302、304、306)和隔离层(303、305),其中金薄膜层(302、304、306)通过物理气相沉积形成,并且通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力,所述工艺参数包括射频功率、气流流速和托盘转速中的一种或多种。
在本实施中,基底300选用氮化硅或氧化硅,起支撑导电薄膜的作用,粘合层301起便于金属膜层的沉积的作用,在本实施中采用的cr层作为粘合层,当然也可根据需要选用其他合适厚度的材料层。
在本实施中,金薄膜层302、304、306厚度不大于作为示例,在本实施中金薄膜层302、304、306厚度为
在本实施中,隔离层301为铬层,厚度为
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种导电薄膜的制作方法,用于形成厚度大于的含金导电膜,其特征在于,该制作方法包括下述步骤:
S1:提供基底,在所述基底上形成粘合层;
S2:在所述粘合层上通过物理气相沉积形成一定厚度的金薄膜层,所述金薄膜层厚度不大于
S3:在所述金薄膜层上形成隔离层;
重复所述步骤S2和步骤S3以交替形成金薄膜层和隔离层,进而得到期望厚度的导电薄膜,
其中,在通过物理气相沉积形成一定厚度的金薄膜层时,通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力。
2.根据权利要求1所述的制作方法,其特征在于,所述隔离层为铬层。
3.根据权利要求1所述的制作方法,其特征在于,所述隔离层的厚度为
4.根据权利要求1所述的制作方法,其特征在于,所述粘合层为铬层。
5.根据权利要求1所述的制作方法,其特征在于,所述粘合层厚度为
6.根据权利要求1-5之一所述的制作方法,其特征在于,所述工艺参数包括射频功率、气流流速、腔室压力和托盘转速中的一种或多种。
7.根据权利要求1-5之一所述的制作方法,其特征在于,所述导电薄膜表层为金薄膜。
8.一种导电薄膜,其特征在于,包括:基底、位于所述基底上的粘合层,以及位于所述粘合层上交替布置的金薄膜层和隔离层,且最上层为金薄膜层,
其中,所述金薄膜层通过物理气相沉积形成,并且通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力,且所述金薄膜层厚度不大于
9.根据权利要求8所述的导电薄膜,其特征在于,所述隔离层为铬层,所述隔离层的厚度为
10.根据权利要求8所述的导电薄膜,其特征在于,所述粘合层为铬层,所 述粘合层厚度为
11.根据权利要求8-10之一所述的导电薄膜,其特征在于,所述工艺参数包括射频功率、气流流速、腔室压力和托盘转速中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510090151.5A CN105989929B (zh) | 2015-02-27 | 2015-02-27 | 一种导电薄膜制作方法及导电薄膜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510090151.5A CN105989929B (zh) | 2015-02-27 | 2015-02-27 | 一种导电薄膜制作方法及导电薄膜 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105989929A CN105989929A (zh) | 2016-10-05 |
CN105989929B true CN105989929B (zh) | 2017-11-10 |
Family
ID=57037895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510090151.5A Active CN105989929B (zh) | 2015-02-27 | 2015-02-27 | 一种导电薄膜制作方法及导电薄膜 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105989929B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109565634B (zh) * | 2016-07-11 | 2021-06-18 | 潍坊歌尔微电子有限公司 | Mems麦克风以及电子设备 |
CN113534335A (zh) * | 2020-04-20 | 2021-10-22 | 济南晶正电子科技有限公司 | 一种复合薄膜结构及其制备方法,及电子元器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987889A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 半導体素子の製造方法 |
JPH09291355A (ja) * | 1996-04-26 | 1997-11-11 | Asahi Glass Co Ltd | 透明導電膜付き基体及びその製造方法 |
JP2000223993A (ja) * | 1999-01-29 | 2000-08-11 | Seiko Instruments Inc | 圧電振動子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001130986A (ja) * | 2000-04-27 | 2001-05-15 | Yamatoya & Co Ltd | 銅メッキセラミックス基板、及びそれを用いたペルチィエ素子、並びに銅メッキセラミックス基板の製造方法 |
-
2015
- 2015-02-27 CN CN201510090151.5A patent/CN105989929B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987889A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 半導体素子の製造方法 |
JPH09291355A (ja) * | 1996-04-26 | 1997-11-11 | Asahi Glass Co Ltd | 透明導電膜付き基体及びその製造方法 |
JP2000223993A (ja) * | 1999-01-29 | 2000-08-11 | Seiko Instruments Inc | 圧電振動子 |
Also Published As
Publication number | Publication date |
---|---|
CN105989929A (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1725396B (zh) | 薄膜型多层陶瓷电容器及其制造方法 | |
CN106298694B (zh) | 一种半导体器件及其制作方法和电子装置 | |
US20130075910A1 (en) | MODULATED DEPOSITION PROCESS FOR STRESS CONTROL IN THICK TiN FILMS | |
CN105989929B (zh) | 一种导电薄膜制作方法及导电薄膜 | |
CN102056680A (zh) | 微机电系统换能器 | |
CA2968643C (en) | Method and apparatus for a thin film dielectric stack | |
EP1394865A4 (en) | GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME | |
CN110127592B (zh) | Mems感知器结构及其制造方法 | |
US20150102464A1 (en) | Capacitor with hole structure and manufacturing method thereof | |
CN105552225B (zh) | 用于制造柔性基板的方法、柔性基板和显示装置 | |
US20090127699A1 (en) | Low temperature co-fired ceramics substrate and semiconductor package | |
CN105280566B (zh) | 基板 | |
WO2010142639A3 (en) | Semiconductor device module, method of manufacturing a semiconductor device module, semiconductor device module manufacturing device | |
CN105448886B (zh) | 电容器以及制备方法 | |
WO2008101946A3 (en) | Film and method for producing said film | |
JP2002248777A5 (zh) | ||
CN103320855B (zh) | 多晶硅薄膜层淀积方法 | |
EP1780308A3 (en) | Methods and apparatus for manufacturing a component | |
WO2022122445A3 (de) | Keramikelektrode, baugruppe mit der keramikelektrode, anordnung mit der keramikelektrode und verfahren zur herstellung einer keramikelektrode | |
CN102437092A (zh) | 一种半导体通孔开设方法 | |
CN105635926B (zh) | 一种mems麦克风及其制备方法、电子装置 | |
WO2005001915A3 (fr) | Procede de realisation d'une structure empilee par transfert de couche mince | |
US20180346339A1 (en) | Polycrystalline material having low mechanical strain; method for producing a polycrystalline material | |
US20140225205A1 (en) | Mems component | |
WO2007112261A3 (en) | Semiconductor device made by multiple anneal of stress inducing layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |