JPS5985196A - カラ−映像信号のデイジタル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はカラー映像信号のディジタル処理装僧°。

に係り、カラー映像信号を構成する輝度信号と２稗の色
差信号とを別々に符号化してコンポーネント符号化信号
とした後、同時化のだめのメモリ回路へ伝送するカラー
映像信号のディジタル処理装名に関する。

従来技術 近年、高速のディジタル技術の急αにな進歩発展ＩＣ伴
ッテ、カラー映像信号の伝送にもディジタ／Ｌ／技術が
適用されるようになり、例えばカラー映像信号をパルス
符号変調（１’（Ｊｉ）ｌ、、て伝送することが知られ
ている。この場合、カラー映像信号（コンポジット信号
）をそのまま符号化しで伝送するコンポジット符号化方
式と、カラー映像４Ｒ号をｔｑｔ度信号と２棟の色差信
号Ｉｔ〜Ｙ及び１．３−　Ｙ　（又は１、Ｑ）とζ・′
い手分離し、これら３１ぎ号（３原色信号でもよい）を
夫々別々に符号化して伝送するコンポーネント符号化方
式とがあるが、ＮＴＳＣ。

Ｐ　Ａ　Ｌ及び８１！：ＣＡＭという現存する３つの世
界のカラーテレビジョン方式間の４換性が容易にとれ、
しかもイ゛了来出現の可能性のあるＪ（、（］　Ｂの３
原色信号入力端子をもったディスプレイモニクーを使用
しまた場合の画ｐ、の良さなどの長所を有するコンポー
ネント符号化方式が望せしい。

発明が解決し２」、つとする問題点 しかるに、かかるコンポーネント符号化信号を生成して
同時化のＡ−めのメモリ回路に蓄積さ−ぜるディジタル
処理装置では、輝度信号及び２秒の色差信号の夫々に専
用のＡＤ変換器が心火てあり、このＡＤ変換器は高速な
ものが必要乃ので高価であり、装置全体のコスト低減の
支障となっていた。

そこで、本発明は組数フィールド及びｆ４１ｊ、数フィ
ールドのうち一方のフィールドは輝度信号を伝送し、他
方のフィールドは線順次又は点順次の色差信号を伝送す
ることにより、単一のＡ　１．）変換器のみでコンポー
ネント符号化信号を生成するようにしたカラー吠１ｍ４
情号のディジタル処理装置ｉｉ″を提供することを目的
とする。

問題点を角イ決するだめの手段 本発明はカラ−１伏像信号を］１へ成する輝度・は号と
２棹の色差信号が供給孕れ、重数フィールド及び偶数フ
ィールドのうちいずれか一方のフィールド期間ｄ、上記
輝度信号を出力し、かつ、他方のフィールド」す１間に
、上Ｗし：　２種の色差１ハ号を交互に時系列的に合成
して線順次色差信号又＆Ｊ点１１［４次色差信号として
出力するスイッチ回路手段と、このスイッチ回路手段の
出力信号’、　伐木化及び量子化して一定団子化ヒノド
数の画素ケータが時系列的には成されたコンポーネント
符号化・１８弓を出力する単一のＡＩ）変換器と、この
Ａ　Ｉ）変換器の出力コンポーネント符号化信号を蓄積
した後、上記輝度信号の１四素データと上記線順次ｒａ
蔑信は又ｅ、１、点順次＋１＝、、　；’＋”。

信号の１…１素テータとを夫々並列にＭｌ、み出すメモ
リ回路とより構成しグこものであり、以−ドその各実施
例について第１図乃至第４図と共に＾（１１明する。

実施例 ＠１図は本発明装酋の第１　”ｙｊｊ　ｊｌｉ例のブロ
ック系統図を示す。同１ヌ１中、入力端子１に入来した
複合カラー映敗恰号（コンポジット信号）は、デコーダ
２に供給され、ここで輝度信号Ｙと２樺の色差信号（几
−Ｙ）及び（Ｊ３−Ｙ）に夫々分離される一方、同期信
号分離回路３に供給されて垂直同期信号及び水平同期信
号が分離抽出されてスイッチコントローラ４に供給され
る。デコーダ２より取り出された輝戻信号Ｙと２揮の色
差信号（ｌｔ　−Ｙ）及び（Ｊ３−　Ｙ　）とは夫々ス
イッチ回路５に供給され、ここでスイッチコントローラ
４よりのスイッチング信号に基づいて、奇数フィールド
及び偶数フィールドのうち例えば奇数フィールド期間は
輝度信号Ｙが選択出力され、次の偶数フィールド期間は
２神の色差信号（Ｊｉ、−Ｙ）及び（１３−Ｙ　）が１
水平開期期間（団）毎に交互に時系列的に合成されて線
順次色差信号として選択出方される。

スイッチ回路５より取り出された輝度信号Ｙ又は線順次
色差信号ｄ、単一のＡＤ変換器６に供給され、ここで例
えば標本化周波数９　Ｍｌｌｚで標本化され、■標本点
当りの用子化ビット数８ピットノ画素データに変換され
た後スイッチ回路７に印加される。スイッチ回路７１−
Ｊ：スイッチコントローラ４よりのスイッチング信号の
制御により、■フィールド期間毎に切換わり、１１１Ｆ
　１８’信号の画素データと線ｊ１１次色差信号の画素
データとを夫々別のケータバスを介して後に詳述するメ
モリ回路８に供給し、その出力画素データを書き込まぜ
る（蓄積させる）。

メモリ回路８は蓄積画素データのうち輝度信号の画素デ
ータ（以下「輝度画素データ」という）は標本化周波数
９ＭＩＩｚ２Ｍ、子化数８ビットで読み出してＩ）　Ａ
変換器９に出力し、線順次色差信号の画素データｔ」、
例えば椰本化周波数２．２５Ｍ）Ｌｚ　、量子化ビット
数８ビツトで読み出して１）Ａ変換器１゜に出力する。

ここで、メモリ回路８は面順次で供給される輝度信号を
１フイールド遅延して輝度信号が供給されない偶数フィ
ールド期間ｄ、その直前の奇数フィールド期間の輝度信
号を置換充当するため、同一フィールドの輝度画素デー
タを２フィールド期間読み出し、同様に線順次色差信号
の画素データも２フィールド期間繰り返して読み出し、
奇数フィールド期間はその直前の偶数フィールド期間の
紳ｊ陪次色差１８号の画素データでＩ合挽させる。

ＤＡ変換器９によりディジタル−アナログ変換されてＩ
ｐｌ、υ出された輝度信号はエンコーダ１１に供給され
、寸たＤＡ変換器１０によりディジタル−アナログ変換
されて取り出された線１１ｉｊ’を次色差信号な、１、
エンコーダ１１に供給され、ここでまず同時化されてか
ら所望の標準テレビジョン方式の搬送色信号に変換され
る。線順次色差信号を同時化してから標準テレビジョン
方式の搬送色信号を生成する手段よしては公知の方法を
使用できるが、本出均１人が先に特願昭５７　１５５５
８１号や昭和５７年１０月１５日付のｌｌ？許出願（発
明の名称ＬＰ　Ａ　Ｌ方式搬送色信号生成装置」）にて
提案した装餡を使用した場合は簡単、かつ、安１ｉ１１
ｉに構成することができる。エンコーダ１１け更にこの
標準テレビジョン方式の搬送色信号と輝度信号とを夫々
多重化して所望の標準テレビジョン方式のカラー映像信
号を生成して出力端子１２を介してモニター用テレビジ
ョン受像機（図示せず）へ出力する。

次に上記のメモリ回路８の構成及び動作について更に詳
細に説明するに、２１１２図ｄ、メモリ回路ε３の要部
の一実ｈ（ｌＩ例のブロック系統図を示す。同図中、入
力端子１３にシよ標本１ヒ周波数９　ｆｖｌ）１　ｚ　
、　８ビツト／　ｐｅｌの輝度ｉ＋！＋ｉ素データが８
ビット並列に入来し、入力１’ｉＭ子Ｊ４に入来する紅
ｊＨり返し周波数９ＭＨｚのラッチパルスによりラッチ
回路１５にラッチされる。このラッチ回路１５の出力か
１１度画素テデーしよラッチ回路１６及び２１に、ラッ
チ回路１６の出力輝度画素データはラッチ回路１７及び
２２に、ラッチ回路、１７の出力１１ｉｉｆ　ｌｉｔ：
　＋ｉｊ＋ｉ　：ｌデータし、１゜ラッチ回路１８及び
２３に、更にラッチ回路Ｊ８の出力坪量画素データし［
ラッチ回路２４に供給され、まブζラッチ回路１５〜１
８　＆；Ｉ−夫々人力））１４子１４よりの繰り返し周
波数９ｈ１１．Ｉｚのラッチパルスが供給される一力、
ラッチ回路２１〜２４には夫々入力端子２０よりの給°
（り返し５周波１ｉ’ｌ　２．２５　ＭＬＪｚのラッチ
パルスが供給される。このため、入力端子Ｊ３に順次に
供給され°る輝度画素データが４個ラッチ回路１８　、
１７　、１６　、１５に夫々ラッチされた１ａ後にそれ
ら４個の輝度画素データがラッチ回路２４．２３．２２
．２１にラッチされた後、メモリ素子群２９，２８，２
７．２６に供給さオＩる。

メモリ素子群２６〜２９及び後述のメモリ素子群３０の
夫々は、−例として１フイールドの画面が画面イ黄方向
に４５６個の輝度両系データと画面縦方向に２８６個の
輝度画素データとよりなり、Ｊた１フイー・ルド分の線
順次色差信号の画素データが両面横方向に１１４個、画
面縦方向に２８６個であるものとすると、２１６　　ビ
ットの記憶容量をもつ６４ｋｌＬＡＮ（ランダム・アク
セス・メモリ）が例えば４段配置された構成とされる。

またメモリ滓、子群２６〜３０は入力端子３１より工６
ヒットのアドレスバスを介して並列に１６ヒツトのアト
レア信号が夫々共通に印加され、かつ、メモリ素子群２
６〜２９は入力端子１３に輝度ｉ＋Ｊ＋ｉ素データが入
来する筒数フィールド期間のみ入力端子３２より繰り返
し周波数２．２５　Ｎ１−１ｚの岩ひ込みパルスが供給
される。

従って、ラッチ回路２］、、２２．２３及び２４にラッ
チされた４個の輝＃￥：画素デーク１−Ｊ１、入力端子
３１よりのアドレス信号により指定され／Ｃメモリ素子
Ｉ祥２６　、２７　＋　２８及び２９の同一　ア；゛レ
スＩＩＣ９＜　／ｚ　２．２５ｆ’ｖｉｌ−１ｚ　′ｃ
Ｎ！Ｉ　＠込まれる。以下、上記と同様の動作が縁り返
され、ｌ・ド鹿−１素データは・■個ｊ“つメモリ素子
群２Ｇ　、２７．２Ｂ反び２９の順次に変化するアドレ
スの犬々にβｊき込テれる。

次に１謁数フイールド勘「１」１は入力端子１：３にｔ
」、輝ｖ　＋＋！ｉｉ累データが人来せず、入力ｉ”ｉ
、トＪ−１９より（も′（本化周波数９へ１ｌｌｚ　、
　８ビｙ　ｌ−／　ｐｅｌのｋ”Ａ　Ｉ：ｆｉ４次色差
信号の画素データが８ビット並列に人来し、入力端子２
０よりのラッチパルスが供給されるラッチ回路２５にラ
ップ°される。こ（二でラッチ回路２５　ｌＩ」、その
人カジツチパルスの私有り返しＪ、’、］波数が２２５
公、什１ｚであるのに対し、その人力画素データの（“
Ｗ本化周波数は９　Ａｌ１−１ｚ　であるから、ジノヅ
ー回路２５は「りえば最初に入力端子１９に人；Ｉ！：
　した画素データ１飼をラッチし、次の計３個の人力画
素データはラッチぜず、５１１〜目の人力画素データを
ラッグ−し、更に６個目から８個目の入力画素データは
ラッチせず、以下上記と同様に入力画素データ４個のう
ち３個を間引いて１個をラッチすることを繰り返すこと
になる。

ラッチ回路２５にラッチされた１個の画素データはメモ
リ素子群３０に印加され、入力端子３３よりの繰シ返し
周波数２．２５　ＭＩ−１ｚの肖き込みパルスにより１
６ビツトのアドレス信号により指定されたアドレスに書
き込まれる。このようにして、線順次色差信号の画素デ
ータｔよ３個おき毎にメモリ素子群３０に蓄積される。

次にメモリ素子群２６〜３０の読み出し動作につきＨＩ
ｔ明するに、読み出し時には入力端子３２゜３３にｕ：
％ｉき込みパルスは入来せず、読み１］−旨ｔべきアド
レスが入力端子３１よりの共通のアドレス信号により指
定される。すると、メモリ素子群２６．２７．２８．２
９及び３０の出力端にはそのアドレスに蓄積されている
画素データが読み出され、これらの画素データはラッチ
回路３４，３５゜３６．３７及び３８に供給される。ラ
ッチ回路３４〜３８には入力端子３９より繰り返し周波
数２、２５　ＭＨ，ｚのラッチパルスが共通に印加され
、かつ、アドレス信号の値はこのラッチパルス発生に同
期して変化するから、メモリ素子群２６〜３０の各−ア
ドレスから一括して読み出されてラッチ回路３４〜３８
でラッチされる。

ラッチ回路３４〜３７にラッチされた各輝度画素データ
は入力端子４０〜４３の繰り返し周波数９Ｍｌ−１ｚの
パルスにより、入力端子３９の入力ラッチパルスの一周
期内で時分割的に１回ずつ順次に出力されるため、出力
端子４４より標本化周波数９７’ｖｌＨ２、！４子化数
８ビットの輝度画素データが順次に取り出されることに
なる。他方、ラッチ回路３８にラッチされた線順次色差
信号の画素データは入力端子４５のドライブパルスによ
り、入力ｒ’ｉＭ子３９の入力ラッチパルスの一周期内
で１回だけ取り出されて出力端子４６へ出力される。従
って、出力端子４６からは標本化周波数２．２５　Ｍｌ
ｌｚ　、　、用、子化数８ビットで線順次色差信号の画
素データが取り出されることになる。このように、線順
次色差信号の画素テ・−夕の標本化周波数を９へ４１１
２から２、２５　ＭＨｚに下げて−ｔき込み、そして読
み出すのは、線順次色差信号は輝度信号に比し周波数帯
域が１程度又はそれ以下しかないことに鑑み、できるた
けメモリ素子群３０を構成するＧ　４　ｋ　ＲＡ、Ｍの
個数を少なくしてメモリ回路８を安価に構成するためで
ある。

このようにして、第１図に示す本発明装置の第１実施例
によれば、単一のＡＤ変換器６によりコンポーネント符
号化信号を実質的に生成することができる。

次に、本発明装置の第２実施例について説明するに、第
３１′；！、１は本発明装置の第２実倫例のブロック系
統図を示す。同図中、入力端子５０，５］及び５２には
夫々カラー映像信号より分離した、又はプレビジョンカ
メラよりの３原色信号をマトリクス回路（図示せず）に
より生成してイ１１だ輝度信号Ｙ１色差信号（Ｉｔ−Ｙ
）及び（１３−Ｙ　）が入来する。入力端子５２よりの
色差信号（１３＝Ｙ）は遅延回路５３に供給され、ここ
で約２２２ｎＳ（＝４．５ＭＩＩ−ｚ）だけ遅延された
後スイッチ回路５４の端子すに印加される。ス・ｒツチ
回路５４の端子ａには入力端子５１より色差信号（」も
−Ｙ）が印加される。また輝度信号Ｙはスイッチ回路５
５の端子Ｃに印加される。

スイッチ回路５４は後述するスイッチ回路５９と共に、
スイッチコントローラ５６よりの繰り返し周波数４．５
　Ｍ　Ｉｌｙ、の対称方形波により、端子ａ。

ｂに交互に切換接続される構成とされている。ここで、
入力端子５１よりスイッチ回路５４の端子ａに供給され
る色差信号（ｌｉｔ・−Ｙ）を第４図（Ａ、）に模式的
に示し、入力端子５２に入来する色差信号（Ｊ３−　Ｙ
　）を同図（）Ｊ）に模式的に示すものとすると、遅延
回路５３よりスイッチ回路５４の端子すに印加される色
差信号（Ｔ３−Ｙ　）　ｕ：同図（Ｃ）に示す如くにな
る。ここで、第４図（Ａ）〜（（り中、Ｒは色差信号（
几−Ｙ）であることを示し、１３は色差信号（１３−Ｙ
　）であることを示し、更にアルファベット１１．又１
ｌ−Ｊ：Ｂの次の斂字し１：色差イ菖号（１，１，−Ｙ
）■ 又は（１３−Ｙ　）を期間約４４４ｎＳ（＝云２５Ｒ４
１Ｔ□）毎にト切つプこときの色情報１ヌ間の１１０番
を示す。

これにより、スイッチ回路５４←１、端子ａに接続され
でいる約２２２１１３の期間は第４１ン）（Ａ）に示す
色差イハ号（−Ｉｔ−Ｙ　）を出力１，７、次の約２２
２１１８１：１−　端子ｂＫ接続されて同図（Ｃ）に示
す遅延色差信号（１３−ｙ）を出力するととを交互に繰
り返すから、その出力信号を模式的に示すと第４図（１
））に示す如く色差信号（Ｊｔ−Ｙ）及び（１３−Ｙ　
）が夫々期間約２２２ｎｓ毎に交互に時系列的に合成さ
れた（ｉ号と象る。このスイッチ回路５４かも１収り出
された時系列合成イハ号し１”スイッチ回路５５の端子
ｄに印加される。

なぢ、第４図（Ｊ））に示す且］　、　）Ｌ　２．・・
とＩｔ１゜Ｂ２．・・・とは、同図（Ａ）、（Ｃ）に示
す１１、Ｊ、　、　Ｉｔ　２　。

・・・と１３１　、１３２　、・・・に対して夫々半分
の期浦（約２２２ｎＳ　）の色情報であるが、両者ｔ、
ｒいずれも期間が約４４４ｎｓ及び約２２２ｎＳと極め
て短かいから、同じ右号同士の信号ｉｓｔ、実質的に同
一の色情報である。

スイッチ回路５５は後述するスイッチ回路５８と共に、
スイツヂコントローラ５６よりの２フイ一ルド周期の対
称方形波により、成る１フイ一ルド期間は端子Ｃに接続
され、次の１フイ一ルド期間は端子ｄに接続されること
を交互に繰り返すように切換制御される。従って、成る
１フイ一ルド期間はスイッチ回路５５及び５８が夫々端
子Ｃに接続されるため、入力端子５０よりの輝度信号が
スイッチ回路５５を通過してＡＤ変換器５７に供給され
、ここで例えば標本化周波数９へ４１−１．ｚで標本化
され、更に１標本当りの量子化数８ビツトでｌｔ量子化
された輝度画素データに変換された後スイッチ回路５８
を通してメモリ回路６１に印加され、ここで蓄積される
。

また次の１フイ一ルド期間はスイッチ回＃！Ｋ　５５及
び５８が夫々端子ｄに接続されるため、スイッチ回路５
４より取り出された第４図（１））に示す時系列合成信
号がスイッチ回路５５を通してＡ　Ｄ変換器５７に供給
され、ここで例えば標本化周波数４゜５ＭＨｚ　で標本
化され、更に１標本当りの）１量子化数８、ビットで端
子化された画素゛データに変換される。このときのＡ　
Ｊ）変換器５７の出力信号の伝送順序は第４図（Ｄ）と
同一であり、色差信号（ｌｔ−Ｙ）の画素データと色差
信号（１３−Ｙ）の画素データどが夫々−画素毎に交互
に時系列的に合成された点順次色差信号となる。

この点順次色差信号はスイッチ回路５８を通してスイッ
チ回路５９に供給され、ここで成る約２２２ｎＳの期間
に伝送される色差信号（ｌ（−Ｙ）の画素データは遅延
回路６０へ選択出力され、次の約２２２ｎｓの期間に伝
送される色差信号（１３−Ｙ　）の画素データがメモリ
回路６１へ直接選択出力されることが交互に繰り返され
る。従って、遅延回路６００Å力画素データは第４図（
１つ）に模式的に示す如くになり、この入力画素データ
に約２２２ｎｓの遅延時間を与えて出力するから、その
出力画素データは同図（１つに模式的に示す如くになる
。この遅延回路６０の出力画素データは、スイッチ回路
５９の端子すより取り出される第４図（Ｇ）に模式的に
示す色差信号（Ｂ−Ｙ）の画素データと共にメモリ回路
６１に同時に印加され、繰シ返し周波数２．２５　Ｍｌ
−１ｚで書き込まれる。

メモリ回路６１はメモリ回路８と略同様の構成とされて
いるが、色差信号の画素データ蓄積用に２列のメモリ素
子群が配置される点が異なる。このメモリ回路６１は１
フイ一ルド分の標本化周波数９ＭＨ，ｚ　、８ビツト／
ｐｅｌの各輝度画素データを２フィールド期間繰シ返し
読み出して出力端子６２へ出力する一方、標本化周波数
２．２５　Ｍ　Ｈｚ　、　７１゜子化数８ビットで自き
込まれた色差信号（１：ｔ　−Ｙ）。

（Ｂ−Ｙ　）の各画素データを同じ標本化周波数及び量
子化数で計２フィールド期間繰り返し読み出して出力端
子６３．６４へ並列に出力する。出力端子６２〜６４よ
シ取り出された各画素テークは第１実施例と略同様にし
て所望の標準テレビジョン方式のカラー映像信号に変換
される。

このように、本実施例の場合も第１実施例と同様に単一
のＡ　Ｉ）変換器５７によりコンポーネント符号化信号
を実質的に生成してメモリ回路６１へ出力することがで
きる。。

な、お、十Ｎ［ｊの各実施例における伸水化周波数及び
１標本当りの団子化ビット数にに一例であり、これに限
定されるものではないことは勿論である、効果 上述の如く、本発明によれシ、」１、単一のＡ　Ｊ）変
４狼器によりコンポーネントｒｊ号化１ｄ号を生成する
ことができ、従って装置全体のコストを従来装置バ】、
に比し大幅に低減することができる。

【図面の簡単な説明】

；Ａ１図は本発明装置の第１実施例を示すブロック系統
図、第２図は第１図図示装［色白のメモリ回路の挟部の
一実施例を示すブロック系統図、■１，３図Ｖよ本発明
装置６のｕへ２実施例を示すブロック系統図、第４図（
Ａ）〜（０）は夫々第３図図示装心の各部の信号を・模
式的に示゛ノ゛図である。 Ｉ°°°カッ−吠１ｆ）４　’Ｉｉｊ号入力端子、２・
・・テコーダ、５．７．５４，５５，５８．５９・・・
スイッチ回路、６　、５７−Ａｌ）ｉＪ！ＮｉＡ、　　
８　、６１　＝−メモＩＪＭ路、１２・・カラー１！、
１．！：　ｉｊが信号出力端子、１３・・・画素データ
人力！１１４子、１４．２０．３９・・・ラッチパルス
入カシ高子、１５）・・・画素データ入力端子、２６〜
３０・・・メモリ素子群、３１・・・アドレス信号入力
端子、３２．３３・・・肖き込みパルス入力端子、４４
・・・輝度画素データ出力端子、４６・・・色差画素デ
ータ出力端子。

Claims (1)

【特許請求の範囲】
1. カラー映像信号を構成する輝度信号と２種の色差信号が
   供給され、奇数フィールド及び偶数フィールドのうちい
   ずれか一方のフィールド期間は上記輝度信号を出力し、
   かつ、他方のフィールド期間は上記２種の色差信号を交
   互に時系列的に合成して線順次色差信号又は点順次色差
   信号として出力するスイツヂ回路手段と、該スイツヂ回
   路手段の出力信号を標本化及び量子化して一定量子化ビ
   ット数の画素データが時系列的に合成されたコンポーネ
   ント符号化信号を出力する単一のＡＤ変換器と、該Ａ、
   　Ｄ変換器の出力コンボーネン）・符号化信号を蓄積し
   た後、上記輝度信号の画素データと上記線順次色差信号
   又は点順次色差信号の画素データとを夫々並列に読み出
   すメモリ回路とよりなることを特徴とするカラー映像信
   号のディジタル処理装置。