JPS5981908A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、プツシ、プル接続された一対の出力段トラ
ンジスタを有してなる増幅回路に係り、特にＢ級動作を
行なうものにおいてアイドル電流の安定化を図るように
したものに関する。

〔発明の技術的背景とその問題点〕

周知のように、首記の如き増幅回路としては、従来より
第１図及び第２図に示すものが知られている。まず、第
１図に示すものは、入力端子１１に供給される被増幅信
号を、トランジスタＱ１＋Ｑｇ　よりなる差動回路Ｉ２
、トランジスｌ　Ｑ　ｓ　　＋　Ｑ　４　よりなるカレ
ントミラー回路１３、トランジスタＱｓを介して駆動段
トランジスタＱ８　　、Ｑ７に供給し、出力段トランジ
スタＱ８゜Ｑ９によって増幅して出力端子Ｆ４するよう
にしたものである。なお、第１図において、１５゜１６
は定電流源、１１．１８は直流電圧子Ｂ。

−Ｂがそれぞれ印加された電源端子、Ｒ１乃至Ｒ６は抵
抗、ＣＩ＋Ｃ！はコンデンサ、Ｄｌ乃至Ｄ３はダイオー
ドである。

そして、この場合、出力段トランジスタＱｓ＋Ｑ９の無
負荷時におけるアイドル電流は、直列接続されたダイオ
ードＤＩ乃至Ｄ３によって生成されるバイアス電圧から
駆動段トランジスタＱ６．Ｑ７のペース−エミッタ間電
圧を差し引いた電圧が、出力段トランジスタＱ８のペー
ス−エミッタ間に印加されて決定されることになる。

一方、第２図に示すものは、出力段トランジスタＱ８　
　、Ｑ９へのバイアス電圧の加え方を変えたもので、入
力端子１９．２０にそれぞれ供給される負側及び正側の
被増幅信号を、駆動段トランジスタＱ＋ｏ　、　Ｑｌｌ
に供給し、出力段トランジスタＱ９　、−ＱＢで増幅し
て出力端子１４から出力するようにしたものである。そ
して、この場合、出力段トランジスタＱａ　　、Ｑ、の
アイドル電流は、駆−動段トランジスタＱ目＋　Ｑｔ。

の出力電流がダイオードＤ、、Ｄｌｓ及び抵抗Ｒ７＋Ｒ
Ｂに供給されて生成されるバイアス電圧が、出力段トラ
ンジスタＱｓ、Ｑｓのペース−エミッタ間に印加され出
力段トランジスタＱｓ、Ｑ９の・ぐイアスミ圧が決定さ
れることにより、決められるものである。

ところが、上記第１図及び第２図に示した増幅回路にお
いて、一般に出力段トランジスタＱ８．Ｑ９のエミッタ
面積は、大出力を得るために広く設計されるため、アイ
ドル電流も非常に大きな値となってしまい、アイドル電
流の設定が困難になるという問題が生じる。

そこで、従来より、第３図に示すように、駆動段トラン
ジスタＱｌｚと出力段トランジスタＱ８との間に、トラ
ンジスタＱ１３を抵抗Ｒ９’ｆｃ含めてダイオード接続
したものを介在させ、トランジスタＱｌｓのコレクター
エミッタ間電圧（ペース−エミッタ間電圧よりも低い）
を用いて出力段トランジスタＱｓのバイアス電圧を生成
することにより、出力段トランジスタＱ８のペース−エ
ミッタ間電圧を下げアイドル電流を減少させて、アイド
ル電流の設定を容易化するようにしている。

すなわち、上記抵抗Ｒ９の抵抗値を１００（Ω〕、無負
荷時にトランジスタＱ１３に流れる電流工を１　（ｍＡ
）とすると、無負荷時における出力段トラフ、−）スタ
Ｑ８のバイアス［Ｅｕ、 Ｒｇ　・Ｉ　＝１００ＸＩＸ１０　’＝０．１　［Ｖ］
＝１００（ｍＶ）だけ下げることができるものである。

このことは、出力段トランジスタＱ８のエミッタ面積Ｎ
を Ｎ　＝　ｅｘｐ　ｒｌＶＢｐ： 但し、ｑ：＠子の電荷 に：？ルッマン定数 Ｔ：絶対温度 ΔＶｎｇ　：出力段トランジスタ。８のペース−エミッ
タ間電圧の降下分 とすると、出力段トランジスタ。８のエミッタ面積が、
等価的に実際のエミッタ面積の約１／４６になったこと
に等しく、これによりアイドル電流も約１／４６に減少
させることができるものである。

しかしながら、負荷接続時に、例えば出力段トランジス
タＱ８の出力電流が２〔Ａ〕で、そのペース電流ＩＢが
０．１（Ａ）であったとすると、抵抗Ｒ９の両端には、 Ｒ９・ｌｎ＝１００Ｘ０．１＝１０ＣＶ〕もの電圧損失
が発生し発熱等の問題を招くものである。また、増幅回
路の発振防止のために出力段トランジスタＱ８　　、Ｑ
９の一方または両方のペースに抵抗を挿入することがあ
るが、その抵抗値は上記したような電圧損失や発熱等が
生じないように小さな値に限定されるので、これだけで
はアイドル電流の設定にはｅｌとんど影響を与えないも
のである。

〔発明の目的〕

この発明は上記事情を考慮してなされたもので、簡易な
構成でアイドル電流の設定を容易に行なりことができる
とともに無駄な損失を十分に押え得る極めて良好な増幅
回路を提供することを目的とする。

〔発明の概要〕

すなわち、との発明は、ブツシュゾル接続された一対の
出力段トランジスタを有してなる増幅回路において、前
記一対の出力段トランジスタのうちの一方の出力段トラ
ンジスタと同極性で制御電極が該一方の出力段トランジ
スタの制御電極に接続され第１の被制御電極が前記一方
の出力段トランジスタのうちの他方の出力段トランジス
タと接続されていない側の被制御電極に接続され第２の
被制御電極が前記他方の出力段トランジスタの制御電極
に接続されてなり前記一対の出力段トランジスタを流れ
るアイドル電流の一部を抽出する第３のトランジスタと
、前記一対の出力段トランジスタのうちの他方の出力段
トランジスタの制御電極に直列に介挿接続され前記第３
のトランジスタで抽出された電流に対応して電位降下を
生ぜしめ前記アイドル電流を減少させる抵抗とを具備し
てなることを特徴とするものである。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して詳細
に説明する。第４図において、第１図と同一部分には同
一記号を付して示しここでは異なる部分についてのみ述
べる。すなわち、駆動段トランジスタＱ６のエミッタと
抵抗Ｒ５との接続点は、抵抗Ｒｔｏを介した後、出力段
トランジスタＱ、のペースに接続されるとともに、トラ
ンジスタＱ１４のコレクタに接続されている。

このトランジスタＱ１４は、出力段トランジスタＱ９と
同極性で、そのエミッタ面積が出力段トランジスタＱ９
のエミッタ面積め１／Ｎ（Ｎ２２）となされている。そ
して、上記トランジスタＱ１４のエミッタは、出力段ト
ランジスタＱ９のエミッタと共に、前記電源端子Ｉ８に
接続されている。壕だ、上記トランジスタＱ１４のペー
スは、抵抗Ｒ１１を介して、駆動段トランジスタＱ７の
コレクタ、出力段トランジスタＱ９のペース及び抵抗Ｒ
６の共通接続点に接続されている。なお、前記出力端子
Ｉ４は、９荷抵抗ＲＬを介して接地されている。

上記のような構成において、以下その動作を説明する。

すなわち、出力段トランジスタＱＢ＋Ｑ９のアイドル電
流Ｉｄを考えると、トランジスタＱ１４のコレクタ電流
Ｉｃ目は・ Ｉｃ１４”Ａ・Ｉｄ となり、抵抗ＲＩＧの両端には、Ｒｔｏ　−ＩＣ＋４な
る電位降下が生じる。このだめ、アイドル電流但し、ｖ
Ｔは熱電圧であって、 ｖＴ　＝基ユ と表わすことができ、Ｔｍ２Ｏ３［’Ｋ］でｖＴ≠２６
〔ｍｖ〕である。

ここで、上記駆動段及び出力段トランジスタロ６乃至Ｑ
９の各ペースーエミッタ間電圧ＶＩＥを各トランジスタ
Ｑ６乃至Ｑ９のコレクタ電流Ｉｃ（磐エミッタ電流）の
関数として表わすと近似的に、 と表わすととができる。但し、＋８け飽和電流、Ｋは駆
動段及び出力段トランジスタロ６乃至Ｑ、の各エミッタ
面積が、単位トランジスタのエミッタ面積の何倍にあた
るかを示す値である。

そして、定電流源Ｉ６の出力電流ヲより、各ダイオード
Ｄ、乃至Ｄ３０カソード面積は単位ダイオードと等しく
（すなわちに＝１）ｌ、、駆動段トランジスタＱｇ　　
、Ｑ７０に全に１、該駆動段トランジスタＱ６　＝Ｑｙ
を流れる電流をＩＡ％出力段トランジスタＱｅ、Ｑ９の
Ｋをに２とすると、 なる式によって、アイドル電流Ｉｄが決定される。

今、Ｋ１＝３　＋　Ｉｏ＝１　［ｍＡ：Ｊ　、　ＩＡ＝
１　（ｍＡ）　、　Ｋ２−１００とし、抵抗’Ｒｔｏが
ない場合（つまりＯ〔Ω〕）について、アイドル電流Ｉ
ｄを求めると、（Ｉ　Ｄ／Ｉ　ｓ　）　’　＝　（Ｉ　
Ａ／ｒ（ｔ・ｌ８）２×（工ｄＡ２・１ｓ）ｉｎ３＝　
（Ｉ、／Ｋｔ　）２ｘ　（Ｉｄ／Ｋｚ　）となり、Ｉｄ
＝　９００　［＋ｎＡ］という非常に大きな値となる。

ところが、抵抗ＲＩＧを２０〔Ω〕、トランジスタＱ１
４のエミッタ面積と出力段トランジスタＱ、のエミッタ
面積との比を１−１０とすると、ｄ ’ｅ１４　””　Ｈ） であるから、上記（１）式より、 ＋Ｒ１Ｏ・子片 となり、Ｉｄ端４０　［ｍＡ）が得られる。

すなわち、トランジスタＱ目及び抵抗Ｒ１０を用いたこ
とにより、アイドル電流Ｉｄは！Ｉ　００　［ｍＡ’Ｊ
から４０　（ｒｎＡ：）と約”／２２．５に減少させる
ことがてき、Ｂ級動作には適切な値に設定することがで
きるものである。

また、上記トランジスタＱ＋４のコレクタ電流ｌ０１４
は１．出力端子Ｚ４から出力される信号の正側半サイク
ル（このとき出力段トランジスタＱｓはオン状態、Ｑ９
けオフ状態か甘たけ微小電流が流れている状態）のとき
「０」または微小電流となっており、出力段トランジス
タＱ８のオン状態を助長するように働き、上記出力信号
の負側半サイクル（このとき出力段トランジスタＱｓは
オフ状態かまたは微小電流が流）１．ている状態、Ｑ９
はオン状態）のとき大きな値となって出力段トランジス
タＱｓのオフ状態を助長するように働くので、Ｂ級ダッ
シュゾル動作を円滑に行ない得るものである。換言すれ
ば、出力段トランジスタＱ８の駆動能力を高めるの／ で、Ｂ級動作に好適し、出方信号の損失も十分に押えら
れるようになるものである。

なお、第４図において抵抗Ｒ１゜を出方段トランジスタ
Ｑｓのペースに接続するようにしたが、これは駆動段ト
ランジスタＱ６のペースニ介挿接続し、トランジスタＱ
１４のコレクタを駆動段トランジスタＱ６のペースに接
続するようにしでも同様な効果を得ることができる。

さらに、抵抗Ｒ１１は出方段トランジスタ。９が飽和状
態に達したときに、トランジスタ　。１４のコレクタ電
流ＩＣ１４が過大になるのを防止するためのものである
。

また、第５図は先に第２図に示した回路に、この発明を
適用した場合の一実施例を示すものである。すなわち、
第５図において、トランノスタＱＩＳ乃至Ｑｔｓが初段
回路を構成しているもので、入力端子２Ｉに供給される
被増幅信号はトランジスタＱ１Ｂのペースに加えられる
。なお、トランジスタＱ１６のペースには出力端子２２
から出力される出力信号が負帰還される。トランジスタ
Ｑ１９　＋　Ｑ２０は一対の出力段トランジスタＱ２１
１　Ｑ２２をそれぞれブツシュゾル駆動させるだめの駆
動段回路を構成している。つまり、トランジスタＱ２０
のコレクタ出力は、エミッタフォロワ接続されたトラン
ジスタＱ２３を介して出力段トランジスタＱ２□を駆動
し、トランジスタＱｌｅのコレクタ出力は、トランジス
タＱ２４１Ｑ２５よりなるカレントミラー増幅段回路を
介して出力段トランジスｊｌＣｈｌを駆動する。

そして、トランジスタＱｚｏの動作電流は、定電流源２
３（抵抗負荷でもよい）の出力電流ＩＤで略決定され、
このトランジスタＱ２゜のペース−エミッタ間電圧ＶＩ
Ｅと抵抗Ｒ１２ＸＩＤとの和の電圧がトランジスタＱ＋
ｅのペース−エミッタ間に印加されることにより、トラ
ンジスタＱ＋ｅの動作電流が決定されるもので、トラン
ジスタＱ２４　＋　Ｑ２５のカレントミラー利得だけ増
加した電流値が前述しだ工Ａとなるものである。

ここで、出力段トランジスタＱ２１　＋　Ｑｚｚのアイ
ドル電流Ｉｄは出力段トランジスタＱ２１と、トランジ
スタＱｚ６を抵抗Ｒ１３乃至ＲＩＳを含めてダイオード
接続してなる出力段バイアス回路とにより定まる。この
場合、アイドル電流Ｉｄの減少とその設定の容易化を図
るため、第４図に示したトランジスタＱ１４に対応する
トランジスタＱ２７と、第４図に示した抵抗ＲＩＧに対
応する抵抗Ｒ１４とを、第４図と同様に接続しているう
そして、トランジスタＱ２５の出力電流ＩＡはトランジ
スタＱ２６に供給されて、出力段トランジスタＱ２１の
ペース−エミッタ間にバイアス電圧が加えられる。ここ
で、トランジスタＱ２７のコレクタ電流をｌ０２７とす
ると、抵抗Ｒ１４がない場合には上記ＩＡのＮ′倍（Ｎ
／はトランジスタ（ｈ６のエミッタ面積に対する出力段
トランジスタＱ２１のエミッタ面積の比）の電流が出力
段トランジスタＱ２１に流れてアイドル電流Ｉｄとなる
が、抵抗Ｒ１４によって Ｒ目（ＩＡ　＋　Ｉｃｚ７） なる電位降下が発生するので、上記実施例で説明したの
と同様にしてアイドル電流Ｉｄは、と減少させることが
できるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

しだがって、以上詳述したようにこの発明によれば、簡
易な構成でアイドル電流の設定を容易に行なうことがで
きるとともに無駄な損失を十分に押え得る極めて良好な
増幅回路を提供することができる。

【図面の簡単な説明】

第１図乃至第３図はそれぞれ従来の増幅回路を示す回路
構成図、第４図はこの発明に係る増幅回路の一実施例を
示す回路構成図、第５図はこの発明の他の実施例を示す
回路構成図である。 ＩＩ・・入力端子、１２・・・差動回路、１３・・・カ
レントミラー回路、１４・・・出力端子、１５．１６・
・・定電流源、１７．１８・・・電源端子、１９．２０
・・・入力端子、２１・・・入力端子、２２・・・出力
端子、２３・・・定電流源。 出願人代理人　　弁理士　鈴　江　武　彦１ｇ　１　図 ７ ３１８ ２１１ １７ 第３ｉ１ ７ １１４［ ７

Claims (1)

1. 【特許請求の範囲】 ブツシュゾル接続された一対の出力段トランな ジスタを有して≠る増幅゛回路において、前記一対の出
   力段トランジスタのうちの一方の出力段トランジスタと
   同極性で制御電極が該一方の出力段トランジスタの制御
   電極に接続され第１の被制御電極が前記一方の出力段ト
   ランジスタのうちの他方の出力段トランジスタと接続さ
   れていない側の被制御電極に接続され第２の被制御電極
   が前記他方の出力段トランジスタの制御電極に接続され
   てなり前記一対の出力段トランジスタを流れるアイドル
   電流の一部を抽出する第３のトランジスタと、前記一対
   の出力段トランジスタのうちの他方の出力段トランジス
   タの制御電極に直列に介挿接続され前記第３のトランジ
   スタで抽出された電流に対応して電位降下を生ぜしめ前
   記アイドル電流を減少させる抵抗とを具備してなること
   を特徴とする増幅回路。