JPS5979585A - Manufacture of josephson junction element - Google Patents

Manufacture of josephson junction element

Info

Publication number
JPS5979585A
JPS5979585A JP57189056A JP18905682A JPS5979585A JP S5979585 A JPS5979585 A JP S5979585A JP 57189056 A JP57189056 A JP 57189056A JP 18905682 A JP18905682 A JP 18905682A JP S5979585 A JPS5979585 A JP S5979585A
Authority
JP
Japan
Prior art keywords
layer
film
superconducting
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57189056A
Other languages
Japanese (ja)
Inventor
Juichi Nishino
西野 壽一
Yoshinobu Taruya
良信 樽谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57189056A priority Critical patent/JPS5979585A/en
Publication of JPS5979585A publication Critical patent/JPS5979585A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

PURPOSE:To reduce the dispersion of the titled element' characteristics by a method wherein the total film thickness of a superconductive wiring layer, two electrode layers and a tunnel barrier layer held by the two electrode layers is decided to meet specific requirements. CONSTITUTION:An Nb film approximate 300nm thick is formed on an Si substrate 1 whereon an insulating layer 2 is formed and a gland plane 3 is formed by selective etching. Then an insulating layer 4 approximate 150nm thick and a lower wiring layer 5 made of an Nb film approximate 300nm thick are formed. Firstly another Nb film 6 approximate 50nm thick as the first superconductive electrode, a tunnel barrier layer 7 approximate 10nm thick and the other Nb film 8 approximate 50nm thick as the second superconductive electrode are formed making the total thickness of these three layered films amount to approximate 110nm. Secondly said three layered films are processed using a mask 9 and after forming an insulating layer with almost similar thickness to that of said three layered films, the mask 9 is lifted off. The area of a Josephson junction element so far produced is 5-1mum<2>. The dispersion of element' characteristics may be reduced by adopting the Josephson junction element.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は極低温において動作するジョセフソン1隊 接合素子に係シ、特に素子特象のばらつきが小さく、そ
の再現性に優扛ているために集積化に好適なジョセフソ
ン接合素子の構造と作製法に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a Josephson 1-group junction device that operates at extremely low temperatures, and is particularly concerned with small variations in device characteristics and excellent reproducibility. This invention relates to the structure and manufacturing method of Josephson junction devices suitable for integration.

〔従来技術〕[Prior art]

ジョセフソン接合素子においては、第1の超電導電極を
パターニングしたのち、その表面をArガス等を用いた
スパッタリングによって清浄化し、続いて第1の超電導
電極材料の酸化物あるいは絶縁物膜を形成してトンネル
障壁層としていたが、このスパッタリングは下部電極表
面に欠陥を発生させるうえに汚染の除去についての再現
性を得ることが雅しく、ジョセフソン接合素子の特性を
向上させることに対して障害となっていた。こめ問題全
解決する方法として、第1の超電導電極を形成し、同一
ベルジャ−内においてトンネル障壁層を形成したのち第
2の超電導電極の3層を形成する方法がある。これは 
J、 @1ark、 Proc、 Roy。
In the Josephson junction device, after patterning the first superconducting electrode, its surface is cleaned by sputtering using Ar gas or the like, and then an oxide or insulating film of the first superconducting electrode material is formed. However, this sputtering causes defects on the surface of the lower electrode, and it is difficult to obtain reproducibility in removing contamination, which is an obstacle to improving the characteristics of Josephson junction devices. was. As a method for completely solving the problem of clumping, there is a method in which a first superconducting electrode is formed, a tunnel barrier layer is formed in the same bell jar, and then three layers of the second superconducting electrode are formed. this is
J, @1ark, Proc, Roy.

Soc、A308 、 pp447〜471(1969
)。
Soc, A308, pp447-471 (1969
).

5upercurrents in 1ead−Cap
per−1eadS andwi tch 、  に見
られるように、第一の超電導電極表面に不必要な汚染や
酸化物を生ずることなしに、トンネル障壁層を形成する
方法である。
5supercurrents in 1ead-Cap
This is a method of forming a tunnel barrier layer without producing unnecessary contamination or oxides on the surface of the first superconducting electrode, as seen in Per-1eadS and Witch.

J、 C1arkによる、 この公知例は、メタルマス
クを用いてこれを回転させて3層の蒸着とパターニング
を行なうものであり、微細なパターンを含んだ集積回路
の作製には使用できないうえ、層間絶縁膜を用いないだ
め他のジョセフソン接合素子との間の超電導配線の形成
が困難である。この点を解決する一つの方法としては、
佐々木等が公開特許公報52−−−82090に開示し
たごとく、この3層の側面を酸化して絶縁膜を形成し、
短絡なしに超電導配線を形成する方法が知られている。
This known example by J. C1ark uses a metal mask and rotates it to perform vapor deposition and patterning of three layers, and it cannot be used to fabricate integrated circuits containing fine patterns, and also requires interlayer insulation. Unless a film is used, it is difficult to form a superconducting wiring between other Josephson junction elements. One way to solve this problem is to
As disclosed by Sasaki et al. in Published Patent Publication No. 52-82090, the side surfaces of these three layers are oxidized to form an insulating film,
A method of forming superconducting wiring without shorting is known.

しかしこの方法は、十分な絶縁層を得るに必要な絶縁物
膜厚を形成することができない点に加えて、。
However, in addition to this method, it is not possible to form the necessary insulator film thickness to obtain a sufficient insulating layer.

1μm以上の段差が生じるために、超電導配線を構成す
る超電導薄膜の膜厚はこの段差部で断線を発生しないだ
めに少なくとも1μm以上とする必要があり、微細なパ
ターンを形成することができず、従って集積度も低くな
らざるを得ない。この問題点を解決する方法としては絶
縁物によって平坦化する方法が知られている。
Because a step of 1 μm or more occurs, the thickness of the superconducting thin film constituting the superconducting wiring needs to be at least 1 μm or more to avoid disconnection at this step, making it impossible to form a fine pattern. Therefore, the degree of integration must also be low. As a method for solving this problem, a method of flattening using an insulator is known.

佐々木等の方法の他の欠点は、核3層膜を加工して決め
られるジョセフソン接合素子の面積の精度が、接合面積
5μm2以下の微小接合に対して悪くなることである。
Another drawback of the method of Sasaki et al. is that the accuracy of the area of the Josephson junction element determined by processing the core three-layer film is poor for microjunctions with a junction area of 5 μm 2 or less.

また、1(、Kroger (5elective n
iobinmanodization Process
 for fabricatingJosephson
 tunnel junctions ; Appl、
 Phys。
Also, 1(, Kroger (5elective n
iobinmanodization Process
for fabricating Josephson
tunnel junctions; Appl;
Phys.

Lett、39C31,280(1981)は、3層膜
をエツチングではなく、陽極酸化法によって加工しジョ
セフソン接合部分を限定する方法を発明した。この場合
他縁膜にはNbの陽極酸化膜が使用されるので、超電導
電極材料がNbに限定されるうえ、Nbの陽極酸化物は
比誘電率が太きいために、ジョセフソン接合の浮遊誘電
率が大きくなり、高速スイッチ−ングに対しては重大な
障害となる。
Lett, 39C31, 280 (1981) invented a method of defining the Josephson junction by processing the three-layer film by anodic oxidation rather than etching. In this case, since a Nb anodic oxide film is used for the other edge film, the superconducting electrode material is limited to Nb, and since the Nb anodic oxide has a large dielectric constant, the floating dielectric of the Josephson junction The rate becomes large and becomes a serious obstacle to high-speed switching.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記従来技術の欠点を解決して、素子
の特性のばらつきが小さく、且つ再現性に優扛、従って
集積度の高い回路の作製に好適なジョセフソン接合素子
の構造とその容易な製造方法を提供することにある。
An object of the present invention is to provide a structure of a Josephson junction element that solves the above-mentioned drawbacks of the prior art, has small variations in element characteristics, has excellent reproducibility, and is therefore suitable for manufacturing highly integrated circuits. The purpose is to provide an easy manufacturing method.

〔発明の・既製] 上記目的を構成するため、本発明のジョセフソン接合素
子は超電導体よりなる。第1の電極層と超電導体よりな
る第2の電極層がトンネル障壁層をフ「シで結合されて
なる接合部を有し、該第1の電極層、該第2の電極層お
よび該トンネル障壁層の側面が上下方向に関してほぼ同
一面で形成され、該第1の電極層の下面のほぼ全面が超
電導配線層に接し、該超電導配線層帽はこれを構成する
超電導材料の磁場侵入距離以上の膜厚を有し、且つ該第
1の電極層の膜厚、該トンネル障壁層の膜厚および該第
2の電極層の膜厚の合計厚さが該接合部の面積の平方根
のほぼ10分の1以下になるように構成されている。
[Invention/Ready-made] In order to achieve the above object, the Josephson junction element of the present invention is made of a superconductor. A first electrode layer and a second electrode layer made of a superconductor have a junction formed by bonding a tunnel barrier layer with a glue, and the first electrode layer, the second electrode layer and the tunnel The side surfaces of the barrier layer are formed substantially on the same plane in the vertical direction, substantially the entire lower surface of the first electrode layer is in contact with the superconducting wiring layer, and the superconducting wiring layer cap has a magnetic field penetration distance greater than or equal to the magnetic field penetration distance of the superconducting material constituting it. , and the total thickness of the first electrode layer, the tunnel barrier layer, and the second electrode layer is approximately 10 times the square root of the area of the junction. It is configured to be less than one-fold.

上記第1の電極層、上記トンネル障壁層および上記第2
の電極層からなる3層が絶縁層に埋め込まれ、且つ該第
2の電極層の上面と核絶縁層の上面とが段差を形成しな
いようにすると、該第2の電極層と接続し該絶縁層上に
延在する上部超電導配線層を容易に゛形成でき、好結果
が得られる。
the first electrode layer, the tunnel barrier layer and the second electrode layer;
If three layers consisting of electrode layers are embedded in the insulating layer and the upper surface of the second electrode layer and the upper surface of the core insulating layer do not form a step, the three electrode layers will be connected to the second electrode layer and the insulating layer will be connected to the second electrode layer. The upper superconducting wiring layer extending over the layer can be easily formed with good results.

上記絶縁層には通常SiOもしくはSio2を用いれば
よいが、これに限定する必要はない。
Generally, SiO or Sio2 may be used for the insulating layer, but there is no need to limit it to this.

また、上記超電導配線層ならびに第1の電極層は通常N
bを用いると良好な結果が得られるが、これに限定する
必要はない。
Further, the superconducting wiring layer and the first electrode layer are usually N
Good results can be obtained using b, but there is no need to limit it to this.

上記本発明のジョセフソン接合素子の容易す製造方法は
、1)基板上に超電導配線層を形成する工程、11)該
超電導配線層を有する該基板上に第1の電極層となるべ
き超電導層、トンネル障壁層となるべき絶縁層もしくは
半導体層ならびに第2の電極層となるべき超電導層とを
連続して形成し、13層膜とする工程、111)核彬3
層膜を形成加工して該超電導配線層上の所定の位置に所
定の形状のを有するものである。この後で、必要に応じ
てジョセフソン接合素子、抵抗体等のような回路要素を
結ぶ上部超電導配線層を形成すればよい。
The method for easily manufacturing the Josephson junction device of the present invention includes: 1) forming a superconducting wiring layer on a substrate; 11) forming a superconducting layer to become a first electrode layer on the substrate having the superconducting wiring layer; , Step of successively forming an insulating layer or a semiconductor layer to become a tunnel barrier layer and a superconducting layer to become a second electrode layer to form a 13-layer film, 111) Nuclear Bin 3
A layer film is formed and processed to have a predetermined shape at a predetermined position on the superconducting wiring layer. After this, an upper superconducting wiring layer may be formed to connect circuit elements such as Josephson junction elements, resistors, etc., if necessary.

本発明のジョセフソン接合素子は、第1の超電導電極、
トンネル障壁層、第2の超電導電極を真空を破らずに連
続して形成できるものであり、そののちにこれを加工・
成形することにより理想的な状態でジョセフソン接合を
作製でき、しかも加るため上記の3層の膜厚の合計厚さ
を特に薄くした点に特徴があるものである。
The Josephson junction element of the present invention includes a first superconducting electrode,
The tunnel barrier layer and the second superconducting electrode can be formed continuously without breaking the vacuum, and are then processed and processed.
The feature is that a Josephson junction can be produced in an ideal state by molding, and that the total thickness of the three layers mentioned above is particularly thin.

上記従来技術にみられるような膜厚が500nm程度の
上記3層膜を加工して央められるジョセフソン接合素子
の面積は、接合面積5μm2以下の微小接合に対し精度
が劣ることがわがった。
It has been found that the area of the Josephson junction element, which is determined by processing the three-layer film with a thickness of approximately 500 nm as seen in the prior art, is inferior in accuracy to micro-junctions with a junction area of 5 μm or less. .

この理由は公開特許公Q52−82090の実施例の説
明図に示された値のごとく、該3層膜の各層の膜厚が配
線層と同程度の値であり厚すぎること、および実際には
説明図のごときほぼ垂直の断面をもつように該3層膜を
加工することが、ばらつき、再現性の点から困難なため
である。この断面形状のばらつきは第1図に示すごとく
接合面積のばらつきの原因となシ、その結果ジョセフソ
ン接合を流れる臨界ジョセフソン電流の値も、ばらつき
をもつ。この効果は接合面積が微細になるほど著しくな
ることもわかった。第1図に示した角度θが1つの集積
回路全体の中で30°〜600にわたって分布するとき
、咳3層膜の厚さをd。
The reason for this is that the thickness of each layer of the three-layer film is about the same as that of the wiring layer, which is too thick, as shown in the explanatory diagram of the example in Published Patent Publication Q52-82090, and that This is because it is difficult to process the three-layer film to have a substantially vertical cross section as shown in the explanatory diagram from the viewpoint of variation and reproducibility. This variation in cross-sectional shape causes variation in the junction area as shown in FIG. 1, and as a result, the value of the critical Josephson current flowing through the Josephson junction also varies. It was also found that this effect becomes more pronounced as the bonding area becomes finer. When the angle θ shown in FIG. 1 is distributed over 30° to 600° within one integrated circuit, the thickness of the three-layer membrane is d.

接合面積の最小値をe2とすると、接合面積のばらつき
は、2(17!程度となり、両者の比は2d/1となる
。従って、接合面積のばらつきを例えば±10%1メ内
とするためには、dは4の10分の1以下とする必要の
あることがわかった。なお、第1図における符号は第2
図以下の図面と同じ部分を示している。
If the minimum value of the bonding area is e2, then the variation in the bonding area is about 2 (17!), and the ratio of the two is 2d/1. Therefore, to set the variation in the bonding area to within ±10% 1 meter, for example. It was found that d needs to be less than 1/10 of 4 in order to
The figure shows the same parts as the following drawings.

なお、上記角度θは、ドライエツチングによシ加工する
場合、通常、上記のように30’〜6o0の範囲に分布
する。また、ジョセフソン素子の実用化には、接合面積
のばらつきは、±1’O%以内とすることが望ましい。
Incidentally, when processing is performed by dry etching, the angle θ is normally distributed in the range of 30' to 6o0 as described above. Further, in order to put the Josephson element into practical use, it is desirable that the variation in the junction area be within ±1'O%.

本発明のジョセフソン接合素子ならびにその製造方法に
おいて、上記せざる事項については従来技術を踏襲して
よい。
In the Josephson junction device of the present invention and its manufacturing method, conventional techniques may be followed for matters not mentioned above.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例を参照して詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

Ff、2図に示すように、約1100’0の温度で酸素
により表面を熱酸化して絶縁層2としたSi基板1上に
、スパッタリング法により厚さ約300nmのNb膜を
形成し、ホトレジストをマスクとした弗硝酸による化学
エツチング法によって加工しグランドプレーン3とする
。続いて厚さ約150nmのSiO膜よりなる絶縁層4
.厚さ約300nmのNb膜よ構成る下部配線層5を形
成する。
As shown in Fig. Ff, 2, an Nb film with a thickness of about 300 nm was formed by sputtering on a Si substrate 1 whose surface was thermally oxidized with oxygen at a temperature of about 1100'0 to form an insulating layer 2, and then a photoresist film was formed. The ground plane 3 is processed using a chemical etching method using fluoronitric acid as a mask. Next, an insulating layer 4 made of a SiO film with a thickness of about 150 nm is formed.
.. A lower wiring layer 5 made of a Nb film with a thickness of about 300 nm is formed.

下部配線層のNb膜はスパッタリング法によって形成し
、その加工はホトレジストをマスクとじたArイオンエ
ツチングを用いた。次に下部配線層5の表面をArイオ
ンによってスパッタエツチングを施し清浄化したのち、
第1の超電導電極となる約50nmのNb膜6.約10
 nmのSi膜よりなるトンネル障壁層7をそれぞれス
パッタリング法によって、第2の超電導電極となる約5
0nmのNb膜8を抵抗加熱蒸着法によって連続に真空
を破ることなく形成する。該3層膜の合計のイオンエツ
チングによシこの3層膜を加工し、続いて第3図に示す
ようにこの3層膜とほぼ同じ厚さのSi膜膜より成る絶
縁層10を形成したのちに、アセトンによりマスク9を
リフトオフする。
The Nb film of the lower wiring layer was formed by a sputtering method, and its processing used Ar ion etching using a photoresist mask. Next, after cleaning the surface of the lower wiring layer 5 by sputter etching with Ar ions,
Approximately 50 nm Nb film that becomes the first superconducting electrode 6. about 10
The tunnel barrier layer 7 made of a Si film with a thickness of about 5 nm is formed by sputtering to form a second superconducting electrode.
A 0 nm thick Nb film 8 is continuously formed by resistance heating vapor deposition without breaking the vacuum. This three-layer film was processed by ion etching the total of the three-layer film, and then, as shown in FIG. 3, an insulating layer 10 made of a Si film having approximately the same thickness as this three-layer film was formed. Afterwards, the mask 9 is lifted off with acetone.

これによって形成されたジョセフソン接合素子の面積は
5〜1μm2である。最後に、第4図に示すように、厚
さ約500 nmのPb膜より成る上部超電導配線層1
1を形成することによシ本発明のジョセフソン接合素子
を作製することができた。
The area of the Josephson junction element thus formed is 5 to 1 .mu.m.sup.2. Finally, as shown in FIG. 4, an upper superconducting wiring layer 1 made of a Pb film with a thickness of about 500 nm is
By forming 1, the Josephson junction device of the present invention could be manufactured.

第5図はこれを上面からみた平面図であり、12−合部
を示す。このようにして作製されたジョセフソン接合素
子は、臨界ジョセフソン電流、トンネル抵抗の値など素
子特性の再現性に優ればらつきが少ない。甘た、このジ
ョセフソン接合素子を用いて論理回路あるいは記憶回路
を作製したところ、素子特性のばらつきが小さくできる
ために従来に比べて歩留りを向上させることができた。
FIG. 5 is a plan view of this from above, showing the 12-joint portion. The Josephson junction device manufactured in this manner has excellent reproducibility of device characteristics such as critical Josephson current and tunnel resistance values, and has little variation. Furthermore, when a logic circuit or a memory circuit was manufactured using this Josephson junction element, it was possible to improve the yield compared to the conventional method because variations in element characteristics could be reduced.

なお、第1の超電導電極材料としてはNbを用いること
が望ましいが、これに限定されるものではない。また本
実施例では第2の超電導電極材料としてPbを用いたが
、これにNbを用いても同様の効果を得ることができた
Note that, although it is desirable to use Nb as the first superconducting electrode material, it is not limited thereto. Further, in this example, Pb was used as the second superconducting electrode material, but the same effect could be obtained even if Nb was used.

ジョセフソン接合素子を埋め込むために用いる絶縁物は
SiO以外ではSiO2を用いることが望ましい。これ
は、本発明では最上部の超電導配線にNbを用いること
もできるが、それをCF4イオンエツチングによって加
工する際に、Nbと絶縁膜のエツチングレートの差を大
きくして、Nbを選択的にエツチングするためである。
As the insulator used for embedding the Josephson junction element, it is preferable to use SiO2 other than SiO. In the present invention, Nb can be used for the uppermost superconducting wiring, but when processing it by CF4 ion etching, the difference in etching rate between Nb and the insulating film is increased to selectively remove Nb. This is for etching.

本実施例においては、第1の超電導電極の厚さを約50
nmとしだが、下部配線のNb膜が300nmの厚さを
持つため両者の合計は約3500mとなる。このように
合計の膜厚をNbの磁場侵入距離よりも大きくとれば、
第1の超電導電極の厚さが薄くとも、ジョセフソン接合
素子の特性には影響が無い。従って、3層膜の合計膜厚
を小さくできるので、この3層膜をイオンエツチングに
よって加工し、接合部分を形成する際の加工精度を向上
させることができる。
In this example, the thickness of the first superconducting electrode is approximately 50 mm.
However, since the Nb film of the lower wiring has a thickness of 300 nm, the total of both is about 3500 m. In this way, if the total film thickness is made larger than the magnetic field penetration distance of Nb,
Even if the first superconducting electrode is thin, it does not affect the characteristics of the Josephson junction element. Therefore, since the total thickness of the three-layer film can be reduced, it is possible to improve the processing accuracy when processing the three-layer film by ion etching to form a joint portion.

このようにして作製されたジョセフソン睦合素子を用い
て集積回路を作製したところ、素子特性のばらつきが少
ないうえ、平坦化がなされているので超電導配線の断線
も無く、歩留りを向上させ、遅延時間i o ps以下
の高速で動作する回路を作製するととができた。
When an integrated circuit was fabricated using the Josephson mating element fabricated in this way, it was found that there was little variation in device characteristics, and since the device was flattened, there was no disconnection of the superconducting wiring, improving yield and reducing delay time. We were able to create a circuit that operates at high speeds below I ops.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、ジョセフソン接合素
子のトンネル障壁層に接する超電導体表面に欠陥を発生
させることが無く、しかも接合面積のばらつきを小さく
することができるので、従来技術の欠点を解決して、素
子特性の再現性を向上させ、歩留りを向上できる効果が
ある。
As described above, according to the present invention, defects are not generated on the superconductor surface in contact with the tunnel barrier layer of the Josephson junction element, and variations in the junction area can be reduced, which is a disadvantage of the conventional technology. This has the effect of solving the problems, improving the reproducibility of device characteristics, and improving yield.

つぎに、本発明者らによるジョセフソン接合素子に関す
る第2の発明について説明する。本第2の発明の実施態
様を以下に示す。
Next, a second invention related to a Josephson junction element by the present inventors will be explained. Embodiments of the second invention are shown below.

■、少なくとも下部電極、上部電極および接合部開口を
有する上部電極と下部電極間絶縁膜、および絶縁体ある
いは半導体障壁層によって構成される超電導トンネル素
子において、下部電極膜の一部、障壁層および上部電極
の一部を連続的に形成する工程、および形成された三層
膜の全部、あるいは一部をエツチングによって除いて接
合部を形成する工程を含み、かつ該エツチング工程にお
いて、エツチング工程を2回に分けて行ない、おのおの
のエツチング工程によって残さ肛る形状を矩形状とし、
二回目のエツチング工程における矩形状パターンが一回
目の矩形状パターンと交差し、しかもこの交差する部分
を下・都電極膜の平坦面上に設けることを特徴とする超
電導接合素子の製造方法。
(2) In a superconducting tunnel element composed of at least a lower electrode, an upper electrode, an insulating film between the upper electrode and the lower electrode having a junction opening, and an insulator or semiconductor barrier layer, a part of the lower electrode film, the barrier layer and the upper It includes a step of continuously forming a part of the electrode, and a step of removing all or a part of the formed three-layer film by etching to form a joint, and in the etching step, the etching step is performed twice. The etching process is performed separately, and the shape left by each etching process is made into a rectangular shape.
A method for manufacturing a superconducting junction element, characterized in that the rectangular pattern in the second etching step intersects with the rectangular pattern in the first etching step, and the intersecting portion is provided on the flat surface of the lower electrode film.

本箱2の発明は超電導接合素子の製造方法に係り、とく
に高速計算機用スイッチング素子に好適なトンネル型ジ
ョセフソン接合素子をより高速性能化するのに必要な素
子の微細化および高特注化方法に関する。
The invention in Bookcase 2 relates to a method for manufacturing a superconducting junction device, and in particular to a method for miniaturizing and highly customizing the device necessary to improve the high-speed performance of tunnel-type Josephson junction devices suitable for switching devices for high-speed computers. .

従来超電導トンネル接合素子の製作は下部電極のパター
ン形成、膜形成、障壁層部分のパターン形成、層間1絶
縁膜の形成、および上部電極のパターン形成、障壁層の
形成および下部電極膜の形成の順に行なわれて来た。こ
のようなプロセスにおいては各層を形成する間に各層膜
表面部を汚染するパターンニング工程が介在するので、
上層膜を形成する前に下池汚染層を除去する必要がある
Conventionally, superconducting tunnel junction devices are manufactured in the following order: pattern formation of the lower electrode, film formation, pattern formation of the barrier layer portion, formation of the interlayer 1 insulating film, pattern formation of the upper electrode, formation of the barrier layer, and formation of the lower electrode film. It has been done. In such a process, a patterning step that contaminates the surface of each layer is involved during the formation of each layer.
It is necessary to remove the lower polluted layer before forming the upper layer.

スパッタリング等による汚染層除去プロセスにおいては
、完全に汚染層を除去して、かつ膜表面層の原子配列の
乱れを来たさないようにするのは不可能であった。この
ような汚染層の残りゃ、原子配列の乱れは表面に形成す
る障壁層となす酸化膜の組成や、構造に影響を及ぼし、
再現性の悪化や接合の′電圧−亀流特性の劣化につなが
る。このような膜形成工程の間に汚染工程が介在するの
を防止するための一方法として下部電極、障壁層および
上部電極を連続的に真空装置中で形成する方法が提案さ
れた。C1arkeら(−5upercurrents
in 1ead−copper−1ead saidw
ich″Proc。
In a contaminant layer removal process using sputtering or the like, it is impossible to completely remove the contaminant layer and prevent the atomic arrangement of the film surface layer from being disturbed. If such a contamination layer remains, the disordered atomic arrangement will affect the composition and structure of the oxide film that forms the barrier layer on the surface.
This leads to deterioration of reproducibility and deterioration of the voltage-current characteristics of the bond. As a method for preventing contamination from occurring during the film forming process, a method has been proposed in which a lower electrode, a barrier layer, and an upper electrode are sequentially formed in a vacuum apparatus. C1arke et al. (-5supercurrents
in 1ead-copper-1ead sidew
ich″Proc.

Roy、 Soc、 Vol、 A、 308 、 p
−p−447−471,1969年)の方法はこの最初
の例の一つである。Jacke’lら(+Submic
ron TunnelJunctions″I EEE
 Trans、 MagoMAG −17、p、p、 
295−298 、 1981年)の方法はこの方法を
、微細化できるようにしたものであり、トンネル接合レ
ジストパターンを形成してから、蒸着方向を変えて下部
電極、および上部電極を形成することにより、接合を形
成している。この方法では、しかしながら下部電極膜の
端部の全部あるいは一部を利用するだめに、蒸着方向の
場所的な違いによる接合面積の変動を生じるという問題
点があった。このことはトンネル接合の場所的なジョセ
フソン臨界電流の変動を生じる原因にもなる。
Roy, Soc, Vol. A, 308, p.
-p-447-471, 1969) is one of the first examples of this. Jacke'l et al. (+Submic
ron Tunnel Junctions"I EEE
Trans, MagoMAG-17, p, p,
295-298, 1981) is a method that allows miniaturization of this method by forming a tunnel junction resist pattern and then changing the deposition direction to form a lower electrode and an upper electrode. , forming a junction. However, this method has a problem in that the bonding area varies depending on the location of the vapor deposition direction because all or part of the end portion of the lower electrode film is not utilized. This also causes local variations in the Josephson critical current of the tunnel junction.

そこで本箱2の発明の目的は下部電極、障壁層および上
部電極をパターンニング工程を介在させることなく連続
的に形成させる超電導トンネル接合素子の製造方法にお
いて、ジョセフソン臨界電流値の場所的な変動がない微
細面積の接合素子が得られる方法を提供することにある
Therefore, the purpose of the invention in Bookcase 2 is to provide a method for manufacturing a superconducting tunnel junction device in which a lower electrode, a barrier layer, and an upper electrode are continuously formed without intervening a patterning process, in which the Josephson critical current value varies locally. It is an object of the present invention to provide a method for obtaining a bonding element with a small area free of defects.

本箱2の発明においては下部電極、障壁層および上部電
極を連続的に形成し、下部電極が平坦な場所を選択して
矩形状の部分を残して連続的に形成した下部電極層まで
エツチングし、エツチングし7た部分を酸化膜で埋戻す
。あるいは金属膜を十分な厚さで(>Ionm)表面酸
化する。再度矩形状の部分を残して少なくとも障壁層を
エツチングして、エツチングした部分を酸化膜で埋戻す
In the invention in Bookcase 2, a lower electrode, a barrier layer, and an upper electrode are formed continuously, and a place where the lower electrode is flat is selected and etched to the continuously formed lower electrode layer, leaving a rectangular part. , the etched portion is backfilled with an oxide film. Alternatively, the surface of the metal film is oxidized to a sufficient thickness (>Ionm). At least the barrier layer is etched again leaving a rectangular portion, and the etched portion is backfilled with an oxide film.

2度のエツチングプロセス後に残った部分をトンネル接
合部とする。このような方法により、エッチジグ用のレ
ジストパターン面積を大きくできパターン形成を可能に
するとともに、レジストパターンの寸法精度を向上させ
ることができ、かつサブミクロンまでのパターン形成グ
を可能にする。
The portion remaining after the two etching processes is used as a tunnel junction. By such a method, the area of the resist pattern for the etch jig can be increased and pattern formation possible, and the dimensional accuracy of the resist pattern can be improved, and pattern formation down to submicrons is possible.

以下本箱2の発明を実施例によって説明する。The invention of the bookcase 2 will be explained below using examples.

本実施例における超電導トンネル接合素子の構造を弔6
図に示しだ。図において、シリコンウェハ110上にN
b膜よりなるグラウンドプレーン膜111が形成さ几、
グラウンドプレーン膜上にNb陽極酸化膜とSiO膜に
より形成される層間絶縁膜112が形成される。層間絶
縁膜上に配線を兼ねた下部電極膜113がNbを用いて
形成される。下部電極膜の平坦面上に接合部下部電極、
障壁層および上部電極からなる三層膜114が形成され
る。三層膜はそれぞれNb、Nb酸化物およびPbo、
In。1合金からなる。三層膜の側面にSiO層間絶縁
膜115が形成される。さらに三層膜の上部を旧おう形
で配線を兼ねたP b o9In o、を上部電極膜1
16が形成される。
The structure of the superconducting tunnel junction device in this example is shown in Figure 6.
It is shown in the figure. In the figure, N
A ground plane film 111 made of B film is formed,
An interlayer insulating film 112 made of a Nb anodic oxide film and a SiO film is formed on the ground plane film. A lower electrode film 113 which also serves as wiring is formed using Nb on the interlayer insulating film. Junction lower electrode on the flat surface of the lower electrode film,
A three-layer film 114 consisting of a barrier layer and an upper electrode is formed. The three-layer film consists of Nb, Nb oxide and Pbo, respectively.
In. Consists of 1 alloy. A SiO interlayer insulating film 115 is formed on the side surface of the three-layer film. Furthermore, the upper electrode film 1 is made of P b o 9 In o, which also serves as wiring, in the upper part of the three-layer film.
16 is formed.

次に本箱2の発明の製造工程を以下に示す。第7図に示
すごとく、シリコンウェハ110上にグラウンドプレー
ン用Nb膜111をDCマグネトロンスパッタリング法
によって300nmの厚さに形成した。グラウンドプレ
ーン膜111上に厚さ90 nmのNb陽極酸化膜およ
び厚さ150nmのSiO蒸着膜112を形成する。次
に下部電極となるNb層膜113DCマグネトロンスパ
ッタリング法により300 nmの厚さに形成し、レジ
ストパターンを形成したあと、Arによるイオンエツチ
ングによってNb膜パターンを形成した。次に真空装置
中において、膜表面をArによってスパッタクリーニン
グしたあと、膜厚1100nのNb膜の[)Cマグネト
ロンスパッタリングNb膜の表面酸化による障壁層の形
成、抵抗加熱法による膜厚1100nのPbo9■no
1膜の形成を行ない、3層膜114が形成された。次に
第8図に示すごとく、図の面内方向に長く(長さ7μm
)9幅15μmの矩形状のレジストパターンを形成し、
Arによるイオンエツチングによって配線用Nb膜層1
13までエツチングを進めた。
Next, the manufacturing process of the invention for bookcase 2 will be shown below. As shown in FIG. 7, a ground plane Nb film 111 with a thickness of 300 nm was formed on a silicon wafer 110 by DC magnetron sputtering. A 90 nm thick Nb anodic oxide film and a 150 nm thick SiO vapor deposited film 112 are formed on the ground plane film 111. Next, a Nb layer 113 to be the lower electrode was formed to a thickness of 300 nm by DC magnetron sputtering, a resist pattern was formed, and then an Nb film pattern was formed by ion etching with Ar. Next, in a vacuum apparatus, the film surface was sputter-cleaned with Ar, and then a barrier layer was formed by magnetron sputtering of the Nb film with a thickness of 1100 nm, a barrier layer was formed by surface oxidation of the Nb film, and a Pbo9 film with a thickness of 1100 nm was formed by resistance heating. no
One film was formed, and a three-layer film 114 was formed. Next, as shown in Figure 8, it is long (7 μm in length) in the in-plane direction of the figure.
) 9 Form a rectangular resist pattern with a width of 15 μm,
Nb film layer 1 for wiring is formed by ion etching with Ar.
The etching progressed to 13.

レジスト膜が残った状態で、SiO膜115を50 n
m蒸着し、リフトオフ法により接合部以外の部分を残し
た。次に第9図に示すごとく、図に対して垂直方向に長
く(長さ7膜m)、幅1.5μmの矩形状レジストパタ
ーンを形成し、Arによるイオンエツチングによって三
層膜114のNbiに達するまでエツチングを進めた。
With the resist film remaining, the SiO film 115 is coated with a thickness of 50 nm.
m vapor deposition, and the lift-off method was used to leave the parts other than the bonded parts. Next, as shown in FIG. 9, a rectangular resist pattern that is long in the direction perpendicular to the figure (length 7 m) and width 1.5 μm is formed, and the Nbi of the three-layer film 114 is etched by Ar ion etching. I continued etching until I reached it.

レジスト膜が残った状態で、SiO膜115を120n
rn蒸着し、リフトオフ法によシ接合部以外の部分を残
しだ。このあと酸素雰囲気中のプラズマ放電により三層
膜の露出しだ部分の表面層を酸化した。このときNb膜
の方がPbO,9’ nO,1膜より厚く酸化される。
With the resist film remaining, the SiO film 115 is heated to 120nm.
rn vapor deposition, and the lift-off method was used to leave the parts other than the joints. Thereafter, the exposed surface layer of the three-layer film was oxidized by plasma discharge in an oxygen atmosphere. At this time, the Nb film is oxidized to be thicker than the PbO, 9'nO, 1 film.

次にリフトオフ用のレジストパターンを形成した後、真
空装置中でArによるスパッタクリーニングを行なった
。このとき、Pbo91no1膜表面は完全に除かれる
が、Nbiはスパッタ率が小さいので酸化層が残される
。このあとP b O,J’ 1 n o1膜を400
 nmの厚さに形成し、リフトオフを行なって配線膜と
した。
Next, after forming a resist pattern for lift-off, sputter cleaning was performed using Ar in a vacuum apparatus. At this time, the surface of the Pbo91no1 film is completely removed, but since Nbi has a low sputtering rate, an oxide layer remains. After this, P b O, J' 1 n o 1 film was added to 400
The film was formed to a thickness of nm, and lift-off was performed to obtain a wiring film.

以上の方法により製作した超電導トンネル接合は1枚の
ウェハ上における特性の均一性が良く、ジョセフソン臨
界電流の変動幅は±10係以内であった。
The superconducting tunnel junction manufactured by the above method had good uniformity of characteristics on a single wafer, and the fluctuation width of the Josephson critical current was within ±10 factors.

は上述べたごとく、本第2の発明における超電導接合素
子の構造方法においては、微細寸法の接合(1μm前後
)が製作でき、しかもウエノ・上の場所的な特性変動が
少なく、接合素子の直流電圧−電流特性が高い(ギャッ
プ電圧以下の抵抗R5とノーマル抵抗Rhnの比” J
 / ” h nが15以上)素子が得られる効果を有
する。
As mentioned above, in the method of constructing a superconducting bonding element according to the second invention, it is possible to fabricate a fine-sized bond (approximately 1 μm), and there is little local variation in characteristics on the wafer, and the direct current of the bonding element is small. High voltage-current characteristics (ratio of resistance R5 below the gap voltage to normal resistance Rhn" J
/ ” h n is 15 or more) has the effect of providing an element.

つぎに、本発明者らによるジョセフソン、接合素子に関
連した第3の発明について説明する。本第3の発明は超
電導素子の製造装置に関するものである。本第3の発明
の実施態様を以下に示す。
Next, a third invention related to a Josephson junction element by the present inventors will be explained. The third invention relates to an apparatus for manufacturing a superconducting element. Embodiments of the third invention are shown below.

■ 超電導性の下部電極膜、上部電極膜およびこの間に
挾まれる障壁層からなる超電導トンネル接合素子の構造
におい、て、下部電極膜のスノクツタあるいは蒸着装置
、障壁層形成装置、および下部電極膜の蒸着装置、少な
くとも下部電極膜形成装置と上部電極膜形成装置を仕切
るノ(ルプ、および素子を形成するウェノ・を保持して
搬送する装置を含むことを特徴とする超電導素子の製造
装置。
■ In the structure of a superconducting tunnel junction device consisting of a superconducting lower electrode film, an upper electrode film, and a barrier layer sandwiched between them, 1. An apparatus for producing a superconducting element, comprising a vapor deposition apparatus, at least a loop separating a lower electrode film forming apparatus and an upper electrode film forming apparatus, and a apparatus for holding and transporting a weld forming the element.

2 実施態様第一項において、下部電極膜がNb 、上
部電極膜がpbを主体とした合金であり下部電極の形成
装置が、スパッタ装置あるいは電子ビーム蒸着装置であ
り、上部電極の形成装置が抵抗加熱あるいは電子ビーム
蒸着装置であることを特徴とする超電導素子の製造装置
2 In the first embodiment, the lower electrode film is an alloy mainly composed of Nb, the upper electrode film is an alloy mainly composed of Pb, the lower electrode forming apparatus is a sputtering apparatus or an electron beam evaporation apparatus, and the upper electrode forming apparatus is a resistor. A superconducting device manufacturing device characterized by being a heating or electron beam evaporation device.

3 実施態様第一項において、障壁層形成装置が、高周
波を印加できる導電性電極であることを特徴とする超電
導素子の製造装置。
3. The apparatus for manufacturing a superconducting element according to the first embodiment, wherein the barrier layer forming apparatus is a conductive electrode capable of applying a high frequency.

本第3の発明は超電導接合素子の製造装置に係り、とく
に接合素子を基板上に特性変動なく多数形成するのに好
適な素子の製造装置に関するものである。
The third invention relates to an apparatus for manufacturing a superconducting junction element, and in particular to an apparatus for manufacturing a superconducting element suitable for forming a large number of junction elements on a substrate without changing characteristics.

従来の超電導トンネル接合素子の製造方法においては、
下部電極のレジストパターン形成、下部電極膜の形成、
接合面積を決める層間絶縁膜用)くターンの形成、層間
絶縁膜の形成、上部電極のレジストパターン形成および
障壁層と上部電極膜の形成という順序で行なわれてきた
。このようなプロセスにおいては接合素子を構成する部
品が形成される間に膜表面の汚染を伴なうパターンニン
グ工程が挿入されるので、これが接合特性の基板上の部
位による特性(臨界ジョセフソン電流)の変動、あるい
は接合特性の劣化(リーク電流の増大)を伴なった。こ
れを改善する方法として、下部電極膜、障壁層および上
部電極を連続的に形成し、このあとでエツチング法、あ
るいは電極膜の陽極酸化法によって接合部分のパターン
を形成する方法が考えられた。KrogerらのNb−
非晶質Si−、N b接合を形成する方法(” Sel
ectiveniobium ano+1izatio
n process for fabricating
゛Josephson tunnel junctio
ns″Appl、 Phys。
In the conventional method of manufacturing superconducting tunnel junction devices,
Formation of resist pattern for lower electrode, formation of lower electrode film,
This process has been performed in the following order: forming a pattern (for an interlayer insulating film that determines the bonding area), forming an interlayer insulating film, forming a resist pattern for an upper electrode, and forming a barrier layer and an upper electrode film. In such a process, a patterning step that causes contamination of the film surface is inserted while the parts constituting the bonding element are being formed. ) or deterioration of junction characteristics (increase in leakage current). As a method to improve this, a method has been considered in which a lower electrode film, a barrier layer, and an upper electrode are successively formed, and then a pattern of the bonding portion is formed by etching or anodic oxidation of the electrode film. Nb- of Kroger et al.
Method of forming amorphous Si-,Nb junction ("Sel
ectiveniobium ano+1izatio
n process for fabricating
゛Josephson tunnel junction
ns″Appl, Phys.

Lett、Vol、3−9p280.1981年)はこ
のうちの一方法である。しかしながらリーク電流の少な
い接合素子を得るだめには上部電極として電極膜形成時
に熱輻射等によって障壁層にダメージを与えないPb合
金等のような低融点金属を用いるのが望ましい。高融点
金属の膜形成、障壁層の形成および低融点金属の膜形成
を同一の真空槽中において連続的に行ない得る装置がな
かった。
Lett, Vol. 3-9 p. 280. 1981) is one of these methods. However, in order to obtain a junction element with low leakage current, it is desirable to use a low melting point metal such as a Pb alloy, which does not damage the barrier layer due to thermal radiation during the formation of the electrode film, as the upper electrode. There was no apparatus capable of continuously forming a film of a high melting point metal, a barrier layer, and a film of a low melting point metal in the same vacuum chamber.

そこで本箱3の発明の目的はNb−酸化物−Pb合金接
合のような、下部電極が高融点金属であり、上部電極が
低融点金属である超電導トンネル接合素子の下部電極、
障壁層、上部電極三層膜を連続的に形成することを可能
ならしめる装置の構造を提供することにある。
Therefore, the purpose of the invention in Bookcase 3 is to provide a lower electrode of a superconducting tunnel junction element, such as a Nb-oxide-Pb alloy junction, in which the lower electrode is a high melting point metal and the upper electrode is a low melting point metal.
It is an object of the present invention to provide a structure of an apparatus that enables continuous formation of a barrier layer and an upper electrode three-layer film.

本箱3の発明においては、下部電極用のスパッタリング
あるいは電子ビーム蒸発装置、上部電極用の抵抗加熱あ
るいは電子ビーム蒸発装置および障壁層形成装置、さら
に基板を護持して搬送する装置、および下部電極膜の形
成装置と下部電極膜の形成装置の間を仕切るゲートバル
ブを有する装置を用いて三層膜の形成を可能にする。こ
のような装置を用いることにより、高融点金属の膜形成
装置近傍の壁に低融点金属膜が付着して、形成した高融
点金属膜に低融点金属元素が混入するのを防止できる。
The invention in Book Box 3 includes a sputtering or electron beam evaporation device for the lower electrode, a resistance heating or electron beam evaporation device and a barrier layer forming device for the upper electrode, a device for supporting and transporting the substrate, and a lower electrode film. It is possible to form a three-layer film by using a device having a gate valve that partitions between the forming device for forming the film and the device for forming the lower electrode film. By using such an apparatus, it is possible to prevent the low melting point metal film from adhering to the wall near the high melting point metal film forming apparatus and from mixing the low melting point metal element into the formed high melting point metal film.

以下本箱3の発明を実施例にもとづいて説明する。The invention of the bookcase 3 will be described below based on examples.

まづ、第10図に本箱3の発明に係る装置の概略図を示
した。図において真空装置は2室に分けられ、それぞれ
専用の排気装置がついている。第1室にはpbとInを
蒸発させるだめの抵抗加熱装置201.酸素雰囲気中で
プラズマ放電させ酸化物障壁層を形成するだめの高周波
電極206゜基板トレイを送るためのローラ205等が
備付けられている。高周波電極には昇降機構が付いてい
勿σ2室にはNb膜を形成するだめのDCマグネトロン
スパッタリングターゲット202、およびトレイ送90
−ラ205等が備付けられて蒙る。
First, FIG. 10 shows a schematic diagram of the device according to the invention of the bookcase 3. In the figure, the vacuum device is divided into two chambers, each with its own exhaust device. The first chamber includes a resistance heating device 201 for evaporating PB and In. A roller 205 for feeding the substrate tray and a high frequency electrode 206 for plasma discharge to form an oxide barrier layer in an oxygen atmosphere are provided. The high frequency electrode is equipped with a lifting mechanism, and the σ2 chamber contains a DC magnetron sputtering target 202 for forming the Nb film, and a tray feeder 90.
- La 205 etc. are provided.

本装置を用いて下部電極をNb 、障壁層をNb酸化物
、および上部電極をPb o、9I nolとする超電
導トンネル接合を製作した。この製造プロセスについて
述べる。配線用下部電極Nb膜を設けたシリコンウェハ
を基板トL/イに置く。基板トレイをNbのスパッタタ
ーゲット真上に移動し、DCマグネトロンスパッタ装置
によって、Nb膜を1[10nmの厚さに堆積した。N
b膜膜形後後トレイ高周波ターゲット真下に移し、高周
波電極−を降下させ、ウェハトレイおよびウェノ・に電
極が接触するようにする。この状態で0□2 yol、
 % −Arガスを導入して高周波を印加し、Nb膜表
面層を酸化させた。このときゲートパルプは閉じておい
た。酸化プロセス終了後、真空排気を行ない、ウェハト
レイをNbとInの蒸発源真上に移し、pb次にInの
順で蒸着を行なった。Inの濃度はlQwt係とした。
Using this apparatus, a superconducting tunnel junction was fabricated using Nb as the lower electrode, Nb oxide as the barrier layer, and Pbo, 9I nol as the upper electrode. This manufacturing process will be described below. A silicon wafer provided with a lower electrode Nb film for wiring is placed on the substrate tray L/I. The substrate tray was moved directly above the Nb sputtering target, and a Nb film was deposited to a thickness of 1 [10 nm] using a DC magnetron sputtering device. N
After forming the film, move the rear tray directly below the high-frequency target and lower the high-frequency electrode so that it comes into contact with the wafer tray and the wafer tray. In this state, 0□2 yol,
% -Ar gas was introduced and high frequency was applied to oxidize the Nb film surface layer. At this time, the gate pulp was closed. After the oxidation process was completed, vacuum evacuation was performed, the wafer tray was moved directly above the Nb and In evaporation sources, and PB and In were evaporated in this order. The concentration of In was set as a function of lQwt.

この後基板を装置より取出し、レジストのパターンニン
グ、イオン加工装置によるエツチングを行なって、トン
ネル接合部に相当す・る部分を残した。次に配線用上部
電極膜を形成して超電導トンネル接合素子を完成した。
Thereafter, the substrate was taken out of the apparatus, and resist patterning and etching using an ion processing apparatus were performed to leave a portion corresponding to the tunnel junction. Next, an upper electrode film for wiring was formed to complete the superconducting tunnel junction device.

このような方法によって製造した接合素子の場所的な特
性(臨界ジョセフソン電流)の変動は直径・2インチの
ウェハ内で±10%以内、5mm寸法のチップ上に直列
に配711された100個の接合素子特性の変動も±1
0%以内であった。
The local characteristics (critical Josephson current) of the junction devices manufactured by this method vary within ±10% within a 2-inch diameter wafer, and when 100 devices are arranged in series on a 5-mm-sized chip, The fluctuation of the junction element characteristics is also ±1
It was within 0%.

以上述べたごとく本箱3の発明に係る製造装置を用いれ
ば、Nb−酸化物−Pb In合金等のトンネル接合素
子の三層膜を連続的に形成できるので、トンネル特性の
場所的な変動が少ない(臨界ジョセフソン電流として±
10%以内)素子を得ることができる。さらに高融点金
属膜形成装置と、障壁層形成装置および低融点金属膜形
成装置が別々の真空槽に設けられているために、高融点
金属膜への低融点金属元素や酸素等の混入がζ 棧けられるという利点X有する。
As described above, by using the manufacturing apparatus according to the invention in Bookcase 3, it is possible to continuously form a three-layer film of tunnel junction elements such as Nb-oxide-PbIn alloy, so that local variations in tunnel characteristics can be avoided. less (as critical Josephson current ±
(within 10%) can be obtained. Furthermore, since the high melting point metal film forming device, the barrier layer forming device, and the low melting point metal film forming device are installed in separate vacuum chambers, there is a risk of contamination of low melting point metal elements, oxygen, etc. into the high melting point metal film. It has the advantage of being pushed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来ト支術によるジョセフソの接合素子を示す
断面図、第2図、第3図および第4図は本発明の一実施
例におけるジョセフソン接合素子Q製造工程を示す断面
図、第5図は本発明の一実施例におけるジョセフソン接
合素子の平面図、第6図は本第2の発明の一実施例にお
ける超電導接合素子の断面図、第7図、第8図および第
9図は本第2の廃明の一実施例における超電導接合素子
の製造工程を示す断面図、第10図は本第3の発明の一
実施例における超電導素子の製造装置の説明図である。 1・・・Si基板、2・・・絶縁層、3・・・グランド
プレーン、4・・・絶縁層、5・・・下部配線、6・・
・Nb膜、7・・・トンネル障壁層、8・・・Pb膜、
9・・・ホトレジスト、10・・・絶縁膜、11・・・
上部配線、12・・・ジョセフソン接合素子、 110・・・シリコンウェハ、111・・・Nbグラウ
ンドプレーン膜、112・・・層間絶縁膜、113・・
・Nb下部電極膜、114・・・接合部、115・・・
層間絶縁膜、116・・・Pbo91no1上部電極膜
、201・・・pb、あるいはIn蒸発用ボート、20
2・・・Nbスパッタ用DCマグネトロンターゲット、
203・・・基板トレイ、204・・・ゲートパルプ、
205・・・トレイ搬送用ローラ、206・・・高周波
電極。 第 1 図 第 7 乏 男3河 第4図 、II 第5図 範C図 第8図 箋9 図 第1O図
FIG. 1 is a sectional view showing a Josephson junction element Q produced by a conventional technique; FIGS. 5 is a plan view of a Josephson junction device according to an embodiment of the present invention, FIG. 6 is a sectional view of a superconducting junction device according to an embodiment of the second invention, FIGS. 7, 8, and 9. 10 is a sectional view showing the manufacturing process of a superconducting junction element in an embodiment of the second invention, and FIG. 10 is an explanatory diagram of a superconducting element manufacturing apparatus in an embodiment of the third invention. DESCRIPTION OF SYMBOLS 1... Si substrate, 2... Insulating layer, 3... Ground plane, 4... Insulating layer, 5... Lower wiring, 6...
・Nb film, 7... tunnel barrier layer, 8... Pb film,
9... Photoresist, 10... Insulating film, 11...
Upper wiring, 12... Josephson junction element, 110... Silicon wafer, 111... Nb ground plane film, 112... Interlayer insulating film, 113...
・Nb lower electrode film, 114...junction, 115...
Interlayer insulating film, 116... Pbo91no1 upper electrode film, 201... Pb or In evaporation boat, 20
2...DC magnetron target for Nb sputtering,
203...Substrate tray, 204...Gate pulp,
205... Roller for tray conveyance, 206... High frequency electrode. Fig. 1 Fig. 7 Hoshio 3 Rivers Fig. 4, II Fig. 5 Gen C Fig. 8 Fig. 9 Fig. 1 O Fig.

Claims (1)

【特許請求の範囲】 1 超電導体よりなる第1の電極層と超電導体よりなる
第2の電極層がトンネル障壁層を介して結合されてなる
接合部を有し、該第1の電極層、該第2の電極層および
該トンネル障壁層の側面カニ上下方向に関してほぼ同−
而で形成され、該第11の電極層の下面のほぼ全面が超
電導配線層に接し1、核超電導配線層はこれを構成する
超電導材料の磁場侵入距離以上の膜厚を有し、且つ該第
1の電極層の膜厚、該トンネル障壁層の膜厚および該第
2の電極層の膜厚の合計厚さが該接合部の面積の平方根
のほぼ10分の1以下であることを特徴とするジョセフ
ソン接合素子。 2、上記−第1の電極層、上記トンネル障壁層および上
記第2の電極層からなる3層が絶縁層に埋め込まれ、且
つ該第2の電極層との上面と該絶縁層の上面とが段差を
形成しないことを特徴とする特許請求の範囲第1項記載
のジョセフソン接合素子。 3、上記絶縁層がSiOもしくはSiO2からなること
を特徴とする特許請求の範囲第2項記載のジョセフソン
接合素子。 4 上記超電導配線層ならびに上記第1の電極層がNb
からなることを特徴とする特許請求の範囲比1項、第2
項もしくは第3項記載のジョセフソン接合素子。 51)基板上に超電導配線層を形成する工程、if)咳
超電導配線層を有する該基板上に第1の電極層となるべ
き超電導層、トンネル障壁層となるべき絶縁層もしくは
半導体層ならびに第2の電極層となるべき超電導層とを
連続して形成し3層膜とする工程、111)核3層膜を
成形加工して該超電導配線層上の所定の位置に所定の形
状の接合部を形成する工程、およびiv)該接合部を該
接合部とほぼ同じ高さの絶縁層に埋め込む工程を有し、
且つ該超電導配線層の厚さをこれを構成する超電導材料
の磁場侵入距離以上とし、さらに該第1の電極層の膜厚
、亥トンネル障壁層の膜厚および該第2の電極層の膜厚
の合計厚さを該接合部の面積の平方根のほぼ10分の1
以下とすることを特徴とするジョセフソン接合素子の製
造方法。
[Scope of Claims] 1. A first electrode layer made of a superconductor and a second electrode layer made of a superconductor are bonded to each other via a tunnel barrier layer, the first electrode layer; The side surfaces of the second electrode layer and the tunnel barrier layer are approximately the same in the vertical direction.
Almost the entire lower surface of the eleventh electrode layer is in contact with the superconducting wiring layer 1, the nuclear superconducting wiring layer has a thickness greater than the magnetic field penetration distance of the superconducting material constituting it, and The total thickness of the first electrode layer, the tunnel barrier layer, and the second electrode layer is approximately one-tenth or less of the square root of the area of the junction. Josephson junction element. 2. Above - The three layers consisting of the first electrode layer, the tunnel barrier layer, and the second electrode layer are embedded in an insulating layer, and the upper surface of the second electrode layer and the upper surface of the insulating layer are The Josephson junction element according to claim 1, characterized in that no step is formed. 3. The Josephson junction device according to claim 2, wherein the insulating layer is made of SiO or SiO2. 4 The superconducting wiring layer and the first electrode layer are made of Nb.
Claims 1 and 2 are characterized in that:
Josephson junction element according to item 3 or item 3. 51) Step of forming a superconducting wiring layer on a substrate, if) forming a superconducting layer to be a first electrode layer, an insulating layer or a semiconductor layer to be a tunnel barrier layer, and a second 111) forming a three-layer core film with a superconducting layer that is to become an electrode layer to form a three-layer film; 111) molding the core three-layer film to form a joint in a predetermined shape at a predetermined position on the superconducting wiring layer; and iv) embedding the junction in an insulating layer approximately at the same height as the junction;
In addition, the thickness of the superconducting wiring layer is greater than or equal to the magnetic field penetration distance of the superconducting material constituting the superconducting wiring layer, and the thickness of the first electrode layer, the thickness of the tunnel barrier layer, and the thickness of the second electrode layer are The total thickness of approximately one-tenth of the square root of the area of the joint.
A method for manufacturing a Josephson junction element, characterized by the following:
JP57189056A 1982-10-29 1982-10-29 Manufacture of josephson junction element Pending JPS5979585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57189056A JPS5979585A (en) 1982-10-29 1982-10-29 Manufacture of josephson junction element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57189056A JPS5979585A (en) 1982-10-29 1982-10-29 Manufacture of josephson junction element

Publications (1)

Publication Number Publication Date
JPS5979585A true JPS5979585A (en) 1984-05-08

Family

ID=16234544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57189056A Pending JPS5979585A (en) 1982-10-29 1982-10-29 Manufacture of josephson junction element

Country Status (1)

Country Link
JP (1) JPS5979585A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142178A (en) * 1984-08-03 1986-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor-coupled superconductive element and manufacture thereof
JPS61271877A (en) * 1985-05-27 1986-12-02 Agency Of Ind Science & Technol Manufacture of josephson element
JPS637675A (en) * 1986-06-28 1988-01-13 Agency Of Ind Science & Technol Manufacture of superconducting device
JPS637676A (en) * 1986-06-28 1988-01-13 Agency Of Ind Science & Technol Manufacture of superconducting device by heat treatment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142178A (en) * 1984-08-03 1986-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor-coupled superconductive element and manufacture thereof
JPS61271877A (en) * 1985-05-27 1986-12-02 Agency Of Ind Science & Technol Manufacture of josephson element
JPS637675A (en) * 1986-06-28 1988-01-13 Agency Of Ind Science & Technol Manufacture of superconducting device
JPS637676A (en) * 1986-06-28 1988-01-13 Agency Of Ind Science & Technol Manufacture of superconducting device by heat treatment

Similar Documents

Publication Publication Date Title
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
US4548834A (en) Method of producing a Josephson tunnel barrier
US4563695A (en) Superconducting switching device
JPS5979585A (en) Manufacture of josephson junction element
JPH05251776A (en) Superconducting element and manufacture thereof
Thomasson et al. All refractory NbN integrated circuit process
US5286336A (en) Submicron Josephson junction and method for its fabrication
US11342492B1 (en) Josephson junction structures
EP0088808B1 (en) Process for producing niobium josephson junctions
JP2594934B2 (en) Weakly coupled Josephson device
JPS6047478A (en) Josephson junction element
Nakagawa et al. Fabrication process for Josephson computer ETL-JC1 using Nb tunnel junctions
US11489102B1 (en) Josephson junction structures
US5773843A (en) Metal electrode for superconducting current path formed of oxide superconductor material and superconducting device utilizing thereof
US12041858B1 (en) Josephson junction structures
JP2976904B2 (en) Superconducting field effect element and method for producing the same
JPH054828B2 (en)
JP2738144B2 (en) Superconducting element and fabrication method
JPH06132577A (en) Formation of oxide suprconducting josephson element
JPS58125880A (en) Josephson junction element
JPS61263180A (en) Manufacture of josephson junction element
JPS58145177A (en) Manufacture of josephson junction element
JPS63194376A (en) Josephson junction element
JPH0680659B2 (en) Wiring structure for semiconductor device and manufacturing method thereof
JPH058596B2 (en)