JPS5969164A - 電気集塵装置 - Google Patents
電気集塵装置Info
- Publication number
- JPS5969164A JPS5969164A JP17954982A JP17954982A JPS5969164A JP S5969164 A JPS5969164 A JP S5969164A JP 17954982 A JP17954982 A JP 17954982A JP 17954982 A JP17954982 A JP 17954982A JP S5969164 A JPS5969164 A JP S5969164A
- Authority
- JP
- Japan
- Prior art keywords
- dust collecting
- diode matrix
- thyristor
- high voltage
- dust collection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrostatic Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は間欠荷電方式による電気集塵方式に関し、更に
詳しくはサイリスクを介して複数の集塵電極に一定周期
で間欠的に荷電することにより、煤塵が逆電離現象を生
じないようにした電気集塵装置オの改良に関する。
詳しくはサイリスクを介して複数の集塵電極に一定周期
で間欠的に荷電することにより、煤塵が逆電離現象を生
じないようにした電気集塵装置オの改良に関する。
従来の電気集塵装置は、サイリスタを介して集塵電極に
加える電流値又は電圧値を検出し、これらの値のいずれ
かが基準値を超えた場合に、集塵電極への供給電流又は
電圧を一時遮断し、電極間にアーク放電が生じないよう
にしたものである。
加える電流値又は電圧値を検出し、これらの値のいずれ
かが基準値を超えた場合に、集塵電極への供給電流又は
電圧を一時遮断し、電極間にアーク放電が生じないよう
にしたものである。
この方法は、集塵電極間に発生するアーク放電に対して
有効であるが、逆電離現象の発生を検知することか不可
能であった。この逆電離現象の発生を除く方法として、
公開特許公報昭５６−７０８５９号で開示された方法が
ある。この方法は、サイリスクを介して集塵電極間に、
００１〜１秒のパルス巾の荷電を０．０１〜１秒の間欠
期間をおいて周期的に荷電するものである。しかし、こ
のような方法を採用した場合であっても、電気集塵装置
では、集塵効率を上げるため、多０の集塵電極を設ける
必要かあり、したかつてこれら各集塵娼。
有効であるが、逆電離現象の発生を検知することか不可
能であった。この逆電離現象の発生を除く方法として、
公開特許公報昭５６−７０８５９号で開示された方法が
ある。この方法は、サイリスクを介して集塵電極間に、
００１〜１秒のパルス巾の荷電を０．０１〜１秒の間欠
期間をおいて周期的に荷電するものである。しかし、こ
のような方法を採用した場合であっても、電気集塵装置
では、集塵効率を上げるため、多０の集塵電極を設ける
必要かあり、したかつてこれら各集塵娼。
極に印加する直流高電圧設備も複数台必要となってくる
。たとえば、石炭火力発電用の電気集塵装置では、３６
台以上備えたもσ）すらある。このように多数の直流高
電圧荷電設置ｉ］を必要とする結果逆電離現象を発生す
る可能性も高くなる。したかつて、このように多数の直
流高電圧荷電設備を、間欠荷電方式で実施する場合、個
々の荷電のタイミングか互いに重なり合うと、その時点
における交流側の入力電流は膨大なものとなり、実用に
即しない。
。たとえば、石炭火力発電用の電気集塵装置では、３６
台以上備えたもσ）すらある。このように多数の直流高
電圧荷電設置ｉ］を必要とする結果逆電離現象を発生す
る可能性も高くなる。したかつて、このように多数の直
流高電圧荷電設備を、間欠荷電方式で実施する場合、個
々の荷電のタイミングか互いに重なり合うと、その時点
における交流側の入力電流は膨大なものとなり、実用に
即しない。
本発明は、多数の直流高電圧設備を冶する間欠荷電方式
の電気集塵装置の欠点を除（ため、各直流高電圧設備に
よる荷電タイミングの重なり合いを解消することを目的
としてなされたものであって、発明の要旨とするところ
は、電源サイクルと同期したゼロクロス信号により、複
数の電源の待箪タイミングか互いに重なり合わないよう
に予め設定された数の荷電パルスと休止パルスからなる
間欠的パルス信号を周期的に加えて、サイリスクの導通
を制御し、各集塵電極に直流高電圧を間欠的に印加ｊる
ことを特智とするものである。
の電気集塵装置の欠点を除（ため、各直流高電圧設備に
よる荷電タイミングの重なり合いを解消することを目的
としてなされたものであって、発明の要旨とするところ
は、電源サイクルと同期したゼロクロス信号により、複
数の電源の待箪タイミングか互いに重なり合わないよう
に予め設定された数の荷電パルスと休止パルスからなる
間欠的パルス信号を周期的に加えて、サイリスクの導通
を制御し、各集塵電極に直流高電圧を間欠的に印加ｊる
ことを特智とするものである。
つぎに、図面に基づいて本発明の実施態様を説明すると
、第１図に示すように、交流電源１がら集塵電極６ａ、
６ｂ間に供給する電圧を、サイリスク部２の’４ｉｍ状
態を、制御装置３によって間欠的に制御し、高圧変圧器
４、整流器５を介して直流高電圧とし、これを前記集塵
型砂６ａ、６ｂに印加したものである。
、第１図に示すように、交流電源１がら集塵電極６ａ、
６ｂ間に供給する電圧を、サイリスク部２の’４ｉｍ状
態を、制御装置３によって間欠的に制御し、高圧変圧器
４、整流器５を介して直流高電圧とし、これを前記集塵
型砂６ａ、６ｂに印加したものである。
サイリスタ部２は、並列接されたサイリスタ７ａ、７ｂ
と、サイリスタ７ａ、７ｂの導通を制御装置３を介して
制御するフォトカブラ８ａ、８ｂとからなっている。さ
らに、フォトカブラ８ａ。
と、サイリスタ７ａ、７ｂの導通を制御装置３を介して
制御するフォトカブラ８ａ、８ｂとからなっている。さ
らに、フォトカブラ８ａ。
８ｂは発光ダイオード９ａ、９ｂとフォトトランジスタ
ＩＯａ、］Ｏｂとからなっており、発光ダイオード９ａ
、９１〕は制御装置３を介して、交流電源１リサイクル
と同期したゼロクロス信号スにより間欠的に発光し、フ
ォトダイオード１０ａ。
ＩＯａ、］Ｏｂとからなっており、発光ダイオード９ａ
、９１〕は制御装置３を介して、交流電源１リサイクル
と同期したゼロクロス信号スにより間欠的に発光し、フ
ォトダイオード１０ａ。
Ｊｏｂはこの発光を受けてサイリスタ７ａ、７ｂの各ゲ
ート・カソード間に電流を供給し、これらサイリスタ７
ａ、７ｂのいずれかを導通状態にする。
ート・カソード間に電流を供給し、これらサイリスタ７
ａ、７ｂのいずれかを導通状態にする。
制御装＃３は、第２図に示すように、トリガ回路３Ａと
、ダイオードマトリックス３Ｂと、出力回路３Ｃとから
なっており、トリガ回路３人は、交流電源１リサイクル
と同期したゼロクロスノくルスを発生するゼロクロス発
生回路１１と、ゼロクロス発生回路１１の出力により駆
動されろ２進カウンタ１２と、２進カウンタ１２の出力
を受けてデータをデコードするデコーダ１３と、デコー
ダ１３の出力をバッファ１４を通してダイオードマトリ
ックス３人に入力するように構成されている。また、２
進カウンタ１２は、比較回路１５、ディジタルスイッチ
１６とリングカウンタを形成しており、２進カウンク１
２の出力は、比較回路１５により、任意に設定されたデ
ィジタルスイッチ１６の値と比較され、ディジタルスイ
ッチ１６の設定値と一致するとゼロクリアされるように
なっている。
、ダイオードマトリックス３Ｂと、出力回路３Ｃとから
なっており、トリガ回路３人は、交流電源１リサイクル
と同期したゼロクロスノくルスを発生するゼロクロス発
生回路１１と、ゼロクロス発生回路１１の出力により駆
動されろ２進カウンタ１２と、２進カウンタ１２の出力
を受けてデータをデコードするデコーダ１３と、デコー
ダ１３の出力をバッファ１４を通してダイオードマトリ
ックス３人に入力するように構成されている。また、２
進カウンタ１２は、比較回路１５、ディジタルスイッチ
１６とリングカウンタを形成しており、２進カウンク１
２の出力は、比較回路１５により、任意に設定されたデ
ィジタルスイッチ１６の値と比較され、ディジタルスイ
ッチ１６の設定値と一致するとゼロクリアされるように
なっている。
ダイオードマトリックス３Ｂは、荷電パルス数と休止パ
ルス数との和に等しい入力線と、複数の集塵電極に接続
する電源Ａ、Ｂ、Ｃ，Ｄ・・・、Ｎに接続する８本の出
力、１１ｉＡ、Ｂ、Ｃ・・・Ｎとか互いにマトリックス
状に交差し、スイッチング素子として交差点にダイオー
ドを接結したものであって、入力線は、前記トリガ回路
３Ａのノ（ツファ１４の出力端子と接続し、バッファ１
４から送られる信号を受は入れろようになっている。バ
ッファ１４と反対側の入力線には前記ダイオードドライ
ブ用の抵抗か設けられており、これら抵抗は系内の制御
電源＋ＶＣＣ（ＤＣ５Ｖ程度）に接続している。また、
出力輪は、後述する出力回路３Ｃの入力側と接結してい
る。
ルス数との和に等しい入力線と、複数の集塵電極に接続
する電源Ａ、Ｂ、Ｃ，Ｄ・・・、Ｎに接続する８本の出
力、１１ｉＡ、Ｂ、Ｃ・・・Ｎとか互いにマトリックス
状に交差し、スイッチング素子として交差点にダイオー
ドを接結したものであって、入力線は、前記トリガ回路
３Ａのノ（ツファ１４の出力端子と接続し、バッファ１
４から送られる信号を受は入れろようになっている。バ
ッファ１４と反対側の入力線には前記ダイオードドライ
ブ用の抵抗か設けられており、これら抵抗は系内の制御
電源＋ＶＣＣ（ＤＣ５Ｖ程度）に接続している。また、
出力輪は、後述する出力回路３Ｃの入力側と接結してい
る。
出力回路３Ｃ＆ｉ、ダイオードマトリックス３Ｂの出力
線Ａ、Ｂ、Ｃ１・・・Ｎにそれぞれベース側を接続した
ＰｎＰ）ランリスク素子１７Ａ、１７Ｂ、１７Ｃ−・−
１７Ｎを接結してドライバを構成しており、トランジス
タ素子１７Ａ、１７Ｂ、１７Ｃ−・・１７Ｎのエミッタ
・ペース間に１直方向に、ベース・コレクタ間を逆方向
にバイアスすることにより、サイリスク部２のフオトカ
プラ８ａ、８ｂをゞオ／゛′およびゞオグするように構
成されている。
線Ａ、Ｂ、Ｃ１・・・Ｎにそれぞれベース側を接続した
ＰｎＰ）ランリスク素子１７Ａ、１７Ｂ、１７Ｃ−・−
１７Ｎを接結してドライバを構成しており、トランジス
タ素子１７Ａ、１７Ｂ、１７Ｃ−・・１７Ｎのエミッタ
・ペース間に１直方向に、ベース・コレクタ間を逆方向
にバイアスすることにより、サイリスク部２のフオトカ
プラ８ａ、８ｂをゞオ／゛′およびゞオグするように構
成されている。
また、晶変圧器４の一次巷線には前記サイリスタ部２の
サイリスタ７ａ、７ｂを介して間欠的に制御された交流
が供給され、二次線に高圧の交流が誇起きれる。
サイリスタ７ａ、７ｂを介して間欠的に制御された交流
が供給され、二次線に高圧の交流が誇起きれる。
この交流は、ブリッジ接続の整流器５によって整流され
て高圧の直流電圧が集塵ｉｒ、極６ａ、６ｂ間に印加さ
れる。
て高圧の直流電圧が集塵ｉｒ、極６ａ、６ｂ間に印加さ
れる。
つぎに動作について説明すると、たとえば、２進カウン
タ１２を４出力、デコーダ１３は４人力１６出力、デジ
タルスイッチ１６の設定値を１０に設定した場合は、２
進カカウンタ１２の出力は００００よりスタートシ、ゼ
ロクロスパルス発生回路１１より交流電源１のゼロクロ
スと同期したクロクク信号が入る毎に計数を加え、１０
１０（１６進数の１０）に達するとゼロクリアされ、再
度ｏｏｏｏよりカウントを開始する。デコーダ１３は、
２進数カウンタ１２の２進数の出力を１６進数にデコー
ドし、２進数カウンタ１２の出力が００００で、デコー
ダ１３０）出力０がｈｉｇｈ（Ｌｏｗ）、０００１で１
か）ｌｉｇｈ（Ｌｏｗ）、となりデジタルスイッチ１６
の設定値（この場合１０）に達すると、再び初期状態に
クリアされろ。前記バッファ１４の出力かｈ ｉ ｇ
１１の時に、デコーダ１３からのパルス信号か入ったと
きにり。
タ１２を４出力、デコーダ１３は４人力１６出力、デジ
タルスイッチ１６の設定値を１０に設定した場合は、２
進カカウンタ１２の出力は００００よりスタートシ、ゼ
ロクロスパルス発生回路１１より交流電源１のゼロクロ
スと同期したクロクク信号が入る毎に計数を加え、１０
１０（１６進数の１０）に達するとゼロクリアされ、再
度ｏｏｏｏよりカウントを開始する。デコーダ１３は、
２進数カウンタ１２の２進数の出力を１６進数にデコー
ドし、２進数カウンタ１２の出力が００００で、デコー
ダ１３０）出力０がｈｉｇｈ（Ｌｏｗ）、０００１で１
か）ｌｉｇｈ（Ｌｏｗ）、となりデジタルスイッチ１６
の設定値（この場合１０）に達すると、再び初期状態に
クリアされろ。前記バッファ１４の出力かｈ ｉ ｇ
１１の時に、デコーダ１３からのパルス信号か入ったと
きにり。
Ｗになるように１ｇ、ｔしてお（と、ドライバ３ＣはＯ
Ｎ状態となり、フォトカプラ８ａ、８ｂへの出力は生じ
ない。
Ｎ状態となり、フォトカプラ８ａ、８ｂへの出力は生じ
ない。
また、バッファ１４（１）出力０がＬｏｗになると、ド
ライバ３Ｃの各トランジスタのベースはり。
ライバ３Ｃの各トランジスタのベースはり。
Ｗとなり、ドライバ３ＣはＯＦＦ状態となり、フォトカ
プラ８ａ、８ｂに出力が送られ、該当する室内たとえば
Ａ室の集塵電極に供給する位置のサイリスクは導通状態
となり、前記Ａ室集塵電極の荷電設備から集塵ｉ！極に
直流高電圧が供給される。したがって各室Ａ、Ｂ、Ｃ，
Ｄ―・・Ｎの集塵ｖ１．極に供給される各電源のタイミ
ングを的記したダイオードマトリックスを介して違択丁
れば、第３図に示すように、時間ｔの経過に伴な５ｍ圧
で各室（Ａ、Ｂ、Ｃ・・ΦＮ）のサイリスクをｊ１５１
１僻することができる。このときの、各室の集塵電極の
荷電状態を示せば第４図のごと（なる。
プラ８ａ、８ｂに出力が送られ、該当する室内たとえば
Ａ室の集塵電極に供給する位置のサイリスクは導通状態
となり、前記Ａ室集塵電極の荷電設備から集塵ｉ！極に
直流高電圧が供給される。したがって各室Ａ、Ｂ、Ｃ，
Ｄ―・・Ｎの集塵ｖ１．極に供給される各電源のタイミ
ングを的記したダイオードマトリックスを介して違択丁
れば、第３図に示すように、時間ｔの経過に伴な５ｍ圧
で各室（Ａ、Ｂ、Ｃ・・ΦＮ）のサイリスクをｊ１５１
１僻することができる。このときの、各室の集塵電極の
荷電状態を示せば第４図のごと（なる。
また、荷電制御にマイクロコンピュータを使用する場合
、フォトカプラー８ａ、８ｂの信号とマイクロコンピュ
ータのサイリスク制御装置との間に論理積回路を投げる
ことにより、複数の電源を同相に接結し、各電源の荷電
タイミングが重畳しないように運転することかできる。
、フォトカプラー８ａ、８ｂの信号とマイクロコンピュ
ータのサイリスク制御装置との間に論理積回路を投げる
ことにより、複数の電源を同相に接結し、各電源の荷電
タイミングが重畳しないように運転することかできる。
第１図は、本発明の電気集塵装置の構成の要部を示すブ
ロック図、第２図は第１図の電気集塵装置における制御
装置の要部ブロック図、第３図は本発明の電気集塵装置
におけるサイリスタの制御周期内における各室電源にお
ける荷電状態を示す図、第４図は、各室集塵電極の荷電
状態の一例を示す図である。 １−・交流電源、２・・サイリスタ部、３・・制御部、
４・・高圧変圧器、５・・整流器、６Ｂ。 ６ｂ・・集塵電極、７ａ、７ｂ・・サイリスタ、８３．
８Ｌ＋＠・フォトカプラ、３Ｂ・・ダイオードマトリッ
クス、３Ａ・・トリガ回路、３Ｃ−”ドライバ（出力回
路）。 １図 第２図 第３図 躬４図
ロック図、第２図は第１図の電気集塵装置における制御
装置の要部ブロック図、第３図は本発明の電気集塵装置
におけるサイリスタの制御周期内における各室電源にお
ける荷電状態を示す図、第４図は、各室集塵電極の荷電
状態の一例を示す図である。 １−・交流電源、２・・サイリスタ部、３・・制御部、
４・・高圧変圧器、５・・整流器、６Ｂ。 ６ｂ・・集塵電極、７ａ、７ｂ・・サイリスタ、８３．
８Ｌ＋＠・フォトカプラ、３Ｂ・・ダイオードマトリッ
クス、３Ａ・・トリガ回路、３Ｃ−”ドライバ（出力回
路）。 １図 第２図 第３図 躬４図
Claims (1)
- サイリスタを介して、複数の電源から、複数の集塵電極
に直流高電圧を間欠的周期的に供給して集塵作用を行う
ものにおいて、直流高電圧の供給を制御する周期期間内
の間欠荷電パルス数と休止パルス数との和と同数の入力
線と電源の数と同数の出力線とをマトリックス状に交差
し、交差点にスイッチング素子を接続してなるダイオー
ドマトリックスを介し、当該ダイオードマトリックスに
電源と同期したサイクルのクロック信号を送ると共に、
複数の集塵電極に供給される直流高電圧の荷電タイミン
グが重畳しないように、ダイオードマトリックスの入力
線と出力線の接続を選択することによりサイリスタの導
通を間欠的周期的に制御１−ることを％徴とする電気集
塵装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17954982A JPS5969164A (ja) | 1982-10-13 | 1982-10-13 | 電気集塵装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17954982A JPS5969164A (ja) | 1982-10-13 | 1982-10-13 | 電気集塵装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5969164A true JPS5969164A (ja) | 1984-04-19 |
Family
ID=16067684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17954982A Pending JPS5969164A (ja) | 1982-10-13 | 1982-10-13 | 電気集塵装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007187040A (ja) * | 2006-01-12 | 2007-07-26 | Yanmar Co Ltd | プレクリーナ |
-
1982
- 1982-10-13 JP JP17954982A patent/JPS5969164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007187040A (ja) * | 2006-01-12 | 2007-07-26 | Yanmar Co Ltd | プレクリーナ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048468A (en) | D.C. arc welder with solid state components | |
| EP0661100B1 (en) | Electric dust collector | |
| US4454453A (en) | Power source device for ion sources | |
| US3543087A (en) | Lamp flashing circuit having independently adjustable rate and phase controls | |
| US4429359A (en) | Inverter circuit with symmetry control | |
| JPS5969164A (ja) | 電気集塵装置 | |
| JP2000162677A (ja) | 発光素子駆動回路 | |
| JPH0563798A (ja) | 呼出信号発生回路 | |
| JP4245761B2 (ja) | 静電応用機器用パルス重畳型高電圧発生装置及び静電応用機器 | |
| SU1268207A1 (ru) | Устройство дл питани электрофильтра (его варианты) | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JPH0341800Y2 (ja) | ||
| JPH08205537A (ja) | 超低周波電源装置 | |
| JP2507507B2 (ja) | 荷電粒子加速用電源装置 | |
| SU1317612A1 (ru) | Преобразователь частоты | |
| JP3724154B2 (ja) | ランプ駆動回路 | |
| JPS6344685Y2 (ja) | ||
| JPS6127636Y2 (ja) | ||
| JPH0241259A (ja) | 圧電素子の駆動装置 | |
| SU1301508A1 (ru) | Устройство питани электрофильтра знакопеременным напр жением | |
| GB2125994A (en) | A c power control system | |
| JPH0234468Y2 (ja) | ||
| JPH0647082B2 (ja) | 電気集じん装置の荷電方法 | |
| SU1436237A1 (ru) | Источник электропитани | |
| SU1382493A1 (ru) | Устройство дл питани электрофильтра знакопеременным напр жением |