JPS5966134A - 接合部の検査方法および装置 - Google Patents
接合部の検査方法および装置Info
- Publication number
- JPS5966134A JPS5966134A JP57176123A JP17612382A JPS5966134A JP S5966134 A JPS5966134 A JP S5966134A JP 57176123 A JP57176123 A JP 57176123A JP 17612382 A JP17612382 A JP 17612382A JP S5966134 A JPS5966134 A JP S5966134A
- Authority
- JP
- Japan
- Prior art keywords
- joint
- circuit
- deformation
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は接合」・段により接合した接合部の強度等を検
査する接合部の検査方法および装置に関するものであり
、特に半導体乗積回路の素子間、あるいは当該素子とポ
スト間を、各種のワイヤ・ボンディング装置を利用して
、リード線で接続する場合におけるー＠配素子と前記１
１−ド線、あるいは前記ホストと前記リード線との接合
部の検査に利用して好適なものである。
査する接合部の検査方法および装置に関するものであり
、特に半導体乗積回路の素子間、あるいは当該素子とポ
スト間を、各種のワイヤ・ボンディング装置を利用して
、リード線で接続する場合におけるー＠配素子と前記１
１−ド線、あるいは前記ホストと前記リード線との接合
部の検査に利用して好適なものである。
基板上に搭載した半導体集積回路素子間、あるいは当該
半導体集積回路素子と前記基板上に形成したポストとの
接続は、プルミニューム線より成るリード線を使用し、
これを半導体集積回路あるいはポストに超音波接合を利
用して行なうのが広く利用されている。第１図は基板上
に搭載した半導体集積回路素子とポストを接続した状態
全ボしたものであり−１は基板、２は基板１に搭載した
半導体集積回路素子、６はポスト−４は半導体集積回路
素子２とポスト３とを電気的に接続するリード線である
。一般に、リード線４としてはアルミニューム線が使用
される。このように構成したものにおいて、半導体集積
回路素子２あるいはポスト６とリード線４との接合部５
の検査は、リード線４を引張り具６により予め定めな力
で引張り、この状態でリード線４ｈ接続状態を維持する
か否かによって行なわれる。すなわち予め定めた力で引
張ることによって、接合部５の接合が外れれば不良、接
合状態を維持していれば合格となるものである。なお、
この引張り力の大きさは実験等によって決定される。
半導体集積回路素子と前記基板上に形成したポストとの
接続は、プルミニューム線より成るリード線を使用し、
これを半導体集積回路あるいはポストに超音波接合を利
用して行なうのが広く利用されている。第１図は基板上
に搭載した半導体集積回路素子とポストを接続した状態
全ボしたものであり−１は基板、２は基板１に搭載した
半導体集積回路素子、６はポスト−４は半導体集積回路
素子２とポスト３とを電気的に接続するリード線である
。一般に、リード線４としてはアルミニューム線が使用
される。このように構成したものにおいて、半導体集積
回路素子２あるいはポスト６とリード線４との接合部５
の検査は、リード線４を引張り具６により予め定めな力
で引張り、この状態でリード線４ｈ接続状態を維持する
か否かによって行なわれる。すなわち予め定めた力で引
張ることによって、接合部５の接合が外れれば不良、接
合状態を維持していれば合格となるものである。なお、
この引張り力の大きさは実験等によって決定される。
このようにして、接合部５の検査を行なうようにしたも
のは、リード線４に外力を与え、これを物理的に変化さ
せることによって、結果的に接合部に力を加えるもので
あるため、リード線４の変形−これによる損傷等−ある
いは接合部への悪影響等があり、最終的に歩留りの低−
ドという結果を招いていた。
のは、リード線４に外力を与え、これを物理的に変化さ
せることによって、結果的に接合部に力を加えるもので
あるため、リード線４の変形−これによる損傷等−ある
いは接合部への悪影響等があり、最終的に歩留りの低−
ドという結果を招いていた。
第２図、第６図は超音波ワイヤ争ボンデインク装置によ
るリード線４の接合部５の平面図、側面図である。これ
らの図に示すように超行波法により接合を行なうとリー
ド線Ｖｉは塑性変形を生ずる。
るリード線４の接合部５の平面図、側面図である。これ
らの図に示すように超行波法により接合を行なうとリー
ド線Ｖｉは塑性変形を生ずる。
この塑性変形部が、すなわち接合部５である。この接合
部５の最大変形幅Ｗは接合作業ごとに変化する。ここで
、従来、接合部５の最大菱形幅Ｗと引張り強さ値とは相
聞関係を有することが知られている。そこで、接合部５
の最大変形幅Ｗを測定し、これが所定の幅を有するか否
かによって、間接的ニ接合邪５０強度を判定するように
すれば、非接触でリード線４に全く外力を加えることな
く一接合部５の検査ができることが考えられる。これに
よれば−前記した従来のものの欠点は解消可能である。
部５の最大変形幅Ｗは接合作業ごとに変化する。ここで
、従来、接合部５の最大菱形幅Ｗと引張り強さ値とは相
聞関係を有することが知られている。そこで、接合部５
の最大変形幅Ｗを測定し、これが所定の幅を有するか否
かによって、間接的ニ接合邪５０強度を判定するように
すれば、非接触でリード線４に全く外力を加えることな
く一接合部５の検査ができることが考えられる。これに
よれば−前記した従来のものの欠点は解消可能である。
しかし、従来では、人を介さず最大変形幅Ｗを測定し、
その値により良否を判別する装置がなかったため、最大
菱形幅Ｗの測定は、顕微鏡等による光学系により像を拡
大し、更に第４図の様に、拡大された像に目盛の付いた
スケール９を最大変形部に合わせ測定し、その値により
人間が良否を判別するようにしていた。そのため良否判
別にはかなりの労力を要し、作業性を低−ドしていた。
その値により良否を判別する装置がなかったため、最大
菱形幅Ｗの測定は、顕微鏡等による光学系により像を拡
大し、更に第４図の様に、拡大された像に目盛の付いた
スケール９を最大変形部に合わせ測定し、その値により
人間が良否を判別するようにしていた。そのため良否判
別にはかなりの労力を要し、作業性を低−ドしていた。
本発明の目的（は、接合部に外力を作用させることなく
、非接触で、しかも自動的に当該束合部の検査がｉ」能
な接合部の検査方法および装置を得ることにある。
、非接触で、しかも自動的に当該束合部の検査がｉ」能
な接合部の検査方法および装置を得ることにある。
上記の目的を達成するため、本発明の特徴とするところ
は、撮像画に接合部を映像し、この映像から実質的に接
合部の変形幅を抽出し、当該抽出変形幅によって接合部
の良否を判定することにある。
は、撮像画に接合部を映像し、この映像から実質的に接
合部の変形幅を抽出し、当該抽出変形幅によって接合部
の良否を判定することにある。
本発明者等は、数多くのサンプルの各々につき一接合部
の最大変形幅と引張強度を測定した。これらの測定結果
ｒ整理し念のが第５図である。サンプルは超音波接合法
により作成したものであり、条件等は次の通りである。
の最大変形幅と引張強度を測定した。これらの測定結果
ｒ整理し念のが第５図である。サンプルは超音波接合法
により作成したものであり、条件等は次の通りである。
すなわち、使用したワイヤ・ホンディング装置は超音波
式で、発振最大出力２０〔Ｗ〕、米国のオーツダイン・
エレクトロニクス（ＯＲＴＨＯＤＹＮ居 ＥＩＣＴＲＯ
Ｎ 、［ＣＳ ）社製、太線用で、ウエツヂは超硬合金
製、みぞありのものである。接合面はアルミニューム蒸
看膜、リード線にはアルミニューム９９゜９９〔％〕、
太さ３ｏｏ（μｍＪ−引張強度３５０［ｇＪのアルミニ
ューム線を用いた。第５図において、縦軸は基板１に対
し、垂直方向にリード線４を引張った場合の引張強度（
ｇ、ｌを示す。横軸はワイヤ変形率〔％〕を示す。この
ワイヤ変形率〔％） （ｒｉ次のようにして算定した。
式で、発振最大出力２０〔Ｗ〕、米国のオーツダイン・
エレクトロニクス（ＯＲＴＨＯＤＹＮ居 ＥＩＣＴＲＯ
Ｎ 、［ＣＳ ）社製、太線用で、ウエツヂは超硬合金
製、みぞありのものである。接合面はアルミニューム蒸
看膜、リード線にはアルミニューム９９゜９９〔％〕、
太さ３ｏｏ（μｍＪ−引張強度３５０［ｇＪのアルミニ
ューム線を用いた。第５図において、縦軸は基板１に対
し、垂直方向にリード線４を引張った場合の引張強度（
ｇ、ｌを示す。横軸はワイヤ変形率〔％〕を示す。この
ワイヤ変形率〔％） （ｒｉ次のようにして算定した。
すなわち第６図において、リード線４の線径を１ｍ１ｎ
：Ｌ最大変形幅を１ｉｌｌａχとした場合、ワイヤ変形
率Ｖ／ａは次の弐〇でよって算出する。
：Ｌ最大変形幅を１ｉｌｌａχとした場合、ワイヤ変形
率Ｖ／ａは次の弐〇でよって算出する。
測定結果を整理した第５図から明らかなように、引張強
度とワイヤ変形率Ｗａとは相関関係がある。
度とワイヤ変形率Ｗａとは相関関係がある。
そして、測定結果によればワイヤ変形率Ｗａが、３６〔
％〕未満のものに、接合部５がなく離するものが多い。
％〕未満のものに、接合部５がなく離するものが多い。
また、ワイヤ変形率Ｗ吐≠４６し〕以上のものでは、は
とんどが切断される。この切断域において、引張強度は
接合部５０強さではなく、塑性変形したリード線４自体
の強さに依存する。更に、ワイヤ変形率Ｗａの大きい領
域においては、ワイヤ髪形率Ｗａの増加に従って、引張
強度は低下して行く。
とんどが切断される。この切断域において、引張強度は
接合部５０強さではなく、塑性変形したリード線４自体
の強さに依存する。更に、ワイヤ変形率Ｗａの大きい領
域においては、ワイヤ髪形率Ｗａの増加に従って、引張
強度は低下して行く。
そこで、この関係を利用し、前記と同条件にて接合され
た接合部５の検査合格範囲を、接合部５のワイヤ変形率
Ｗａが６６〔％〕〜６５〔％〕とした。この範囲は、接
合部５の別張強度全いくつにするか、歩留りを何〔％〕
にするかによって異なり、それぞれによって種々変える
ことができる。
た接合部５の検査合格範囲を、接合部５のワイヤ変形率
Ｗａが６６〔％〕〜６５〔％〕とした。この範囲は、接
合部５の別張強度全いくつにするか、歩留りを何〔％〕
にするかによって異なり、それぞれによって種々変える
ことができる。
そして、リード線４の接合完了後、接合部５の最大変形
幅を測定し、（１）式によりワイヤ変形率Ｗａを算出す
る。その結果、このワイヤ変形率Ｗａが３６〔％〕〜６
５〔％〕内に収まっていれば、これを合格とし、その他
の場合にはこれを不合格とする。
幅を測定し、（１）式によりワイヤ変形率Ｗａを算出す
る。その結果、このワイヤ変形率Ｗａが３６〔％〕〜６
５〔％〕内に収まっていれば、これを合格とし、その他
の場合にはこれを不合格とする。
以上の内容でも検査は実施できるが−より一層の精度向
上を望む場合には、接合部の形状を判定するようにする
。すなわち、第５図によれば、ワイヤ変形率Ｗａ、が所
定の範囲に入っているにもがかわらず、垂直引張強度が
１６ｏ（ｇＪ程度という特異な現像が生じている。第５
図において、Ｓはこれを示す。第６図はこのものの接合
部５の形状を示したものである。この図から明らか２上
ように、この接合部５はリード線４の中ＬＬ＞巌ｃに対
し、その左右”’ＦＭ端＆こアンバランスＦＣなってい
る。すなわち、中Ｉｕ線Ｃに対し、その左側はほとんど
塑性変形しておらす、右側か大きく塑性変形している。
上を望む場合には、接合部の形状を判定するようにする
。すなわち、第５図によれば、ワイヤ変形率Ｗａ、が所
定の範囲に入っているにもがかわらず、垂直引張強度が
１６ｏ（ｇＪ程度という特異な現像が生じている。第５
図において、Ｓはこれを示す。第６図はこのものの接合
部５の形状を示したものである。この図から明らか２上
ように、この接合部５はリード線４の中ＬＬ＞巌ｃに対
し、その左右”’ＦＭ端＆こアンバランスＦＣなってい
る。すなわち、中Ｉｕ線Ｃに対し、その左側はほとんど
塑性変形しておらす、右側か大きく塑性変形している。
このような形状はリード線４の接合時、１１−ド線４と
、このリード線４を仮接合面へ押し付けるツールとの接
触具合により実際に起り得るものである。接合部５がこ
のような形状になってしまうと、その引張強度は低下し
てしまう。
、このリード線４を仮接合面へ押し付けるツールとの接
触具合により実際に起り得るものである。接合部５がこ
のような形状になってしまうと、その引張強度は低下し
てしまう。
そこで、前記した接合部５のワイヤ髪形率に加え、接合
部５の形状−すなわちＩＪ−ド線４の中心１ｉ１１１Ｉ
Ｃ７Ｉこ対する左右の不均衡率（以下、これを 率とい
う。）をも判定項目とするようにする、第７図はリード
線４の中・Ｕ線Ｃに対し、意識的に左右が不均衡となる
よう作成したサンプルにつき、引張強度（ｇＪを測定し
、これを整理したものである。尚、サンプルの作成に当
って、他の条件は第５図のものと同様であり、ワイヤ変
形率は合格の範囲のものとした。第７図において、縦軸
は第５図のそれと同様であり、横軸は歪率ｖＶｃ〔％」
である。歪率Ｗｃの算定は次のようにして行なった。
部５の形状−すなわちＩＪ−ド線４の中心１ｉ１１１Ｉ
Ｃ７Ｉこ対する左右の不均衡率（以下、これを 率とい
う。）をも判定項目とするようにする、第７図はリード
線４の中・Ｕ線Ｃに対し、意識的に左右が不均衡となる
よう作成したサンプルにつき、引張強度（ｇＪを測定し
、これを整理したものである。尚、サンプルの作成に当
って、他の条件は第５図のものと同様であり、ワイヤ変
形率は合格の範囲のものとした。第７図において、縦軸
は第５図のそれと同様であり、横軸は歪率ｖＶｃ〔％」
である。歪率Ｗｃの算定は次のようにして行なった。
すなわち、第９図において、接合部５のうち、最大変形
幅ｔｍａｘをリード線４の中心線Ｃより２分し、左側の
幅をｌａ−右側の幅を１０と１−１次の式より算出する
。
幅ｔｍａｘをリード線４の中心線Ｃより２分し、左側の
幅をｌａ−右側の幅を１０と１−１次の式より算出する
。
／ ａ 、 ｌ ’ｂの値の大きい方を分母とする。
第７図から明らかなように、ワイヤ変形率か合格の範囲
のものであっても、歪率が２５〔％〕を越えるようにな
ると、その引張強度は除々に低下する。そこで、この関
係を利用し、接合部５の歪率が２１ 〔％〕以内のもの
を合格とすることとした。この範囲も、ワイヤ髪形率と
同様、その引張強度をいくつにするか、歩留りを何〔％
〕にするか等によって異なり、またそれぞれによって種
々の範囲に変えることができる。そして、リード線４の
接合完了後、接合部５の前記ｔｒｔ、ｔｏを測定、ある
いは算出し、（４）式により歪率Ｗｃを算出する。その
結果、この歪率Ｗｃが２０（％〕内に収まっていれば、
これを合格とし、その他の場合はこれを不合格とする。
のものであっても、歪率が２５〔％〕を越えるようにな
ると、その引張強度は除々に低下する。そこで、この関
係を利用し、接合部５の歪率が２１ 〔％〕以内のもの
を合格とすることとした。この範囲も、ワイヤ髪形率と
同様、その引張強度をいくつにするか、歩留りを何〔％
〕にするか等によって異なり、またそれぞれによって種
々の範囲に変えることができる。そして、リード線４の
接合完了後、接合部５の前記ｔｒｔ、ｔｏを測定、ある
いは算出し、（４）式により歪率Ｗｃを算出する。その
結果、この歪率Ｗｃが２０（％〕内に収まっていれば、
これを合格とし、その他の場合はこれを不合格とする。
なお、この歪率による判定は、ワイヤ変形率の判定後に
行なうようにしてもよぐ−またその前段階で行なうよう
にしてもよい。
行なうようにしてもよぐ−またその前段階で行なうよう
にしてもよい。
このように、歪率を判定条件に加えれば、より一層の検
査Ｍ度の向上が図れる。
査Ｍ度の向上が図れる。
尚、ワイヤ変形率、歪率の測定箇所であるが、これは最
大変形幅だけではなく複数箇所における
ｊワイヤ変形率、歪率を求めてその平均値として
もよい。例えば、第８図の様に接合部５を長さｌ？ｔに
ついて例えば４等分にし、その位置でのワイヤ変形率ｗ
ａ、、ｗａ、、Ｗａ、 を求め’ａｖｃｓ率ｗ” ’
”’＊ ＋ Ｗｅ、を永め、それぞれを次式の様に平均
して代表値Ｗａ、Ｗｃを決定するのである。
大変形幅だけではなく複数箇所における
ｊワイヤ変形率、歪率を求めてその平均値として
もよい。例えば、第８図の様に接合部５を長さｌ？ｔに
ついて例えば４等分にし、その位置でのワイヤ変形率ｗ
ａ、、ｗａ、、Ｗａ、 を求め’ａｖｃｓ率ｗ” ’
”’＊ ＋ Ｗｅ、を永め、それぞれを次式の様に平均
して代表値Ｗａ、Ｗｃを決定するのである。
Ｗａ、 ＋Ｗａ、 ＋Ｗａ、。
Ｗｖ、＝□・・・・・・・・・・・・・・・・・・・・
・・・・・・（６）勿論、これら平均髪形４Ｗａ、平均
歪率ＷＣの合格値等は上記し７とより′／Ｉ：実験寺Ｏ
てよって決定する。更に、分割数は複数であれば、この
数に限だはない。
・・・・・・（６）勿論、これら平均髪形４Ｗａ、平均
歪率ＷＣの合格値等は上記し７とより′／Ｉ：実験寺Ｏ
てよって決定する。更に、分割数は複数であれば、この
数に限だはない。
装置の構成に当っては、撮味手段と処理手段とを備える
。接合部は撮像手段により撮像する。前記の説明からも
明らかなように一接合部は極ぬで微細である。そこで、
接合部を撮像するに当っては、レンズ等の拡大手段を通
して行なうようにするのが精度の向上等の点で望ましい
。なお、拡大手段は撮像手段と別のものであってもよく
、望ましぐは拡大手段を備え念盪像手段を使用するのが
装置の構成上有利となる。撮像手段としては撮像面ＥＣ
結像された映像を電気信号に変換し、映像情報として出
力するものがよく、例えば撮像面に結像された映像を、
電子銃より放出された電子ビームをコイルにより偏向−
集束して映像を電気信号として取り出す撮像管を使用し
たテレビジョン・カメラ、あるいは当該撮像管を固体撮
像管素子に１１換えた、いわゆる固体テレビジョン・カ
メラ等が使用可能である。この種のものは、撮像面を多
数の行に分は一各行を順次走査することにより映像を電
気信号に変換して出力する。
。接合部は撮像手段により撮像する。前記の説明からも
明らかなように一接合部は極ぬで微細である。そこで、
接合部を撮像するに当っては、レンズ等の拡大手段を通
して行なうようにするのが精度の向上等の点で望ましい
。なお、拡大手段は撮像手段と別のものであってもよく
、望ましぐは拡大手段を備え念盪像手段を使用するのが
装置の構成上有利となる。撮像手段としては撮像面ＥＣ
結像された映像を電気信号に変換し、映像情報として出
力するものがよく、例えば撮像面に結像された映像を、
電子銃より放出された電子ビームをコイルにより偏向−
集束して映像を電気信号として取り出す撮像管を使用し
たテレビジョン・カメラ、あるいは当該撮像管を固体撮
像管素子に１１換えた、いわゆる固体テレビジョン・カ
メラ等が使用可能である。この種のものは、撮像面を多
数の行に分は一各行を順次走査することにより映像を電
気信号に変換して出力する。
処理手段は撮像手段からの映像情報を取り込み、この情
報から接合部の面積を抽出し、この抽出した接合部面積
に基ついて、接合部の良否判定を行なう。当該処理手段
はその機能上からデジタル処理方式を採用するのが便利
である。そのためには、撮像手段からの映像情報を２直
化するため、２直化手段を備え、以後はこの２値化手段
の出力に基づいて処理するのがよい。処理に当って１は
、２値化手段の出力を直接処理するようにしても良いが
、記憶手段を設け、２値化した映像情報を当該記憶手段
に一時格納し、以後の処理は当該記憶手段の内容に基つ
いて行なうのか装置の構成上有利である。処理手段の特
に判定を行なう主要部は、いわニルマイクロ・コンピュ
ータがその機能上うまく適合する。しかし、他の同様な
機能を有する演算処理手段の使用も可能である。判定の
処理に当っては、ｉ職Ｃの映象情報全一時記′億した記
憶手段、す、ｔわち映像記憶手段から前記演算処理手段
が順次その記憶内容を読み出して行なうようにしてもよ
いが、映像記憶手段から判定に必要な情報を作成する処
理デーレ作成手段を設け、当該＋段からの情報により演
算処理手段か判定を実行するようにすれば、処理速度を
向上できる意味において望ましい。
報から接合部の面積を抽出し、この抽出した接合部面積
に基ついて、接合部の良否判定を行なう。当該処理手段
はその機能上からデジタル処理方式を採用するのが便利
である。そのためには、撮像手段からの映像情報を２直
化するため、２直化手段を備え、以後はこの２値化手段
の出力に基づいて処理するのがよい。処理に当って１は
、２値化手段の出力を直接処理するようにしても良いが
、記憶手段を設け、２値化した映像情報を当該記憶手段
に一時格納し、以後の処理は当該記憶手段の内容に基つ
いて行なうのか装置の構成上有利である。処理手段の特
に判定を行なう主要部は、いわニルマイクロ・コンピュ
ータがその機能上うまく適合する。しかし、他の同様な
機能を有する演算処理手段の使用も可能である。判定の
処理に当っては、ｉ職Ｃの映象情報全一時記′億した記
憶手段、す、ｔわち映像記憶手段から前記演算処理手段
が順次その記憶内容を読み出して行なうようにしてもよ
いが、映像記憶手段から判定に必要な情報を作成する処
理デーレ作成手段を設け、当該＋段からの情報により演
算処理手段か判定を実行するようにすれば、処理速度を
向上できる意味において望ましい。
第９図は本発明装置の一実施例を示したものであり、以
ドこの図について説明する。工Ｐは撮像手段、ＰＣは処
理手段である。撮像手段■Ｐの主要部はテレヒジョン拳
カメラ（以−ド、ＴＶカメラという。）２０で構成する
。実施例においては、ＴＶ右カメラ０として固体撮像素
子を使用した、いわゆる固体テレビジョン・カメラを使
用している。この動作原理の一例を示したのが第１０図
である。固体撮像素子は縦横に配列した多数、例えは縦
２４４個、［３２Ｏ個のフォトセンサと、スイッチング
回路ＳＷとからなる高集積回路素子であり、撮像面に結
像された映像をスイッチング走査で電気信号として取り
出す。すなわち、撮像面は（２４４ｘ３２ｏ）個の画素
に分割されることになる。そして−この信号は映像増幅
器工Ａを介して、ＴＶ右カメラ０の信号として出力され
る。超音波を採用したワイヤ・ボンディング装置（Ｃ使
用されている−例えば第１１図に示すようなグループ形
のツール８でリード線４を接合すると、接合後の塑性変
形した接合部の断面形状は第１２図に示すようになる。
ドこの図について説明する。工Ｐは撮像手段、ＰＣは処
理手段である。撮像手段■Ｐの主要部はテレヒジョン拳
カメラ（以−ド、ＴＶカメラという。）２０で構成する
。実施例においては、ＴＶ右カメラ０として固体撮像素
子を使用した、いわゆる固体テレビジョン・カメラを使
用している。この動作原理の一例を示したのが第１０図
である。固体撮像素子は縦横に配列した多数、例えは縦
２４４個、［３２Ｏ個のフォトセンサと、スイッチング
回路ＳＷとからなる高集積回路素子であり、撮像面に結
像された映像をスイッチング走査で電気信号として取り
出す。すなわち、撮像面は（２４４ｘ３２ｏ）個の画素
に分割されることになる。そして−この信号は映像増幅
器工Ａを介して、ＴＶ右カメラ０の信号として出力され
る。超音波を採用したワイヤ・ボンディング装置（Ｃ使
用されている−例えば第１１図に示すようなグループ形
のツール８でリード線４を接合すると、接合後の塑性変
形した接合部の断面形状は第１２図に示すようになる。
撮像手段ＩＰｌは他に、照明源２１、この照明源２１か
らの先を被撮像部に集める集光レンズ２２、対物レンズ
２６、および反射鏡２４を備える。第１２図に示すよう
な断面形状の接合部５に、照明源２１からの光を反射鏡
２４によりその垂直上方より投射すると、接合部５に当
った光は散乱、対物レンズ２３に入射しないため、ＴＶ
カメラ２０には入射しない。ｍ接合体である半導体集積
回路素子２あるいはポスト６０表面は平ｍｒであるため
、光は投射方向に反射し、対物レンズ２３を通ってＴＶ
右カメラ０に入射する。このため、ＴＶ右カメラ０の映
像をモニタすると、第１６図のようになる。この図は被
接合体が半導体集積回路素子２である場合について示し
てあり、斜線部の接合部５、訃よひリード巌４ ｉｄ黒
く、半導体集積回路素子２は白くなる。半導体集積回路
素子でも黒く映る箇所があるが、これは表面の凹凸、傷
、あるいは配線パターン２Ｐである。
らの先を被撮像部に集める集光レンズ２２、対物レンズ
２６、および反射鏡２４を備える。第１２図に示すよう
な断面形状の接合部５に、照明源２１からの光を反射鏡
２４によりその垂直上方より投射すると、接合部５に当
った光は散乱、対物レンズ２３に入射しないため、ＴＶ
カメラ２０には入射しない。ｍ接合体である半導体集積
回路素子２あるいはポスト６０表面は平ｍｒであるため
、光は投射方向に反射し、対物レンズ２３を通ってＴＶ
右カメラ０に入射する。このため、ＴＶ右カメラ０の映
像をモニタすると、第１６図のようになる。この図は被
接合体が半導体集積回路素子２である場合について示し
てあり、斜線部の接合部５、訃よひリード巌４ ｉｄ黒
く、半導体集積回路素子２は白くなる。半導体集積回路
素子でも黒く映る箇所があるが、これは表面の凹凸、傷
、あるいは配線パターン２Ｐである。
処理手段ＰＣは２値化回路ＢＣ１映像記′Ｃｔ部王ＰＭ
、読出回路Ｒ，処理データ作成回路り、Ｃ１訃よび演算
処理部ＵＰＵとから成る。ＴＶ右カメラ０からの出力信
号はアナログ量であるため、２１直化回路ＢＣｒｒｉこ
れを２値化、すなわち１１１、′Ｏ１の信号に変換する
。第１４図は２値化回路ＢＣの一具体例を示したもので
あり、演算増幅器○Ｐを使用した比較回路で構成した場
合について示しである。Ｒ，、Ｒ，は分圧抵抗であり、
電源Ｖの電圧をこの抵抗Ｒ，，Ｒ，で分圧することによ
り、ＴＶ右カメラ０からの入力電圧のうちどの電位を境
として“１“、“０“に変換するかという基準電圧を作
成する。したがって、ＴＶ右カメラｏがらの入力電圧ｌ
Ｉ；この基準電圧以上であれば演算増幅器ＯＰの出力、
すなわち２値化回路ＥＣの出力ば１１１、基準電圧未満
であれば“０１となる。
、読出回路Ｒ，処理データ作成回路り、Ｃ１訃よび演算
処理部ＵＰＵとから成る。ＴＶ右カメラ０からの出力信
号はアナログ量であるため、２１直化回路ＢＣｒｒｉこ
れを２値化、すなわち１１１、′Ｏ１の信号に変換する
。第１４図は２値化回路ＢＣの一具体例を示したもので
あり、演算増幅器○Ｐを使用した比較回路で構成した場
合について示しである。Ｒ，、Ｒ，は分圧抵抗であり、
電源Ｖの電圧をこの抵抗Ｒ，，Ｒ，で分圧することによ
り、ＴＶ右カメラ０からの入力電圧のうちどの電位を境
として“１“、“０“に変換するかという基準電圧を作
成する。したがって、ＴＶ右カメラｏがらの入力電圧ｌ
Ｉ；この基準電圧以上であれば演算増幅器ＯＰの出力、
すなわち２値化回路ＥＣの出力ば１１１、基準電圧未満
であれば“０１となる。
映像記憶部１１？ｉ〜４は゛ｒＶカメラ２０に備えｆｃ
固体撮像素子の各々のフォトセンサＰＳに対応シて１ビ
ツトの記憶部を備えている。すなわち、固体撮像素子が
縦２４４個、横３２（Ｊ個と仮定すると、この素子は縫
；計７８，０８０個のフォトセンサＰｓｆ有することに
なる。そこで映像記・埴部工Ｐ）≠は少なくとも７８．
υ８０ビットの記憶容量を有する記憶装置を用層する。
固体撮像素子の各々のフォトセンサＰＳに対応シて１ビ
ツトの記憶部を備えている。すなわち、固体撮像素子が
縦２４４個、横３２（Ｊ個と仮定すると、この素子は縫
；計７８，０８０個のフォトセンサＰｓｆ有することに
なる。そこで映像記・埴部工Ｐ）≠は少なくとも７８．
υ８０ビットの記憶容量を有する記憶装置を用層する。
ただし、これにより精度を毘めようとした場合であり、
時によっては過当に間引くことによって、映像記憶部工
ＰＭの容量を低下するようにしてもよい。なお、図示し
ないが、映像記憶部工ＰＭは書き込み回路を備えており
、ＴＶ右カメラ０がスイッチング回路ｓｗの作用により
ある位置のフォトセンサＰＳの出力全発生すると、この
時点では当該フォトセンサＰＳと対応させた記憶部がア
ドレス指定される。そして＝ＴＶカメラ２０の出力に応
じ、指定されたアドレスの記憶部に２ＩＩＩｆ化回路Ｂ
ｅからの１１１又は１０１が書き込まれる。このように
して、ＴＶ右カメラ０が映像のすべてを電気信号として
出力すると、映＊記憶部ＩＰＩφには２値化された映像
が一時記憶される。第１５図はこの映像を記゛宜した映
像記憶部工ＰＭの一部概念図であり、第１６図のものと
対応する。第１５図において、１つの升目は１つの記憶
部を示す。ＴＶ右カメラ０ば、第１３図において白く映
る部分は比較的高い電圧を発生するため、この部分の２
値化回路ＢＣの出力ｉ、ｉ＋ １１、逆に黒く映る部分
は比較的低い電圧となるため、この部分の２値化回路Ｂ
Ｃの出力はＺ ｏ＋となり、結果的に映像記憶部工ＰＭ
の各々の記憶部には第１５図に示すように１１“、１０
１が記憶される。
時によっては過当に間引くことによって、映像記憶部工
ＰＭの容量を低下するようにしてもよい。なお、図示し
ないが、映像記憶部工ＰＭは書き込み回路を備えており
、ＴＶ右カメラ０がスイッチング回路ｓｗの作用により
ある位置のフォトセンサＰＳの出力全発生すると、この
時点では当該フォトセンサＰＳと対応させた記憶部がア
ドレス指定される。そして＝ＴＶカメラ２０の出力に応
じ、指定されたアドレスの記憶部に２ＩＩＩｆ化回路Ｂ
ｅからの１１１又は１０１が書き込まれる。このように
して、ＴＶ右カメラ０が映像のすべてを電気信号として
出力すると、映＊記憶部ＩＰＩφには２値化された映像
が一時記憶される。第１５図はこの映像を記゛宜した映
像記憶部工ＰＭの一部概念図であり、第１６図のものと
対応する。第１５図において、１つの升目は１つの記憶
部を示す。ＴＶ右カメラ０ば、第１３図において白く映
る部分は比較的高い電圧を発生するため、この部分の２
値化回路ＢＣの出力ｉ、ｉ＋ １１、逆に黒く映る部分
は比較的低い電圧となるため、この部分の２値化回路Ｂ
Ｃの出力はＺ ｏ＋となり、結果的に映像記憶部工ＰＭ
の各々の記憶部には第１５図に示すように１１“、１０
１が記憶される。
ここで、中央部分で＠０１が集中している部分が接合部
５である。なお−映像記憶部工ＰＭは第１５図との対応
において、（ｍＸｎ ）ピッ１ｌＪｃ：ｉｔ装置を使用
した場合について示してあり、アドレスは最上位行の左
から順次右側に連続して付され、以後順次その下の行に
移ように付される。
５である。なお−映像記憶部工ＰＭは第１５図との対応
において、（ｍＸｎ ）ピッ１ｌＪｃ：ｉｔ装置を使用
した場合について示してあり、アドレスは最上位行の左
から順次右側に連続して付され、以後順次その下の行に
移ように付される。
続出回路Ｒは映像記憶部工ｎ−’Ｍの記゛濯内容を順次
読み出すものであり、この読み出しに当っては後述する
演算処理部ＣＰＵからのクロック発生指令信号ＣＬＨに
基づき、第１５図との対応において１行単位に読み出す
。そのため、この続出回路Ｒは、１行分クロック発生回
路３ｏと続出アドレス発生回路５１とから構成しである
。１行分クロック発生回路５０１ｄクロック発生指令信
号ＯＬ王が入力されると、映像記憶部ＬＰＭの映像の１
行に相当するｍ個のパルスを発生する。第１６図は、１
行分クロック発生回路６ｏの具体例を示したものであり
、クロック信号発生器６２、ＲＳフリップフロップ回に
３５、アンドゲート３４、およびカウンタ３５とで構成
した場合について示しである。クロック信号発生器３２
ｉ常に一定周期の連続パルスを発生する。このクロック
信号発生器３２の出力であるパルスはアンドゲート３４
を介してカウンタ３５のカウント端子ＣＫに入力するよ
うにする。ＲＳフリツブフロツ７°回路３３（７）セッ
ト端子Ｓには演算処理部ＣＰＵからのクロック発生指令
１ｇ号ＣＬｉを入力し、当該信号ＣＬＩによりＲＳＳフ
リツブフロ９回路６６をセットするよう［−ｊる。そし
て、当該フリップフロップ回路３３の出力端子Ｑからの
出力金アンドゲート３４の制側倶１人力とし、フリップ
フロップ回路３３がセットされている場合にはアンドゲ
ート３４を開くようにする。カウンタ６５は映像記憶部
■ＰＭご１行ｍビット構成としである関係上、（ｍ−１
）進のカウンタで構成し、そのオバーフロ一端子ＯＦＬ
からの出力をＲＳＳフリップフロラフ回Ｍ１３（７）リ
セット端子Ｒに入力するようにする。なお、アンドゲー
ト６４の出力はカウンタ６５のカウント端子ＯＫに入力
すると共に続出クロックパルスＲＣＬとして読出アドレ
ス発生回路３１に入力するようにする。このようにすれ
ば、演算処理部ＣＰＵからクロック発生指令信号ＣＬＩ
か入力される（！：、ＲＳフリップフロップ回路６３が
セットされ、出力端予見からの１１＋の出力によりアン
ドゲート６４か開かれる。したがって、クロック発生器
３２からのクロックパルスはアンドゲート６４を通り、
カウンタ６５に加わると共Ｖこ続出アドレス発生回路３
１に加わる。このクロックパルスによりカウンタ６５は
順次カウントアツプされる。そして、ｍ個目のイａ号が
加わるとオーバフロ一端子ＯＦＬから信号が出力され、
ＲＳＳフリツブフロ９回路３６をリセットする。これに
より、ＲＳフリップ７０ツブ回路ろ６の出力端子Ｑから
の信号ば”０°となり、これはアンドゲート３４を閉じ
る。これにより、以後のクロック発生器６２からのクロ
ックパルスはアンドゲート３４から出力されることはな
い。すなわち、この回路３０は演算処理部ＣＰＵからの
クロック発生指令信号ＣＬ工を受けるごとにｍ１固のク
ロックパルス、すなわち続出クロックパルスＲＣＬ ＝
、ｌｌ−出力し、その後、読出クロックパルス１．＜
ＯＬの発生を停止する。
読み出すものであり、この読み出しに当っては後述する
演算処理部ＣＰＵからのクロック発生指令信号ＣＬＨに
基づき、第１５図との対応において１行単位に読み出す
。そのため、この続出回路Ｒは、１行分クロック発生回
路３ｏと続出アドレス発生回路５１とから構成しである
。１行分クロック発生回路５０１ｄクロック発生指令信
号ＯＬ王が入力されると、映像記憶部ＬＰＭの映像の１
行に相当するｍ個のパルスを発生する。第１６図は、１
行分クロック発生回路６ｏの具体例を示したものであり
、クロック信号発生器６２、ＲＳフリップフロップ回に
３５、アンドゲート３４、およびカウンタ３５とで構成
した場合について示しである。クロック信号発生器３２
ｉ常に一定周期の連続パルスを発生する。このクロック
信号発生器３２の出力であるパルスはアンドゲート３４
を介してカウンタ３５のカウント端子ＣＫに入力するよ
うにする。ＲＳフリツブフロツ７°回路３３（７）セッ
ト端子Ｓには演算処理部ＣＰＵからのクロック発生指令
１ｇ号ＣＬｉを入力し、当該信号ＣＬＩによりＲＳＳフ
リツブフロ９回路６６をセットするよう［−ｊる。そし
て、当該フリップフロップ回路３３の出力端子Ｑからの
出力金アンドゲート３４の制側倶１人力とし、フリップ
フロップ回路３３がセットされている場合にはアンドゲ
ート３４を開くようにする。カウンタ６５は映像記憶部
■ＰＭご１行ｍビット構成としである関係上、（ｍ−１
）進のカウンタで構成し、そのオバーフロ一端子ＯＦＬ
からの出力をＲＳＳフリップフロラフ回Ｍ１３（７）リ
セット端子Ｒに入力するようにする。なお、アンドゲー
ト６４の出力はカウンタ６５のカウント端子ＯＫに入力
すると共に続出クロックパルスＲＣＬとして読出アドレ
ス発生回路３１に入力するようにする。このようにすれ
ば、演算処理部ＣＰＵからクロック発生指令信号ＣＬＩ
か入力される（！：、ＲＳフリップフロップ回路６３が
セットされ、出力端予見からの１１＋の出力によりアン
ドゲート６４か開かれる。したがって、クロック発生器
３２からのクロックパルスはアンドゲート６４を通り、
カウンタ６５に加わると共Ｖこ続出アドレス発生回路３
１に加わる。このクロックパルスによりカウンタ６５は
順次カウントアツプされる。そして、ｍ個目のイａ号が
加わるとオーバフロ一端子ＯＦＬから信号が出力され、
ＲＳＳフリツブフロ９回路３６をリセットする。これに
より、ＲＳフリップ７０ツブ回路ろ６の出力端子Ｑから
の信号ば”０°となり、これはアンドゲート３４を閉じ
る。これにより、以後のクロック発生器６２からのクロ
ックパルスはアンドゲート３４から出力されることはな
い。すなわち、この回路３０は演算処理部ＣＰＵからの
クロック発生指令信号ＣＬ工を受けるごとにｍ１固のク
ロックパルス、すなわち続出クロックパルスＲＣＬ ＝
、ｌｌ−出力し、その後、読出クロックパルス１．＜
ＯＬの発生を停止する。
読出アドレス発生回路３１ば１行分クロック発生回路３
０からの読出クロックパルス１ＲｃＬ’ｉ入力し、この
パルスＲＣＬに基づいて映像記憶部■ＰＭのアドレスを
順次走査指定し、その記憶内容を順次読み出す。これは
アドレスカウンタ等で構成する。すなわち、この回路３
１は読出クロックパルスＲＣＬｉ１つ入力するたびに、
そのアドレス内容全１だけ増加することにより、上記機
能を実現する。ここで、１行分クロック発生回路６０は
演算処理部ＣＰＵからクロック発生指令信号ＣＬ工を受
ける度に、ｍ個のパルスを発生するため、まず最初に１
行分クロック発生回路３０が信号ＣＬＩを受けると、続
出アドレス発生器６１は第１５図において、１行目のｍ
ビットのそれぞれをアドレス指定し、それぞれの記憶内
容を読み出す。次に、信号ＣＬ工が回路６０に加わると
、読出アドレス回路３１は２行目のｍビットのそれぞれ
を７ドレス指定し、当該性のそれぞれの記憶内容を読み
出す。以下、同様にして、演算処理部ＣＰＵからクロッ
ク発生指令信号ＣＬ工が入力される度に、各行の記憶内
容が読み出れ、最終行、すなわちｎ行目が読み出される
と、その読み出しの終了により、次には１行目を読み出
し得るよう設定される。
０からの読出クロックパルス１ＲｃＬ’ｉ入力し、この
パルスＲＣＬに基づいて映像記憶部■ＰＭのアドレスを
順次走査指定し、その記憶内容を順次読み出す。これは
アドレスカウンタ等で構成する。すなわち、この回路３
１は読出クロックパルスＲＣＬｉ１つ入力するたびに、
そのアドレス内容全１だけ増加することにより、上記機
能を実現する。ここで、１行分クロック発生回路６０は
演算処理部ＣＰＵからクロック発生指令信号ＣＬ工を受
ける度に、ｍ個のパルスを発生するため、まず最初に１
行分クロック発生回路３０が信号ＣＬＩを受けると、続
出アドレス発生器６１は第１５図において、１行目のｍ
ビットのそれぞれをアドレス指定し、それぞれの記憶内
容を読み出す。次に、信号ＣＬ工が回路６０に加わると
、読出アドレス回路３１は２行目のｍビットのそれぞれ
を７ドレス指定し、当該性のそれぞれの記憶内容を読み
出す。以下、同様にして、演算処理部ＣＰＵからクロッ
ク発生指令信号ＣＬ工が入力される度に、各行の記憶内
容が読み出れ、最終行、すなわちｎ行目が読み出される
と、その読み出しの終了により、次には１行目を読み出
し得るよう設定される。
処理データ作成回路Ｌ（２は、映像記憶部工Ｐｌｖｉか
むの出力に基づき、接合部５０面積、および良否判定に
必要なデータを、映像記憶部Ｉ）’Ｉｖｌの第１５図と
の対応において、各行ごとに作成出力するものである。
むの出力に基づき、接合部５０面積、および良否判定に
必要なデータを、映像記憶部Ｉ）’Ｉｖｌの第１５図と
の対応において、各行ごとに作成出力するものである。
第１７図れ）は第１５図の任意の○付の記憶内谷全抜き
取って示したものであり、処理データ作成回路ＬＣはこ
の図において、接合部５に対応するビット数よりなる接
合部データｔＸと、最先桁から接合部５の終了までのビ
ット数より成る接合部端データＡｘを検出し、これを後
述する演算処理部ＣＰ［Ｊに出力するものである。この
図からも明らかなように、この図はビット数、すなわち
画素数をｆｆ１ｉ積と対応させている。処理データ作成
回路ＬＣは接合部データｌＸｆ検出する接合部検出回路
ＬＸと、接合部端データＡＸ？］ｌ−検出する接合部端
検出回路ＡＸを主要部とし、これら回路ＬＸ、ＡＸにタ
イミング信号を与える立下り検出回路４０を備える。
取って示したものであり、処理データ作成回路ＬＣはこ
の図において、接合部５に対応するビット数よりなる接
合部データｔＸと、最先桁から接合部５の終了までのビ
ット数より成る接合部端データＡｘを検出し、これを後
述する演算処理部ＣＰ［Ｊに出力するものである。この
図からも明らかなように、この図はビット数、すなわち
画素数をｆｆ１ｉ積と対応させている。処理データ作成
回路ＬＣは接合部データｌＸｆ検出する接合部検出回路
ＬＸと、接合部端データＡＸ？］ｌ−検出する接合部端
検出回路ＡＸを主要部とし、これら回路ＬＸ、ＡＸにタ
イミング信号を与える立下り検出回路４０を備える。
映像記憶部工ＰＭには第１５図に示すように一映像にお
いて白い部分には１１１が、そして黒い部分においては
＠０１が記憶される。処理データ作成回路ＬＣは回路構
成の都合上、映像記憶部工Ｊ：′Ｍから読み出された信
号を否定して取り込むようにするため、否定回路Ｎ Ｏ
Ｔを備えている。このようにすれば、映像において白い
部分は°０“、黒い部分は”１１として取り込むことが
できる。
いて白い部分には１１１が、そして黒い部分においては
＠０１が記憶される。処理データ作成回路ＬＣは回路構
成の都合上、映像記憶部工Ｊ：′Ｍから読み出された信
号を否定して取り込むようにするため、否定回路Ｎ Ｏ
Ｔを備えている。このようにすれば、映像において白い
部分は°０“、黒い部分は”１１として取り込むことが
できる。
第１７図（ｂ）は第１７図（ａ）に対する否定回路ＮＯ
Ｔの出力を示す。
Ｔの出力を示す。
立下り検出回路４０は映像が黒から白、すなわち第１７
図ｔａ＞において１０ｍから“１ｔへの変化１時点を検
出して、信号を出力するものである。ただし、当該回路
４０へは、後述する否定回路ＮＯＴを介して、映像記憶
部工ＰＭからの信号が入力されているため、当該回路４
０は１１１から１０１への立下りを検出する。←第１７
図り）参照）第１８図は当該立下り検出回路４０の具体
例を示したものであり、その主要部はＤ形フリップフロ
ップ回路４１とＪＫフリップフロップ回路４２とがら成
り、読出クロックパルスＲＣＬと否定回路Ｎ ＯＴから
の出力を入力することにより、この両信号から立下り時
点全検出し、立下り信号４０Ｓを作成出力する。否定回
路ＮＯＴの出力はＤ形フリップ７０ツブ回路４１の入力
端子りに入力するようにする。すなわち、この端子りに
は読出回路Ｒの作用により映像記憶部工ＰＭの各行の内
容が否定された後、順次入力される。すなわち２第１７
図（ａ）を参照すれば、その左側からこれが否定された
信号、要するに１０ ｌならば１１′が、Ｉｉｌならば
“ＯＩが順次入力される。読出クロックパルスＲＣＬｉ
ｄ遅延回路４６、ワンショットパルス発生回路４４を介
して、Ｄ形フリップフロップ回路４１のクロック端子Ｃ
Ｋに印加するようにする。Ｄ形フリツプフロツ１回路４
１はクロック端子ＯＫへのクロック信号入力時、この時
点に入力端子りに入力されている信号を一時記憶し、こ
れを出力端子Ｑから出力する。ところで、映像記憶部工
ＰＭは１ドレス指定し、描記アドレスの記憶内容が読み
出されるまでに多少の遅れ時間を要する。したがって、
読出クロックパルスＲＣＬｉクロック端子ＣＫに直接入
力しても当該続出クロックパルスＲＣＬＫ：よって読み
出されるべきアドレスの記憶内容１ｄｌ）形フリップフ
ロップ回路４１に（は記憶できない。そこで、遅延回路
４６によって続出クロックパルスＲＣＬｉこの分だけ遅
らせ、遅延後の出力の立上りをワンショットパルス発生
回路１４で検知し、クロック信号を作成する。Ｄ形フリ
ップフロップ回路４１の出力は、入力端子Ｊが電源■、
すなわち１１に、入力端子Ｋが接地、すなわちＩＯＩに
設定されたＪＫフリップフロップ回路４２のクロック端
子ＯＫに入力するようにする。
図ｔａ＞において１０ｍから“１ｔへの変化１時点を検
出して、信号を出力するものである。ただし、当該回路
４０へは、後述する否定回路ＮＯＴを介して、映像記憶
部工ＰＭからの信号が入力されているため、当該回路４
０は１１１から１０１への立下りを検出する。←第１７
図り）参照）第１８図は当該立下り検出回路４０の具体
例を示したものであり、その主要部はＤ形フリップフロ
ップ回路４１とＪＫフリップフロップ回路４２とがら成
り、読出クロックパルスＲＣＬと否定回路Ｎ ＯＴから
の出力を入力することにより、この両信号から立下り時
点全検出し、立下り信号４０Ｓを作成出力する。否定回
路ＮＯＴの出力はＤ形フリップ７０ツブ回路４１の入力
端子りに入力するようにする。すなわち、この端子りに
は読出回路Ｒの作用により映像記憶部工ＰＭの各行の内
容が否定された後、順次入力される。すなわち２第１７
図（ａ）を参照すれば、その左側からこれが否定された
信号、要するに１０ ｌならば１１′が、Ｉｉｌならば
“ＯＩが順次入力される。読出クロックパルスＲＣＬｉ
ｄ遅延回路４６、ワンショットパルス発生回路４４を介
して、Ｄ形フリップフロップ回路４１のクロック端子Ｃ
Ｋに印加するようにする。Ｄ形フリツプフロツ１回路４
１はクロック端子ＯＫへのクロック信号入力時、この時
点に入力端子りに入力されている信号を一時記憶し、こ
れを出力端子Ｑから出力する。ところで、映像記憶部工
ＰＭは１ドレス指定し、描記アドレスの記憶内容が読み
出されるまでに多少の遅れ時間を要する。したがって、
読出クロックパルスＲＣＬｉクロック端子ＣＫに直接入
力しても当該続出クロックパルスＲＣＬＫ：よって読み
出されるべきアドレスの記憶内容１ｄｌ）形フリップフ
ロップ回路４１に（は記憶できない。そこで、遅延回路
４６によって続出クロックパルスＲＣＬｉこの分だけ遅
らせ、遅延後の出力の立上りをワンショットパルス発生
回路１４で検知し、クロック信号を作成する。Ｄ形フリ
ップフロップ回路４１の出力は、入力端子Ｊが電源■、
すなわち１１に、入力端子Ｋが接地、すなわちＩＯＩに
設定されたＪＫフリップフロップ回路４２のクロック端
子ＯＫに入力するようにする。
そして、この回路４２の出力はワンショットパルス発生
回路４５を介し、立下り検出回路４０の出力として出力
する。同時に、ワンショットパルス発生回路４５の出力
は否定回路６を介してＪＫフリップフロップ回路４２の
クリア端子ＣＬＨに入力し、これをクリアする。第１９
図は、第１８図の各部の動作状態ヲ示したタイムチャー
トであり、ＲＣＬは読出クロックパルスＲＣ，Ｌ％Ｎ
ＯＴ Ｓｕ否定回路ＮＯＴの出力、４４Ｓはワンショッ
トパルス発生回路４４の出力、４１ＳばＤ形フリップ７
０ツブ回路４１の出力、４２ＳはＪＫフリップフロップ
回路４２の出力を示す。４０Ｓはワンショットパルス発
生回路４５の出力であり、これはすなわち立下り検出回
路４０の出力、すなわち立下り信号となる。この図から
明らかなように、読出クロックパルスＲＣＬが一定周期
で出力され、これにつれて映像記憶部工ＰＩｖｌから順
次記憶内容が読み出され、この読み出された内容が１１
１から１０１に変化した時点で、立下り信号４０Ｓが出
力される。
回路４５を介し、立下り検出回路４０の出力として出力
する。同時に、ワンショットパルス発生回路４５の出力
は否定回路６を介してＪＫフリップフロップ回路４２の
クリア端子ＣＬＨに入力し、これをクリアする。第１９
図は、第１８図の各部の動作状態ヲ示したタイムチャー
トであり、ＲＣＬは読出クロックパルスＲＣ，Ｌ％Ｎ
ＯＴ Ｓｕ否定回路ＮＯＴの出力、４４Ｓはワンショッ
トパルス発生回路４４の出力、４１ＳばＤ形フリップ７
０ツブ回路４１の出力、４２ＳはＪＫフリップフロップ
回路４２の出力を示す。４０Ｓはワンショットパルス発
生回路４５の出力であり、これはすなわち立下り検出回
路４０の出力、すなわち立下り信号となる。この図から
明らかなように、読出クロックパルスＲＣＬが一定周期
で出力され、これにつれて映像記憶部工ＰＩｖｌから順
次記憶内容が読み出され、この読み出された内容が１１
１から１０１に変化した時点で、立下り信号４０Ｓが出
力される。
接合部検出回路５０ｆ、−ｔカウンタ５１．５２、デー
タセレクタ５３、コンパレータ５４、アントゲ−４５５
，５６，５７、およびフリップフロップ回路５８．５９
を主な構成とする。カウンタ５１゜５２はカウント入力
端子ＣＫへ入力されるパルス信号の数を計数し、その計
数値を出力データとして出力する。データセレクタ５３
はカウンタ５１．５２からのそれぞれのデータを入カレ
、セレクト端子ＳＬＴへの信号に応じ、その一方を選択
出力する。すなわち、この場合、セレクト端子ＳＬＴへ
１１１の信号が入力されていれば、入力端子Ａ側に入力
されているデーターすなわちカウンタ５１の計数値を選
択出力し、逆にセレクト端子ＳＬＴへ１０１の信号か入
力されていれば、入力端子Ｂ側に入力されているデータ
、すなわちカウンタ５２の計数値を選択出力する。コン
パレータ５４は、入力端子Ａ側に入力したデータ、すな
わちカウンタ５１の計数値と、入力端子Ｂ側に入力され
たデータ、すなわちカウンタ５２の計数値とを比較し、
これが同一であれば出力端子Ａ＝Ｂから、入力端子Ａ側
の値か大きければ出力端子Ａ＞Ｂから、また入力端子Ｂ
（ＩｌｌＯ値が大きければ出力端子Ａ（Ｅからそれぞ
れ＋１１の信号を出力する。コンパレータ５４の各出力
端子Ａ＝Ｂ 、 Ａ、＞Ｂ 、 Ａ＜Ｂの出力は対応す
るアントゲ−）５５，５６．５７に入力し、各アンドゲ
ート５５，５６，５７のそれぞれには、立下り検出回路
４０からの立下り信号４０８をそれぞれ入力する。した
がって、アンドゲート５５，５６．５７ｄ立下り信ｑａ
Ｄｓが入力された１時点において、コンパレータ５４か
らＭ １ｍの信号が入力されているもののみが１１１の
信号を出力する。フリップ７０ツ７１ａｌ路５８ノセツ
ト端子Ｓにはアンドゲート５６の出力を、またリセット
端子Ｒにはアンドゲート５７の出力全入カスるようにす
る。そして、フリップフロップ回路間の出力端子Ｑから
の出力はコンパレータ５６のセレクト端子ＳＬＴに入力
するようにする。このようにすれば、立下り検出信号４
０Ｓが出力された時点において−カウンタ５１の計数値
がカウンタ５２のそれよりも大きければフリップフロッ
プ回路５８ｆ）：セットされ、データセレクタ５６のセ
レクト端子ＳＬＴに″１１ｚ印加されることがら、デー
タセレクタ５３は入力端子Ａに入力されたカウンタ５１
の計数値を出力する。逆に、立上り検出信号４０Ｓが出
力された時点において、カウンタ５２の計数値がカウン
タ５１のそれよりも大きければフリップフロップ回路５
日がりルットされ、データセレクタ５３のセレクト端子
ＳＬＴに１０＠が印加されることから、データセレクタ
５３は入力端子Ｂに入力されたカウンタ５２の計数値を
出力する。なお−カウンタ５１．５２の計数イ直か同一
である４９、フリップフロップ回路５日の出力ＩＩｃｆ
化はｌぐ、データセレクタ５６は前回選択さｒした叫の
カウンタ５１．５２のいずノＬか一方の計数Ｍを出力す
る。
タセレクタ５３、コンパレータ５４、アントゲ−４５５
，５６，５７、およびフリップフロップ回路５８．５９
を主な構成とする。カウンタ５１゜５２はカウント入力
端子ＣＫへ入力されるパルス信号の数を計数し、その計
数値を出力データとして出力する。データセレクタ５３
はカウンタ５１．５２からのそれぞれのデータを入カレ
、セレクト端子ＳＬＴへの信号に応じ、その一方を選択
出力する。すなわち、この場合、セレクト端子ＳＬＴへ
１１１の信号が入力されていれば、入力端子Ａ側に入力
されているデーターすなわちカウンタ５１の計数値を選
択出力し、逆にセレクト端子ＳＬＴへ１０１の信号か入
力されていれば、入力端子Ｂ側に入力されているデータ
、すなわちカウンタ５２の計数値を選択出力する。コン
パレータ５４は、入力端子Ａ側に入力したデータ、すな
わちカウンタ５１の計数値と、入力端子Ｂ側に入力され
たデータ、すなわちカウンタ５２の計数値とを比較し、
これが同一であれば出力端子Ａ＝Ｂから、入力端子Ａ側
の値か大きければ出力端子Ａ＞Ｂから、また入力端子Ｂ
（ＩｌｌＯ値が大きければ出力端子Ａ（Ｅからそれぞ
れ＋１１の信号を出力する。コンパレータ５４の各出力
端子Ａ＝Ｂ 、 Ａ、＞Ｂ 、 Ａ＜Ｂの出力は対応す
るアントゲ−）５５，５６．５７に入力し、各アンドゲ
ート５５，５６，５７のそれぞれには、立下り検出回路
４０からの立下り信号４０８をそれぞれ入力する。した
がって、アンドゲート５５，５６．５７ｄ立下り信ｑａ
Ｄｓが入力された１時点において、コンパレータ５４か
らＭ １ｍの信号が入力されているもののみが１１１の
信号を出力する。フリップ７０ツ７１ａｌ路５８ノセツ
ト端子Ｓにはアンドゲート５６の出力を、またリセット
端子Ｒにはアンドゲート５７の出力全入カスるようにす
る。そして、フリップフロップ回路間の出力端子Ｑから
の出力はコンパレータ５６のセレクト端子ＳＬＴに入力
するようにする。このようにすれば、立下り検出信号４
０Ｓが出力された時点において−カウンタ５１の計数値
がカウンタ５２のそれよりも大きければフリップフロッ
プ回路５８ｆ）：セットされ、データセレクタ５６のセ
レクト端子ＳＬＴに″１１ｚ印加されることがら、デー
タセレクタ５３は入力端子Ａに入力されたカウンタ５１
の計数値を出力する。逆に、立上り検出信号４０Ｓが出
力された時点において、カウンタ５２の計数値がカウン
タ５１のそれよりも大きければフリップフロップ回路５
日がりルットされ、データセレクタ５３のセレクト端子
ＳＬＴに１０＠が印加されることから、データセレクタ
５３は入力端子Ｂに入力されたカウンタ５２の計数値を
出力する。なお−カウンタ５１．５２の計数イ直か同一
である４９、フリップフロップ回路５日の出力ＩＩｃｆ
化はｌぐ、データセレクタ５６は前回選択さｒした叫の
カウンタ５１．５２のいずノＬか一方の計数Ｍを出力す
る。
フリップフロップ回路２９１寸アンドゲート５５゜５６
の出力全オアゲート６Ｕを介しセツｌ子Ｓに入力し、ア
ンドゲート５７の出力を１セツト端子Ｒ（ｆｃ大入力る
。そして、出力端子Ｑの出力はワンショットパルス発生
回路６１に入力さね１、更にこの回路６１によって作成
されたパルス信号はオフゲート６２を介してカウンタ５
２のクリア端子ＣＬＲに印加するようにする。フリップ
フロップ回路５９の８定出力端子互の出力はワンショッ
トパルス発生回路６３に入力され、更にこの回路６６に
よって作成されたパルス信号はオフゲート６４を介して
カウンタ５１のクリア端子ＣＬＨに印加するようにする
。否定回路ＮＯＴの出力はアンド’７’−１−６５．６
６ｉ介して、それぞれカウンタ５１゜５２のカウント入
力端子ＣＫＶｃ入力するようにする。そして、フリップ
フロップ回路５９の出力端子Ｑからの出力は遅延回路６
７を介して７ンドゲート６６へ、出力端予見の出力は遅
延回路６８を介してアンドゲート６５へ入力するように
する。
の出力全オアゲート６Ｕを介しセツｌ子Ｓに入力し、ア
ンドゲート５７の出力を１セツト端子Ｒ（ｆｃ大入力る
。そして、出力端子Ｑの出力はワンショットパルス発生
回路６１に入力さね１、更にこの回路６１によって作成
されたパルス信号はオフゲート６２を介してカウンタ５
２のクリア端子ＣＬＲに印加するようにする。フリップ
フロップ回路５９の８定出力端子互の出力はワンショッ
トパルス発生回路６３に入力され、更にこの回路６６に
よって作成されたパルス信号はオフゲート６４を介して
カウンタ５１のクリア端子ＣＬＨに印加するようにする
。否定回路ＮＯＴの出力はアンド’７’−１−６５．６
６ｉ介して、それぞれカウンタ５１゜５２のカウント入
力端子ＣＫＶｃ入力するようにする。そして、フリップ
フロップ回路５９の出力端子Ｑからの出力は遅延回路６
７を介して７ンドゲート６６へ、出力端予見の出力は遅
延回路６８を介してアンドゲート６５へ入力するように
する。
このようにすれば、アントゲ−１−５５，５６のいずれ
か一方、あるいはその両方が信号を出力すれば、すなわ
ちカウンタ５１の計数値がカウンタ５２ある時点におい
ては、アントゲ−）６５．６６のうち、そのいずれか一
方！５；開いていて、これと対応したカウンタ５１，５
２の一方か否定回路［すＯＴからの信号を計数する。そ
して、立下り信号４０Ｓの発生時点においての比較結果
で、小さな計数値を有する側のカウンタ５１．５２の内
容がクリアされ、はぼ同時に当該カウンタ５１．５２と
対応する側のアンドゲート６５，６６が開力れ、次には
クリアされた側のカウンタ５１．５２が計数を開始する
。
か一方、あるいはその両方が信号を出力すれば、すなわ
ちカウンタ５１の計数値がカウンタ５２ある時点におい
ては、アントゲ−）６５．６６のうち、そのいずれか一
方！５；開いていて、これと対応したカウンタ５１，５
２の一方か否定回路［すＯＴからの信号を計数する。そ
して、立下り信号４０Ｓの発生時点においての比較結果
で、小さな計数値を有する側のカウンタ５１．５２の内
容がクリアされ、はぼ同時に当該カウンタ５１．５２と
対応する側のアンドゲート６５，６６が開力れ、次には
クリアされた側のカウンタ５１．５２が計数を開始する
。
接合部端検出回路ＡＸｖｉカウンタ７１．レジスタフ２
およびレジスタ制御回路７０とから成る。
およびレジスタ制御回路７０とから成る。
カウンタ７１ばそのカウント入力端子ＯＫへの入カパル
ス数ヲカウントし、その値全１／シスタフ２に入カスる
。レジスタ７２はそのロード端子りへのイＷ ＋ｉ−の
立下りでカウンタ７１からの入力を一時記憶し、その記
憶内容を出力する。レジスタ７２へのロード端子りへの
信号の立下りは、コンパレータ５４の比較結果が、出力
端子Ａ＞Ｂから出力端子Ａ＜Ｂへ、又は出力端子Ａ（Ｂ
から出力端子Ａ、＞Ｂへ移った時点で発生するようにす
る。但し、初期状態での出力端子Ａ＝Ｅから出力端子Ａ
＞８へ移った場合も同様とする。これらは、レジスタ制
御回路７０によって行なわれる。第２０図は当該レジス
タ制御回路７０の具体例を示したものであり、当該回路
７０はコンパレータ５４の出力端子Ａ＞Ｂに対応するア
ンドゲート５６の出力と、出力端子Ａ＜Ｂに対応するア
ンドゲート５７の出力とを入力することによって当該機
能を実現する。
ス数ヲカウントし、その値全１／シスタフ２に入カスる
。レジスタ７２はそのロード端子りへのイＷ ＋ｉ−の
立下りでカウンタ７１からの入力を一時記憶し、その記
憶内容を出力する。レジスタ７２へのロード端子りへの
信号の立下りは、コンパレータ５４の比較結果が、出力
端子Ａ＞Ｂから出力端子Ａ＜Ｂへ、又は出力端子Ａ（Ｂ
から出力端子Ａ、＞Ｂへ移った時点で発生するようにす
る。但し、初期状態での出力端子Ａ＝Ｅから出力端子Ａ
＞８へ移った場合も同様とする。これらは、レジスタ制
御回路７０によって行なわれる。第２０図は当該レジス
タ制御回路７０の具体例を示したものであり、当該回路
７０はコンパレータ５４の出力端子Ａ＞Ｂに対応するア
ンドゲート５６の出力と、出力端子Ａ＜Ｂに対応するア
ンドゲート５７の出力とを入力することによって当該機
能を実現する。
このため、ＳＲフリツブフロツ１回路７３，７４、Ｄ形
フリップフロップ回路７５，７６、アントゲ−）７７、
およびワンショットパルス発生回路７８とを備えている
。アンドゲート５６からの出力はフリップフロップ回路
７３のセラ）端子５＝ｉ−ｊびフリップフロップ回路７
４のりセット端子Ｒに入力するようにする。アンドゲー
ト５７からの出力はフリッププロップ回路７３のリセッ
ト端子Ｒ１２よびフリップフロップ回路７４リセツト端
子Ｓに入力するようにする。フリツブ７７９１回路７５
゜７６の入力端子りは′電源Ｖに接続、すなわち当該端
端子りには常に”１”の信号を入力するようにする。そ
して、フリップフロップ回路７５のクロック端子ＯＫに
はフリップフロップ回路７３の出力を入カシ、フリップ
フロップ回路７６のクロック端子ＣＫにはフリップフロ
ップ回路７４の出力を入力するようにする。フリップフ
ロップ回路７５゜７６の出力はオアゲート７７ケ介し、
更にこのオーｒ））’−）７７の出力はワンショットパ
ルス発生回路７８を介して、レジスタ制御信号ＲＣ８と
してＬｙシフ、タフ２のロード端子Ｌｔ／ｃ入力するよ
うにする。なお、ワンショットパルス発生回路７８の出
力は同時にフリップフロップ回路７５．７６のクリア端
子ＣＬＨに印加する。このようにスレハ、アントゲ−１
−５６，５７のいずれか一方が信号を出力すると、フリ
ップフロップ回路７３．７４のうち当該信号がセット端
子Ｓに入力されている側がセットされ、他の一方はリセ
ットされる。これにより、セットされた側のフリップフ
ロップ回路７５．７６の一方が１１１にセツチされ、こ
れに従ってオアゲート７７の出力でワンショットパルス
発生回路７５がレジスタ制御信％ＲＣ６−ｉｌ−作成す
る。更に、この１ｇ号ＲＣ３ｆよってフリップフロップ
回路７５，７６１ｄ共にクリアはれ、初期状態に戻る。
フリップフロップ回路７５，７６、アントゲ−）７７、
およびワンショットパルス発生回路７８とを備えている
。アンドゲート５６からの出力はフリップフロップ回路
７３のセラ）端子５＝ｉ−ｊびフリップフロップ回路７
４のりセット端子Ｒに入力するようにする。アンドゲー
ト５７からの出力はフリッププロップ回路７３のリセッ
ト端子Ｒ１２よびフリップフロップ回路７４リセツト端
子Ｓに入力するようにする。フリツブ７７９１回路７５
゜７６の入力端子りは′電源Ｖに接続、すなわち当該端
端子りには常に”１”の信号を入力するようにする。そ
して、フリップフロップ回路７５のクロック端子ＯＫに
はフリップフロップ回路７３の出力を入カシ、フリップ
フロップ回路７６のクロック端子ＣＫにはフリップフロ
ップ回路７４の出力を入力するようにする。フリップフ
ロップ回路７５゜７６の出力はオアゲート７７ケ介し、
更にこのオーｒ））’−）７７の出力はワンショットパ
ルス発生回路７８を介して、レジスタ制御信号ＲＣ８と
してＬｙシフ、タフ２のロード端子Ｌｔ／ｃ入力するよ
うにする。なお、ワンショットパルス発生回路７８の出
力は同時にフリップフロップ回路７５．７６のクリア端
子ＣＬＨに印加する。このようにスレハ、アントゲ−１
−５６，５７のいずれか一方が信号を出力すると、フリ
ップフロップ回路７３．７４のうち当該信号がセット端
子Ｓに入力されている側がセットされ、他の一方はリセ
ットされる。これにより、セットされた側のフリップフ
ロップ回路７５．７６の一方が１１１にセツチされ、こ
れに従ってオアゲート７７の出力でワンショットパルス
発生回路７５がレジスタ制御信％ＲＣ６−ｉｌ−作成す
る。更に、この１ｇ号ＲＣ３ｆよってフリップフロップ
回路７５，７６１ｄ共にクリアはれ、初期状態に戻る。
演算処理部ＣＰＵは読出回路Ｒを経由し、更に処理デー
タ作成回路ＬＣを経由して、映像記憶部工Ｐｉｖｊから
判定に必要な各積データを取り込み、接合部５の良否判
定を行なうものであり、マイクロ・コンピュータを使用
した場合について示しである。マイクロ・コンピュータ
はプログラム記憶装置に予め記憶さｆしたプログラムに
従って、処理、演Ｘ等を実行する。第２１図はそのプロ
グラムの概略をボしたフローチャートである。この図に
おいて、演ｘ処理部ＣＰＵはまずステップＡにおいて、
各部の初期設定を行なう。例えば、処理データ作成回路
り、Ｃから取り込むデータを一時格納するデータ記憶部
のクリア、あるいは演算等の途中結果を記゛はするデー
タ記憶部のクリア等である。
タ作成回路ＬＣを経由して、映像記憶部工Ｐｉｖｊから
判定に必要な各積データを取り込み、接合部５の良否判
定を行なうものであり、マイクロ・コンピュータを使用
した場合について示しである。マイクロ・コンピュータ
はプログラム記憶装置に予め記憶さｆしたプログラムに
従って、処理、演Ｘ等を実行する。第２１図はそのプロ
グラムの概略をボしたフローチャートである。この図に
おいて、演ｘ処理部ＣＰＵはまずステップＡにおいて、
各部の初期設定を行なう。例えば、処理データ作成回路
り、Ｃから取り込むデータを一時格納するデータ記憶部
のクリア、あるいは演算等の途中結果を記゛はするデー
タ記憶部のクリア等である。
次のステップＢにおいて、映像記憶部工ＰＭの各行にお
ける第１７図でボした接合部データ７Ｘ、接合部端デー
タＡｘを続出回路Ｒおよび処理データ作成回路ＬＣを経
由して読み取弘それをデータ記′Ｌは部の所定領域に格
納する。次のステップＣにおいて、接合部５の良否判定
に必要な各種のデータを、データ記′慮部に記憶した各
行の接合部データＩＸ、ｗ：合部端テータＡｘとから算
出する。
ける第１７図でボした接合部データ７Ｘ、接合部端デー
タＡｘを続出回路Ｒおよび処理データ作成回路ＬＣを経
由して読み取弘それをデータ記′Ｌは部の所定領域に格
納する。次のステップＣにおいて、接合部５の良否判定
に必要な各種のデータを、データ記′慮部に記憶した各
行の接合部データＩＸ、ｗ：合部端テータＡｘとから算
出する。
以後の説明に訃いて一各データは次のように定義する。
すなわち、第２２図に示すように、第１５図との対応に
おいて、接合部データｔＸは任意の行における接合部５
の長さ、すなわちビット数を示し、接合端データＡｘは
当該性における左端がら接合部５の右端までの長さ、す
なわちビット数をボす。ｐ、ｍ１ｎｘｖ′ｉ接合部デー
タＡｘのうち最小の数値Ｊ ｍ ｉｎ 鑞接合部データ
ｔｘのうち最小の数値を示す。なお、１ｒｎｉｎｉは結
果的にリード線４の径と一致する。ｌｃは行の左端から
リード線４の中−１ＪＣ４での長さ、すなわちヒツト数
をボず。
おいて、接合部データｔＸは任意の行における接合部５
の長さ、すなわちビット数を示し、接合端データＡｘは
当該性における左端がら接合部５の右端までの長さ、す
なわちビット数をボす。ｐ、ｍ１ｎｘｖ′ｉ接合部デー
タＡｘのうち最小の数値Ｊ ｍ ｉｎ 鑞接合部データ
ｔｘのうち最小の数値を示す。なお、１ｒｎｉｎｉは結
果的にリード線４の径と一致する。ｌｃは行の左端から
リード線４の中−１ＪＣ４での長さ、すなわちヒツト数
をボず。
ｔｍａｘは接合部５の長さの内、一番長い所の長さ、す
なわちビット数を示す。更に１ｒｎａｘにおいて、接合
部５のリード線４の中心より左側の長さ、ずなわちピッ
ｈ＊ｖｚａ、同様に右（ｌｌｌｉｌｂとする。このこと
より、前記したステツーｙ−ＯＫオイテは、Ａｍ１ｎｉ
、 １ｍ１ｎｉ、 １ｍａＸｉ算出する。そして、引き
続き、これらのデータケ基に、ステップＤにおいて、接
合部５の良否を判定する。
なわちビット数を示す。更に１ｒｎａｘにおいて、接合
部５のリード線４の中心より左側の長さ、ずなわちピッ
ｈ＊ｖｚａ、同様に右（ｌｌｌｉｌｂとする。このこと
より、前記したステツーｙ−ＯＫオイテは、Ａｍ１ｎｉ
、 １ｍ１ｎｉ、 １ｍａＸｉ算出する。そして、引き
続き、これらのデータケ基に、ステップＤにおいて、接
合部５の良否を判定する。
演算処理部ＣＰＵは以下に示す適当なタイミングで初期
クリア信号工ＣＬ、クロック発生指令信％ＣＬ工を出力
し、更に以下に示す適当なタイミ、／ケで一行分クロッ
ク発生回路３０のオーバフロ一端子ＯＦＬからの信号、
および処理データ作成回路ＬＣからの接合部データＺＸ
、接合部端デー等を実行する。なお、演算処理部ＣＰＵ
からの初期クリア信号ＩＣＬは、処理データ作成回路Ｌ
Ｃのオアゲート６２．６４およびカウンタ７１のクリア
端子ＣＬＨに入力する。
クリア信号工ＣＬ、クロック発生指令信％ＣＬ工を出力
し、更に以下に示す適当なタイミ、／ケで一行分クロッ
ク発生回路３０のオーバフロ一端子ＯＦＬからの信号、
および処理データ作成回路ＬＣからの接合部データＺＸ
、接合部端デー等を実行する。なお、演算処理部ＣＰＵ
からの初期クリア信号ＩＣＬは、処理データ作成回路Ｌ
Ｃのオアゲート６２．６４およびカウンタ７１のクリア
端子ＣＬＨに入力する。
第２３図、第２４図、第２５図は第２１図におけるステ
ツフーＢ、ステップＣ，ステップＤの詳細フローチャー
トであり、以ドこの図を参照して全体の動作を説明する
。第２５図において、ステップＢにおいては、まず、ス
テップ゛Ｂ１においてカウンタＣＮ Ｔ ｆ ｕにする
。このカウンタＣＮ Ｔはソフトウェア上作成したもの
であり、データ記憶部の予め定めたアドレスを対応させ
る。このカウンタＣＮ Ｔは映像記憶部上ＰＭの各行を
計数する行カウンタである。次にステップＢ２において
、処理データ作成回路ＬＣを初期設定する。すなわち、
これは初期クリア信号工ＣＬｉ、当該回路ＬＣのオアゲ
ート６２ 、６４−ｂよびカウンタ７１のクリア端子Ｃ
ＬＨに印加する。これにより、カウンタ５１．５２．７
１はクリアされることになる。
ツフーＢ、ステップＣ，ステップＤの詳細フローチャー
トであり、以ドこの図を参照して全体の動作を説明する
。第２５図において、ステップＢにおいては、まず、ス
テップ゛Ｂ１においてカウンタＣＮ Ｔ ｆ ｕにする
。このカウンタＣＮ Ｔはソフトウェア上作成したもの
であり、データ記憶部の予め定めたアドレスを対応させ
る。このカウンタＣＮ Ｔは映像記憶部上ＰＭの各行を
計数する行カウンタである。次にステップＢ２において
、処理データ作成回路ＬＣを初期設定する。すなわち、
これは初期クリア信号工ＣＬｉ、当該回路ＬＣのオアゲ
ート６２ 、６４−ｂよびカウンタ７１のクリア端子Ｃ
ＬＨに印加する。これにより、カウンタ５１．５２．７
１はクリアされることになる。
絖いてステップＢ３で、読出回路Ｒにクロック発生指令
信ＳＣＬ工を印加し、次のステップＢ４でカウンタＣＮ
Ｔに１を加える。ステップ”Ｂ６において、読出回路Ｒ
ｖｃクロック発生指８信９ＣＬ工を印加すると、当該回
路Ｒｖ′ｉ映像記憶部工ＰＭの１行目のｄα゛市内ｇを
順次読み出す。そして、ステップＢ５Ｖｃおいてカウン
タ３５のオーバフロ一端子ＯＦ’Ｌの出力読み取り、ス
テップ６において、オーバフロ一端子○ＦＬの出力が１
１′、すなわち読出回路Ｒが映像記憶部ＬＰＭの１行分
のクロックパルスを発生終了したか否かを判定する。こ
コＴ、オー／＜ ７０ １１ｆｉｊ子Ｏｋ’ Ｌがらオ
ーバフロー信号が出力されるまで、ステップＢ５．Ｂ６
≠１繰り返される。ステップＢ６でオバーフロー信号カ
確認されると、ステップＢ７で処理データ作成回路ＬＣ
からの接合部データ／Ｘ、接合部端データＡｘを読み取
り、それぞれをデータ記憶部に記憶する。次（Ｃステッ
７°Ｂ８において、カウンタＣＮＴがｎ、すなわち映像
記憶部ＩＰＭを最終行まで走査したか否かを判定し、こ
の条件が成立するまで以後ステップＢ６からステップＢ
８まで繰り返され、最終行まで走査し、カウンタＣＮＴ
の内容がｎになると、ステップＣに進む。
信ＳＣＬ工を印加し、次のステップＢ４でカウンタＣＮ
Ｔに１を加える。ステップ”Ｂ６において、読出回路Ｒ
ｖｃクロック発生指８信９ＣＬ工を印加すると、当該回
路Ｒｖ′ｉ映像記憶部工ＰＭの１行目のｄα゛市内ｇを
順次読み出す。そして、ステップＢ５Ｖｃおいてカウン
タ３５のオーバフロ一端子ＯＦ’Ｌの出力読み取り、ス
テップ６において、オーバフロ一端子○ＦＬの出力が１
１′、すなわち読出回路Ｒが映像記憶部ＬＰＭの１行分
のクロックパルスを発生終了したか否かを判定する。こ
コＴ、オー／＜ ７０ １１ｆｉｊ子Ｏｋ’ Ｌがらオ
ーバフロー信号が出力されるまで、ステップＢ５．Ｂ６
≠１繰り返される。ステップＢ６でオバーフロー信号カ
確認されると、ステップＢ７で処理データ作成回路ＬＣ
からの接合部データ／Ｘ、接合部端データＡｘを読み取
り、それぞれをデータ記憶部に記憶する。次（Ｃステッ
７°Ｂ８において、カウンタＣＮＴがｎ、すなわち映像
記憶部ＩＰＭを最終行まで走査したか否かを判定し、こ
の条件が成立するまで以後ステップＢ６からステップＢ
８まで繰り返され、最終行まで走査し、カウンタＣＮＴ
の内容がｎになると、ステップＣに進む。
ステップＢ３において、クロック発生指令信号ＣＬ工が
読出回路Ｒｖｃ入力されると、当該続出回路Ｒは映像記
憶部上ＰＩ−の１行分金左から順次読み出し、これを処
理データ作成回路しＣに入力する。当該回路ＬＣのフリ
ップフロップ回路ｓ９Ｈ電源の投入時、セットあるいは
リセットのいずれかの状態となる。いま、ここで、フリ
ップフロップ回路５９がセット状態にあり、映像記憶部
ＩＰＩφから第１７図に示す一連のデータが左から順次
、１行分クロック発生回路６ｏのクロックに従って読み
出されたとする。フリツブフロ１１回路５９カセット状
態にあるため、アンドゲート６５が開き、アンドゲート
６６は閉じる。したがって、カウンタ５１は否定回路Ｎ
ＯＴを通って入力される“１°の数を順次計数する。（
第１７図（ｂ）参照）同時に、カウンタ７１ば１行分ク
ロック発生回路３０からの読出しクロックパルスＲＣＬ
ｉ順次計数する。５ビツト目から６ビツト目で、データ
は１１１から１０１に立下る。そうすると、立下り検出
回路４０がこれを検出し、立下り信号４０Ｓを出力する
。どの時点で、カウンタ５１の計数値は１２」、カウン
タ５２の計数値は「０」、カウンタ７１の計数値は「５
ｊとなっている。したがって、アンドゲート５６が信号
を出力し、セレクタ５３はカウンタ５１の計数値「２」
を出力する。
読出回路Ｒｖｃ入力されると、当該続出回路Ｒは映像記
憶部上ＰＩ−の１行分金左から順次読み出し、これを処
理データ作成回路しＣに入力する。当該回路ＬＣのフリ
ップフロップ回路ｓ９Ｈ電源の投入時、セットあるいは
リセットのいずれかの状態となる。いま、ここで、フリ
ップフロップ回路５９がセット状態にあり、映像記憶部
ＩＰＩφから第１７図に示す一連のデータが左から順次
、１行分クロック発生回路６ｏのクロックに従って読み
出されたとする。フリツブフロ１１回路５９カセット状
態にあるため、アンドゲート６５が開き、アンドゲート
６６は閉じる。したがって、カウンタ５１は否定回路Ｎ
ＯＴを通って入力される“１°の数を順次計数する。（
第１７図（ｂ）参照）同時に、カウンタ７１ば１行分ク
ロック発生回路３０からの読出しクロックパルスＲＣＬ
ｉ順次計数する。５ビツト目から６ビツト目で、データ
は１１１から１０１に立下る。そうすると、立下り検出
回路４０がこれを検出し、立下り信号４０Ｓを出力する
。どの時点で、カウンタ５１の計数値は１２」、カウン
タ５２の計数値は「０」、カウンタ７１の計数値は「５
ｊとなっている。したがって、アンドゲート５６が信号
を出力し、セレクタ５３はカウンタ５１の計数値「２」
を出力する。
そして、フリップフロップ回路５９がセットされること
により、アンドゲート６５が閉じ、アンドゲート６６が
閉じる。また、レジスタ制御回路７６がレジスタ制御信
号ＲＣ８を出力し、レジスタ７２にはカウンタ７１の計
数値「５」がセットされる。
により、アンドゲート６５が閉じ、アンドゲート６６が
閉じる。また、レジスタ制御回路７６がレジスタ制御信
号ＲＣ８を出力し、レジスタ７２にはカウンタ７１の計
数値「５」がセットされる。
更に、映像記憶部工ＰＭからは連続して信号が出力され
ているため、以後の１１１はカウンタ５２が計数する。
ているため、以後の１１１はカウンタ５２が計数する。
そして、Ｐビット目でデータが１１１から１０１に立下
がると、立下り検出回路４０がこれを検出し、立下り信
号４０８を出力する。この時点で、カウンタ５１の計数
値は「２」、カウンタ５２の計数値はｒｌｘＪ、カウン
タ７１の計数値はｒＡｘＪとなる。そして、立下り信号
４０Ｓの発生により、カウンタ５２の計数値「ｌｘＪが
カウンタ５１の計数値「２」よりも大であることがら、
フリツプフロツプ回路５８がリセットされ、セレクタ５
５はカウンタ５２の計数値ｒｌＸＪヲ出力し、更にクリ
ア７”フロップ回ｍ５９７；リセットされることからア
ンドゲート６６が閉じ、７ンドゲート６５が開き、カウ
ンタ５１はクリアされる。また、レジスタ制御信％ｆ（
Ｏ８が発生し、レジスタ７２にはカウンタ７１の計数値
１− Ａ Ｘ Ｊがセットされる。更に引き続き、今度
はカウンタ５１が否定回路Ｎ ＯＴからの１１′の数を
計数する。その後１ｇビット目で再びデータが１１１か
らｓＯ゛に立下ると、立下り検出回路４ ［，１ｄ’、
これを検出し一立下り信号４０８を出力する。この時点
で、カウンタ５１の計数値は「３」−力ウンタ５２の計
数値はｒｌＸＪ、カウンタ７１の計数値（ｄｒＦＥＪと
なる。そして、立下り＄”ＷＡＯＢの発生により、カウ
ンタ５２の計数直「ｔｘＪがカウンタ５１の計数値１６
」よりも大であることからフリップフロップ回路５８は
再ヒリセットされ、セレクタ５６はカウンタ５２の計数
値ＩＦＸｊｉ引き続き出力する。更に、フリップフロッ
プ回路５９も再びリセットされることから、アンドゲー
ト６６≠；閉じ、アンドゲート６５ｙｂ：開き、カウン
タ５１はクリアされる。しかし、この状態において、レ
ジスタ１ｔｉｌＪ＃回路７３からはレジスタ制御信号Ｒ
ＣＳは発生されず、レジスタ７２は「ＡｘＪを保持し続
ける。以後、ｎビット目まで、読出回路Ｈの作用によっ
て１行分のデータが読み出されるが、セレクタ５３から
出力される［ｚｘＪ、レジスタ７２から出力されるｌ’
−ＡｘＪに変化はない。
がると、立下り検出回路４０がこれを検出し、立下り信
号４０８を出力する。この時点で、カウンタ５１の計数
値は「２」、カウンタ５２の計数値はｒｌｘＪ、カウン
タ７１の計数値はｒＡｘＪとなる。そして、立下り信号
４０Ｓの発生により、カウンタ５２の計数値「ｌｘＪが
カウンタ５１の計数値「２」よりも大であることがら、
フリツプフロツプ回路５８がリセットされ、セレクタ５
５はカウンタ５２の計数値ｒｌＸＪヲ出力し、更にクリ
ア７”フロップ回ｍ５９７；リセットされることからア
ンドゲート６６が閉じ、７ンドゲート６５が開き、カウ
ンタ５１はクリアされる。また、レジスタ制御信％ｆ（
Ｏ８が発生し、レジスタ７２にはカウンタ７１の計数値
１− Ａ Ｘ Ｊがセットされる。更に引き続き、今度
はカウンタ５１が否定回路Ｎ ＯＴからの１１′の数を
計数する。その後１ｇビット目で再びデータが１１１か
らｓＯ゛に立下ると、立下り検出回路４ ［，１ｄ’、
これを検出し一立下り信号４０８を出力する。この時点
で、カウンタ５１の計数値は「３」−力ウンタ５２の計
数値はｒｌＸＪ、カウンタ７１の計数値（ｄｒＦＥＪと
なる。そして、立下り＄”ＷＡＯＢの発生により、カウ
ンタ５２の計数直「ｔｘＪがカウンタ５１の計数値１６
」よりも大であることからフリップフロップ回路５８は
再ヒリセットされ、セレクタ５６はカウンタ５２の計数
値ＩＦＸｊｉ引き続き出力する。更に、フリップフロッ
プ回路５９も再びリセットされることから、アンドゲー
ト６６≠；閉じ、アンドゲート６５ｙｂ：開き、カウン
タ５１はクリアされる。しかし、この状態において、レ
ジスタ１ｔｉｌＪ＃回路７３からはレジスタ制御信号Ｒ
ＣＳは発生されず、レジスタ７２は「ＡｘＪを保持し続
ける。以後、ｎビット目まで、読出回路Ｈの作用によっ
て１行分のデータが読み出されるが、セレクタ５３から
出力される［ｚｘＪ、レジスタ７２から出力されるｌ’
−ＡｘＪに変化はない。
したがって、ステップＢ７によって、演算処理部ＣＰＵ
は正確に接合部データ／Ｘ、接合部端データＡｘを読み
取ることができる。
は正確に接合部データ／Ｘ、接合部端データＡｘを読み
取ることができる。
この説明から明らかなように、処理データ作成回路ＬＣ
は第１１図のように構成しであることにより、ＴＶ右カ
メラ０により撮映した映像に接合部５以外の半導体集積
回路素子２のパターン、あるいは傷等が無く映し出され
た場合にも、これを誤計数することなく、接合部５のみ
を有効に計数する。これは、接合部５の１陥が他のパタ
ーン、傷等のそれに比べ大きいものであるという思想に
基づく。
は第１１図のように構成しであることにより、ＴＶ右カ
メラ０により撮映した映像に接合部５以外の半導体集積
回路素子２のパターン、あるいは傷等が無く映し出され
た場合にも、これを誤計数することなく、接合部５のみ
を有効に計数する。これは、接合部５の１陥が他のパタ
ーン、傷等のそれに比べ大きいものであるという思想に
基づく。
以ト、ステップＢ６からステップＢ８までの繰り返しに
より、映像記憶部工ＰＭのｎ行目までの各行についての
接合部データｔＸ、接合部端データＡｘが演算処理部Ｃ
ＰＵ内のデータ記憶部に記憶される。
より、映像記憶部工ＰＭのｎ行目までの各行についての
接合部データｔＸ、接合部端データＡｘが演算処理部Ｃ
ＰＵ内のデータ記憶部に記憶される。
以上の処理が終了すると、データ記憶部内の記憶内容に
基づき、演算処理部ＣＰＵは接合部５の良否判定に必要
な種々のデータの算出処理を行なう。すなわち、第２４
図に示すように、ステップＣ１において、７ｍ１ｎ工と
Ａｍ１ｎｉの検索を行なう。これは、データ記憶部から
、各行のｔＸを順次読り出して、これら相互を順次比較
し、それらのうち最も小さい値を１ｍ１ｎｉの行のＡ
Ｘ ５ ｍ ｉｎｉとしてこの値をデータ記憶部の所定
のアドレスに格納する。続く、ステップＣ２においては
データ記憶部から各行の）Ｘを順次読み出して、これら
相互を順次比較し−それらのうち最も大きい値４ｚｍａ
ｘとし、ｔｍａｙｔ行のＡＸ’ｉＡｍａＸとしてこの値
をデータ記憶部の所定のアドレスに格納ｆる。ステップ
Ｃ３においてはリード線４の中心Ｃまでの長さｔｃを算
出する。これは第２２図からも明らかなように、Ａｍ１
ｎｉから１／２１ｍ１ｎｉｔ減算することによって行な
う。ステップＣ４に訃いては、１ｍａなリード線４の中
むＣより左右に分けた左側の長さｌａ、右側の長さｌｂ
全計算する。ｌｂａ、ＡｍａＸよりｔＣだけ減算するこ
とζによって行ない、Ｚａはｔｍａ、ｘよりｌＬ）だけ
減算することによって行なう。
基づき、演算処理部ＣＰＵは接合部５の良否判定に必要
な種々のデータの算出処理を行なう。すなわち、第２４
図に示すように、ステップＣ１において、７ｍ１ｎ工と
Ａｍ１ｎｉの検索を行なう。これは、データ記憶部から
、各行のｔＸを順次読り出して、これら相互を順次比較
し、それらのうち最も小さい値を１ｍ１ｎｉの行のＡ
Ｘ ５ ｍ ｉｎｉとしてこの値をデータ記憶部の所定
のアドレスに格納する。続く、ステップＣ２においては
データ記憶部から各行の）Ｘを順次読み出して、これら
相互を順次比較し−それらのうち最も大きい値４ｚｍａ
ｘとし、ｔｍａｙｔ行のＡＸ’ｉＡｍａＸとしてこの値
をデータ記憶部の所定のアドレスに格納ｆる。ステップ
Ｃ３においてはリード線４の中心Ｃまでの長さｔｃを算
出する。これは第２２図からも明らかなように、Ａｍ１
ｎｉから１／２１ｍ１ｎｉｔ減算することによって行な
う。ステップＣ４に訃いては、１ｍａなリード線４の中
むＣより左右に分けた左側の長さｌａ、右側の長さｌｂ
全計算する。ｌｂａ、ＡｍａＸよりｔＣだけ減算するこ
とζによって行ない、Ｚａはｔｍａ、ｘよりｌＬ）だけ
減算することによって行なう。
ステップＤにおいては、以上にて算出した各種のデータ
に基づき、判定処理を実行する。すなわち、第２７図に
おいて、ステップＤ１でワイヤ変形率Ｗａを算出する。
に基づき、判定処理を実行する。すなわち、第２７図に
おいて、ステップＤ１でワイヤ変形率Ｗａを算出する。
これは（り式に基づいて行なう。そして、結果はデータ
記憶部のＷａとして予め設定したアドレスに格納してお
く。次には歪率Ｗｃを算出する。この算出に当っては、
（４）式から明らかなようにその絶対値を取ることから
、まずステップ゛Ｄ２でＺａとｔ’ｏの大きさの比較を
行ない、その大小に対し、ステップＤ３がステップＤ６
′のいずれか一方のステップで歪率ＷＣ全算出し。
記憶部のＷａとして予め設定したアドレスに格納してお
く。次には歪率Ｗｃを算出する。この算出に当っては、
（４）式から明らかなようにその絶対値を取ることから
、まずステップ゛Ｄ２でＺａとｔ’ｏの大きさの比較を
行ない、その大小に対し、ステップＤ３がステップＤ６
′のいずれか一方のステップで歪率ＷＣ全算出し。
この値をデータ記憶部に格納する。以下は実際の判定を
行なうステップであり、ステップＤ４においてはデータ
記憶部に格納したワイヤ変形率ｖＶａを取り出し、当該
ワイヤ変形率Ｗａと許容最小ワイヤ変形率Ｗ１．および
許容最大ワイヤ変形率Ｗ２と全それぞれ比較し、当該ワ
イヤ髪形率Ｗａがこの範囲にあればステップＤ５に進み
、この範囲外であれば、ステップＤ６’に進み不良品で
あると判定する。許容最小、許容最大ワイヤ変形率Ｗ１
゜Ｒ２は例えば第５図について見れば、５６〔％〕６５
〔％〕等がこれに当る。ステップＤ５においては、歪率
Ｗｃの判定を行なう。すなわち、データ記憶部に格納し
た歪率Ｗｃを取り出し、これと許容大歪率Ｗ６とを比較
し、歪率がこの範囲内にあればステップＤ乙において良
品、またこの範囲外であればステップＤ６’において不
良品と判定する。許容最大歪率Ｗ５どは、例えば第７図
において、２０〔％〕等がこれに当る。ステップＤ６゜
Ｄ６′において、演算処理装置ＣＰＵはその判定結果に
対応する信号を外部出力し−例えばステップＤ６’の処
理においてはその信号で警報等を発するか、あるいは当
該製品を不良としてラインから外すか等の１ｆｌＪ御上
の処理が成される等、有効に利用される。
行なうステップであり、ステップＤ４においてはデータ
記憶部に格納したワイヤ変形率ｖＶａを取り出し、当該
ワイヤ変形率Ｗａと許容最小ワイヤ変形率Ｗ１．および
許容最大ワイヤ変形率Ｗ２と全それぞれ比較し、当該ワ
イヤ髪形率Ｗａがこの範囲にあればステップＤ５に進み
、この範囲外であれば、ステップＤ６’に進み不良品で
あると判定する。許容最小、許容最大ワイヤ変形率Ｗ１
゜Ｒ２は例えば第５図について見れば、５６〔％〕６５
〔％〕等がこれに当る。ステップＤ５においては、歪率
Ｗｃの判定を行なう。すなわち、データ記憶部に格納し
た歪率Ｗｃを取り出し、これと許容大歪率Ｗ６とを比較
し、歪率がこの範囲内にあればステップＤ乙において良
品、またこの範囲外であればステップＤ６’において不
良品と判定する。許容最大歪率Ｗ５どは、例えば第７図
において、２０〔％〕等がこれに当る。ステップＤ６゜
Ｄ６′において、演算処理装置ＣＰＵはその判定結果に
対応する信号を外部出力し−例えばステップＤ６’の処
理においてはその信号で警報等を発するか、あるいは当
該製品を不良としてラインから外すか等の１ｆｌＪ御上
の処理が成される等、有効に利用される。
また、ステップＤ乙による信号で、当該製品が次段に送
られ、更に次の製品の接合部の検査が実行される。以上
のようにして一連の検査が終了する。
られ、更に次の製品の接合部の検査が実行される。以上
のようにして一連の検査が終了する。
以上、実施例においては、検査速度を向上するため、演
算処理部ＣＰＵの周辺に読出回路Ｒ１映像記憶部ＩＰ＋
東処理データ作成回路ＬＣを配置した場合について説明
したが、これは検査装置としての仕様が許されるもので
あれば、省略することができる。すなわち、′ｒ■カメ
ラ２０からの信号を２値化回路ＢＣにより２値化し、こ
れを演算処理部ＣＰＵが直接取り込み、これにより各処
理を実行するようにしてもよい。更に、これに映像記憶
部工ＰＭを追加し、映像記憶部工ＰＭと演算処理装置Ｃ
ＰＵとの対応で各処理を実行するようにしてもよい。
算処理部ＣＰＵの周辺に読出回路Ｒ１映像記憶部ＩＰ＋
東処理データ作成回路ＬＣを配置した場合について説明
したが、これは検査装置としての仕様が許されるもので
あれば、省略することができる。すなわち、′ｒ■カメ
ラ２０からの信号を２値化回路ＢＣにより２値化し、こ
れを演算処理部ＣＰＵが直接取り込み、これにより各処
理を実行するようにしてもよい。更に、これに映像記憶
部工ＰＭを追加し、映像記憶部工ＰＭと演算処理装置Ｃ
ＰＵとの対応で各処理を実行するようにしてもよい。
また、ＴＶ右カメラ０の設置位置について特に説明を行
な金なかったが、これば接合部５カ（撮像できる位置で
あればよく、例えばホンディング装置のアーム等への取
り付けが考えられる。また、以上の実施例においては、
接合部５が撮像面の端と平行、すなわち、リード線４の
中心線が撮像の端と平行になるよう接合部５の位置に対
しＴＶ右カメラ０を配置する場合について説明したが、
本発明はこれに限定されるものではない。すなわち、接
合部５が撮像面の端に対し傾いても、これの検出は可能
であり、従ってその補正も可能である。
な金なかったが、これば接合部５カ（撮像できる位置で
あればよく、例えばホンディング装置のアーム等への取
り付けが考えられる。また、以上の実施例においては、
接合部５が撮像面の端と平行、すなわち、リード線４の
中心線が撮像の端と平行になるよう接合部５の位置に対
しＴＶ右カメラ０を配置する場合について説明したが、
本発明はこれに限定されるものではない。すなわち、接
合部５が撮像面の端に対し傾いても、これの検出は可能
であり、従ってその補正も可能である。
また、以上の実施例においては、超音波法を採用したワ
イヤ・ボンディング装置により接合された接合部をその
検査の対象とした場合について説明したが、本発明はこ
れに限らず、ボール法、ステック法等によって代表ねれ
る熱圧着法等を採用し念ワイヤ１ボンディング装置によ
って形成される接合部の検査にもその応用は可能である
。更に、本発明は上記の超皆波接合、あるいは熱圧着法
に代表される拡散接合等の圧接により形成される接合部
に限るものでない。すなわち、融接、圧接。
イヤ・ボンディング装置により接合された接合部をその
検査の対象とした場合について説明したが、本発明はこ
れに限らず、ボール法、ステック法等によって代表ねれ
る熱圧着法等を採用し念ワイヤ１ボンディング装置によ
って形成される接合部の検査にもその応用は可能である
。更に、本発明は上記の超皆波接合、あるいは熱圧着法
に代表される拡散接合等の圧接により形成される接合部
に限るものでない。すなわち、融接、圧接。
ろう付等の溶接、あるいは他の接合手段によって形成さ
れる接合部の検査に広く利用可能なものである。また、
実施例においては、リード線４と半導体集積回路素子あ
るいはボス）３との接合部につ＠説明したや；、本発明
に訃いて、部材はこれらのものに限定されるものではな
く、更６てはそれらの部材の数にも限定はない。
れる接合部の検査に広く利用可能なものである。また、
実施例においては、リード線４と半導体集積回路素子あ
るいはボス）３との接合部につ＠説明したや；、本発明
に訃いて、部材はこれらのものに限定されるものではな
く、更６てはそれらの部材の数にも限定はない。
以上の説明から明らかなように１本発明は撮像面に接合
部を映像し、この映像から実質的に接合部の変形幅を抽
出し、当該抽出変形幅によって接合部の良否を判定する
ようにしているため、当該接合部に何ら外力を作用させ
ることなく、非接触で、しかも自動的に当該接合部の検
査が可能な接合部の検査方法および装置を得ることがで
きる。
部を映像し、この映像から実質的に接合部の変形幅を抽
出し、当該抽出変形幅によって接合部の良否を判定する
ようにしているため、当該接合部に何ら外力を作用させ
ることなく、非接触で、しかも自動的に当該接合部の検
査が可能な接合部の検査方法および装置を得ることがで
きる。
第１図は従来の検査方法を説明するための説明図、第２
図は接合部の一例を示す平面図、第３図は同側面図、第
４図は従来の検査方法を説明するだめの説明図、第５図
、第６図、第７図、第８図は本発明を説明するための図
、第９図は本発明装置の一実施例を示すブロック図、第
１０図はテレビジョン・カメラの原理を示す説明図、第
１１図はボンディング装置のグループ形状を示す図、第
１２図は接合部の断面図、第１３図は撮像の一例を示す
図、第１４図ば２値化回路の一例を示す回路図、第１５
図は２値化された撮像の一例を示す図、第１６図は一行
分クロック発生回路の一例を示すブロック図、第１７図
は映像記憶手段からの出力の一例を示す図、第１８図は
立下り検出回路の一例を示すブロック図、第１９図は第
１８図の各部の動作波形を力くすタイムチャート、第２
０図はレジスタ制御回路の一例を示すブロック図、第２
１図は演算処理部の制御手順の一例を示すフローチャー
ト、第２２図は演算処理部の動作を説明するための説明
図、第２５図、第２４図、第２５図は第２１図における
処理を詳細に示すフローチャートである。 ５：接合部、工Ｐ：撮像手段−２０：テレビジヨンΦカ
メラ、ＰＣ：処理手段、ＢＣ：２値化手段、ＩＰＭ：映
像記憶手段、Ｒ：読出手段、Ｌ、Ｃ：処理データ作成回
路、ＬＸ：接合部検出手段、ＡＸ：接合部端検出回路、
４０：立下り検出回路、ＣＰＵ ：演算処理部〇 せ１回 第４図 づｔ ノθ Ｂす ｆ １ノ 図 葎１３図 材７４図 、、、′ｒ 冴２１ 図 空 訝２？ン 第２３図 又テップＣ ｆ２４図 又ゴツアＤ 芽２５図
図は接合部の一例を示す平面図、第３図は同側面図、第
４図は従来の検査方法を説明するだめの説明図、第５図
、第６図、第７図、第８図は本発明を説明するための図
、第９図は本発明装置の一実施例を示すブロック図、第
１０図はテレビジョン・カメラの原理を示す説明図、第
１１図はボンディング装置のグループ形状を示す図、第
１２図は接合部の断面図、第１３図は撮像の一例を示す
図、第１４図ば２値化回路の一例を示す回路図、第１５
図は２値化された撮像の一例を示す図、第１６図は一行
分クロック発生回路の一例を示すブロック図、第１７図
は映像記憶手段からの出力の一例を示す図、第１８図は
立下り検出回路の一例を示すブロック図、第１９図は第
１８図の各部の動作波形を力くすタイムチャート、第２
０図はレジスタ制御回路の一例を示すブロック図、第２
１図は演算処理部の制御手順の一例を示すフローチャー
ト、第２２図は演算処理部の動作を説明するための説明
図、第２５図、第２４図、第２５図は第２１図における
処理を詳細に示すフローチャートである。 ５：接合部、工Ｐ：撮像手段−２０：テレビジヨンΦカ
メラ、ＰＣ：処理手段、ＢＣ：２値化手段、ＩＰＭ：映
像記憶手段、Ｒ：読出手段、Ｌ、Ｃ：処理データ作成回
路、ＬＸ：接合部検出手段、ＡＸ：接合部端検出回路、
４０：立下り検出回路、ＣＰＵ ：演算処理部〇 せ１回 第４図 づｔ ノθ Ｂす ｆ １ノ 図 葎１３図 材７４図 、、、′ｒ 冴２１ 図 空 訝２？ン 第２３図 又テップＣ ｆ２４図 又ゴツアＤ 芽２５図
Claims (1)
- 【特許請求の範囲】 １、 撮像面に接合部を映像し、この映像から実質的に
接合部の変形＋ｐＭを抽出し、当該抽出変形１陥によっ
て接合部の良否を判定する接合部の検査方法。 ２、接合部は、部材を接合手段によって接合した部分に
形成されたものであることを特徴とする特許請求の範囲
第１項記載の接合部の償金方法。 ５ 接合部は、部材を溶接によって接合した部分に形成
されたものであることを特徴とする特許請求の範囲第１
項記載の接合部の検査方法。 ４、接合部は、リード線を相手部材にワイヤ・ボンディ
ング装置によって接合した部分に形成されたものである
ことを特徴とする特許請求の範囲第１項記載の接合部の
検査方法。 ５、判定は接合部の変形幅と基準変形幅の比較結果に基
づいて成すことを特徴とする特許請求の範囲第１項記載
の接合部の検査方法。 ６、基準変形幅は許容最大変形幅と許容最小変形幅とか
ら成り、接合部の変形ｌｌ１１Ｍか前記各許容面積によ
って規定される範囲内にあるか否かによって良否判定を
行なうことを特徴とする特許請求の範囲第５項記載の接
合部の検査方法。 ｌ 判定は１つの基準変形幅に対する接合部菱形幅の許
容父化率によって行なうことを特徴とする特許請求の範
囲第１項記載の接合部の検査方法。 ８ 基準変形幅はａ接合部材の接合前の幅としたことを
特徴とする特許請求の範囲第７項記載の接合部の検査方
法。 ２ 基準変形幅は接合部の一部としたことを特徴とする
特許請求の範囲第７項記載の接合部の検査方法。 １０ 基準変形幅は接合部の中、しから２分したその一
側方としたことを特徴とする特許請求の範囲第７項記載
の接合部の検査方法。 １１、接合部の変形幅は、接合部の複数箇所の変形幅の
平均とすることを特徴とする特許請求の範門弟１項記載
の接合部の検査方法。 １２映象を画素ごとに２＠化し、接合部の面積は画素の
数と対応させたことを特徴とする特許請求の範囲第１項
記載の接合部の検出方法。 １５接合部を撮像し１最酸而に結隊した映像を電気１百
号として出力する撮像手段と、当該撮藏手段からの映像
信号を入力し、当該映像信号から前記接合部の変形幅全
抽出し−この髪形１隔に基ついて前記接合部の良否判定
を行なり処理手段とを具備して成る接合部の検査装置。 １４接合部は、部材？接合手段によって接合した部分Ｉ
Ｌ形成さｔ′１．たものであることを特徴とする特許請
求の範囲第１６項記載の接合部の検査装置。 １５、接合部は、部材を溶接によって接合した部分りこ
形成されたものであることを特徴とする特許請求の範囲
第１３項記載の接合部の検査装置。 １６接合部は、リード線全相手部材にワイヤ・ボンディ
ング装置によって接合した部分に形成されたものである
ことを特徴とする特許請求の範囲第１６項記載の接合部
の検査装置。 １Ｚ撮像手段は固体撮像素子を備えたものであることを
特徴とする特許請求の範囲第１３項記載の接合部の検査
装置。 １８ 処理手段（ｒｉ撮像手段からの映像信号を画素ご
とに２値化して出力する２値化手段全具備して成る特許
請求の範囲第１６項記載の接合部の検査装置。 １９、処理手段ｆよ、２値化手段の出力を画素ごとに一
時記憶し、結果的に撮像手段の撮像面に結像し之映像γ
２値化して記憶する映像記憶手段を備えて成る特許請求
の範囲第１８項記載の接合部の検査装置。 ２０、処理手段は一映像記憶手段の記憶内容に基づいて
接合部の変形幅を抽出し、この変形幅に基づいて前記接
合部の良否判定を行なう処理部を備えて成る特許請求の
範囲第１９項記載の接合部の検査装置。 ２１、処理部は、映像記憶手段の記憶内容から判定に必
要なデータ全作成するｓｍデータ作成手段と、当該処理
データ作成手段からの出力データに基づいて良否判定を
行なう演算処理手段とを備えて成る特許請求の範囲第２
０項記載の接自部の検査装置。 ２２ 処理部は、演算処理手段からの指令信号によって
、映像記憶手段の記１．は内容を順次読み出す読出手段
を備えて成る特許請求の範囲＄２１項記載の接合部の検
査装置。 ２５映像記憶手段に記ｔばされた映像を複数の画素で構
成した複数の行に区分けし、処理データ作成手段は当該
イテ単位に処理に必要なデータ全作成することを特徴と
する特許請求の範囲第２１項記載の接合部の検査装置。 ２４、映像記憶手段に記憶された映像を複数の画素で構
成した複数の行に区分けし、続出手段は当該行単位に記
憶内容を読み出すことを特徴とする特許請求の範囲第２
２項記載の接合部の検査装置。 ２５処理デ一タ作成手段は行単位に接合部データを出力
することを特徴とする特許請求の範囲第２３項記載の接
合部の検査装置。 ２６ 処理データ作成手段は荷車もＬに接合部データと
、接合部端データを出力することを特徴とする特許請求
の範囲２３項記載の接合部の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176123A JPS5966134A (ja) | 1982-10-08 | 1982-10-08 | 接合部の検査方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176123A JPS5966134A (ja) | 1982-10-08 | 1982-10-08 | 接合部の検査方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966134A true JPS5966134A (ja) | 1984-04-14 |
Family
ID=16008074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176123A Pending JPS5966134A (ja) | 1982-10-08 | 1982-10-08 | 接合部の検査方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966134A (ja) |
-
1982
- 1982-10-08 JP JP57176123A patent/JPS5966134A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522280B2 (ja) | ボールボンド検査システム用の方法および装置 | |
| EP0041870B1 (en) | Pattern position recognition apparatus | |
| US4811410A (en) | Linescan inspection system for circuit boards | |
| US20050030394A1 (en) | Pixel defect correction in a CMOS active pixel image sensor | |
| JP4230880B2 (ja) | 欠陥検査方法 | |
| JPS5966134A (ja) | 接合部の検査方法および装置 | |
| US4581706A (en) | Method and apparatus for testing a joint | |
| JPS6115343A (ja) | 集積回路の光学的検査解析方法 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPH0145744B2 (ja) | ||
| JPH0249016B2 (ja) | ||
| JP2935803B2 (ja) | 欠陥検査装置 | |
| JP2843389B2 (ja) | ボンディングボール検査装置 | |
| JPS6215909B2 (ja) | ||
| JP2000199709A (ja) | パタ―ン検査方法およびパタ―ン検査装置 | |
| JP3278568B2 (ja) | ボンディング・ワイヤの認識方法 | |
| JPS5966133A (ja) | 接合部の検査装置 | |
| Ngan et al. | Geometric modelling of IC die bonds for inspection | |
| JP3385916B2 (ja) | ワイヤボンディングにおけるワイヤの検出方法 | |
| JPH0748513B2 (ja) | 接合部の検査方法 | |
| JPH0332723B2 (ja) | ||
| JP2949089B2 (ja) | 画像処理装置 | |
| KR100231274B1 (ko) | 패턴 인식 장치 및 이를 이용한 그라운드 본딩 위치 인식 방법 | |
| JPS59144140A (ja) | ワイヤボンデイング部の検査方法 | |
| JPH01251731A (ja) | ボンディングワイヤ検査装置 |