JPS5965988A - 実記憶制御方式 - Google Patents

実記憶制御方式

Info

Publication number
JPS5965988A
JPS5965988A JP57176150A JP17615082A JPS5965988A JP S5965988 A JPS5965988 A JP S5965988A JP 57176150 A JP57176150 A JP 57176150A JP 17615082 A JP17615082 A JP 17615082A JP S5965988 A JPS5965988 A JP S5965988A
Authority
JP
Japan
Prior art keywords
idle area
value
memory
optimum
job
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57176150A
Other languages
English (en)
Inventor
Toshiaki Arai
利明 新井
Yasufumi Yoshizawa
吉澤 康文
Toshiharu Shinozaki
篠崎 俊春
Akira Harada
晃 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57176150A priority Critical patent/JPS5965988A/ja
Publication of JPS5965988A publication Critical patent/JPS5965988A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/06Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using structures with a number of apertures or magnetic loops, e.g. transfluxors laddic

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、仮想記憶を有する計算機システムにおいて、
実記憶中の空領域酸の目秤値を設定し、その目標値と実
際の空領域量との差に依存したアルゴリズムに従って、
空領域を確保する実記憶制御方式に関するものである。
〔従来技術〕
第1図は仮想記憶方式の計算機システムの構成を示すも
ので、CPUIIはカードリーダ12から入力されたジ
ョブを実行し、ラインプリンタ13へ出力する。同時に
、CPUIIは、i’ss端末14からの処理要求に対
しても処理を行ない、TSS端末14に応答を返す。
ページングボリューム15H1!1記憶中の主記憶16
からあふれた部分を保持している。
このような仮想記憶方式は実記憶より大きい論理的な記
憶域(仮想記憶)をユーザに捉供している。第2図にそ
の概要を示す。仮想ML憶1けユーザから見える論理的
な記憶域である。ユーザが仮想記憶1内のある番地aを
参照しようとした場合には、この番地はアドレス変ナテ
ーブル2によって実記憶3上の番地a′に変換される。
そして、実記憶3上の番地a′で指定されたデータがあ
たかも仮嶽記憶1上の番地aのデータであるかのように
参照される。通常、仮想記憶1の容犀は実記憶3より太
きい。そのため、仮想記憶1上のすべてのデータがアド
レス変換テーブル2によって実記憶3上のデータと対応
づけられているわけでは庁い。実記憶3に入れることが
できないデータについては、補助記憶装置4に退避して
おく。このようなデータを参照しようとした場合にはマ
ツピング・フォールトが発生する。この時には、実記憶
3上にあるデータを補助記憶4に追出し、代りに、参照
しようとしたデータを補助記憶4から実記憶3に読込ん
で対応関係を回復した後、データの参照が行なわれる。
板上記憶方式では、マツピング・フォールトが発生した
時には、仮相記憶1と実記憶3の対応関係が回復するま
で、ジョブの実行が一時中断されるため、マツピング・
フォールト発生回数の削減、回イシ時間の短縮が性能上
の課題となっている。
マツピング・フォールト発生の際に、実記憶3上のどの
データを補助記憶4に退避すべきかを決定するアルゴリ
ズムをページ・リプレースメント・アルゴリズムという
。従来よく知られているものにはグローバルL[LtJ
/;!12とワーキング・セット法がある。グローバル
T、 R,U法FjM、適時間で最も長時間呑照されて
いない実記憶3の内容を追出し、ワー六ング・セット法
はジョブが一定時間CPUを使用する間呑照されなかっ
たものを追出す方式である。しかL、これらの手法では
2つの問題点がある。
?P、1け、実記憶3中の空領域量である。仮想記憶方
式ではマツピング・フォールトが発生した際にり迅速に
仮デ記憶1と実gp、憧3の対応関係を回報しなけわげ
ならない。この回1す時間を短くするため、実4己憶管
、「(1プログラムdあらかじめ実d己1意3中に? 
iHi域を設け、マツピング・フォールトに備えている
。この空領域は、対応づけを迅速に行かうためには不可
欠なものであるが、多過き゛る場合には実記憶の利用効
率が悪くなり、マツピング・フォールトが多発する。反
対に少な過ぎる場合にUマツピング・フォールトが多発
、しまた、場合に空領域が不足し性能の低下を拵く。従
って、・・−ドウエアの構成やシステムの稼動状況介ど
を一%−r−Afして最適な空領域量を確保する必要が
ある。しかし、前述の2つの(−ジ・リプレースメント
・アルゴリズムは、追出しの対象を判断する手法であり
、確保すべき9領、減量を決定する手法ではない。その
ため従来手法では、最適な空頑城甫を確保することは不
可能であった。
第2に’I’ S Sジョブが右午する場合の適用問題
がある。TSSでは、ユーザがコマンド入力を行なって
いる間、すなわち思考時間中は、対応するTSSジョブ
は持ち状袢となっている。そのため、この状態にあるジ
ョブを常に実記憶3中に置くことは、実記憶3の利用効
率を悪くしてしまう。グローバルLRU法は最も長い1
…参照されていないデータを追い出すアルゴリズムであ
るため、思考時間中のジョブが占める実記憶を、他の実
記憶と区別せずに全く四嘩に扱っている。しかし、ユー
ザの思考時間の特性は、プログラムの参照特性とは異な
るものであるため、両者に同一のアルゴリズムを適用す
ることは不合理である。ワーキング・セット法は、ジョ
ブが一定時間CPUを使用した間に参照されなかったデ
ータを追出すアルゴリズムである。そのため、CPUを
全く使用していない思考時間中のジョブは、長時間実記
憶を占有し実記憶の利用効率を低下させる。そこでワー
キング・セット法では、思考時間中のジョブについては
、ジョブが占有するすべでの実記憶をまとめて補助記憶
に追出す。これをスワップ・アウトという。しかし、主
記憶に余裕がある場合にも思考時間中の’I’SSジョ
ブを無条件にスワップ・アウトすることは、かえって実
記憶の利用効率の低下を招く。
〔発明の目的〕
本発明の目的は、最適々空領1成皐:を予6t11 シ
、あらかじめ用意することにより、マツピング・フォー
ルト発生時の空領域不足による待ち1嘩間を短縮するこ
とができる実記憶側両方式を提供することにある。
〔発明の概要〕
このような目的を達成するために、本発明では、マツピ
ング・フォールト発生頻度を予想「るため、ページ・フ
ォールト発生頻度、稼動IJI S S端末数などを監
視し、空領域の確保のためのIloによる遅れ時間を考
慮して、あらかじめ用意すべき空領賊晴”の目偉値を決
定し、この目標価とその時、壱で保有している空領1p
lffとの差から、との目標価を達成するための最適の
空領域量を確保することに特徴がある。
〔発明の実施例〕
1υ、下、本発明の内容を実施例に従って説明する。
第3図は仮想記憶方式の計碧機システムの実記憶制呻に
必要な機能の一例を示すもので、これらに関する部分を
抜出したものである。第1図のCPU11に実行される
。記憶負荷監視機能20は第4図に示すように1局去に
要求された実記憶の晴を監視している。仮想記憶方式で
はページ・フォールトと、’x’ssコマンドの入力に
伴なうスワップ・インの際に実記1′、帳が必要となる
。ここでは過去20秒間の主記憶要求の頻度を監視して
いる。なお、スワップ率とHIloを伴なうもののスワ
ツピングの比率を表わしている。
最適空炉域値決定機能21は、第5図に示すように、実
記憶負荷監視機能20からのデータをもどに空領域値の
最適値を決定する。空領域は多過ぎるず計には実記憶の
利用効率が低下し、少な堝ぎる場?には空領域不足を起
こす危険性がある。
従って最適な空領域量とは空領域が必要となった時に、
待ち時間を発生させることなく供給できる最少(D 値
である。ここではこの値を以下のように決定している。
あるインタバルT内での平均実記憶必要1fNは次式で
力えられる。
N=(nλws−1−p)  ・T         
    −−・・(1)ここで、n:稼@端末数(台) λ−I:平均思考時間(秒) w : ’i” g s平均ワーキング・セット・サイ
ズ(ページ) S:スワップ率 p:ぺ゛−ジング率(回/秒) 一方、空領域の供給手段としては、ページ・スチール及
びスワツピングがある。しかし、これらの手段では穿領
域供給の安来が発生してから、実際に空・頭載が確保さ
れるまでには補助記憶装置へのI10処理による遅れが
生じる。そのため、この仔れをあらかじめ4、す定して
確保すべき空領域量を決定する必゛決がある。I10処
理の遅れ時間は、デバイスの能力やハードウェア溝1戊
に」:って異なるが、辿帛ページングで50 m5ec
、スワツピングで200m5ec程度である。そこで、
ここで(ハ)空領域の遅れは0.3秒であると設定する
以上のことから必要となる空領幀量を求めることができ
る。圀として(1)弐に1 λ−1=15秒、w=25
ページ+ 8=1+ p=30回/秒、T=0.3秒を
代入すると、 N= 0.5 n + 10      −−−(2)
となる。従って平均的には0.5n+10(ページ)だ
けのを領域を確保しておけばよい。しかし、こノ値はあ
くまで平均値であり、これで充分であるというわけでは
ない。そこで、インタバルT内で70%及び95%の確
率で空領域不足を発生させないための値を割躊−する。
’J’ S S思考時間とページ・フォールトの発生は
指数分布に従うど仮定すると、この値は稼動端末数によ
って変化するが、J、l、I、在の大Flliセンタで
用いられている範囲内(数十〜数百端末)では同一の式
で表わすことができる。
70%の確率で空領域不足の発生を抑制するためには平
均の1.2倍、95%の確率では平均の3倍程度の9フ
レームが必要である。これを式で表わすと次のようにな
る。
70%保証:0.6n+12(ページ)95%保証:1
.5n+30(ページ)実記憶参照履歴監視機能221
−j:、第6図(a)、 (b)に示すように、実記憶
の未参照時間間隔を監視している。ここでは、ジョブが
占有するすべての実記憶に対して、ジョブが一定時間C
PUを使用する間未参照であったものに対してはUIC
(実記憶の各ページ対応にある未参照時間を示すカウン
タ)を1増し、参照されたものに対してはゼロ・クリア
する。また、ここではTSS端末の思考時間の監視も行
なう。
空領域値監視機能23に、第7図に示すように、周期的
に起動され、その時点での空領域値と最適空炉域値決定
機能21で決定された目標値との差に従って空領域を確
保する手段を決定する。才なわち、空領琥値が95%保
証値以上であれば伺も行なわず、70%保証値以上であ
れば95%保証値まで引上げようとし、70%保4iF
値以下であれば少なくとも70%保証値を達成する。
空領域確保機能24は、第8図に示すように空l+ll
賊値監…1機能23の決定に従って空領域を確保する。
空領1成値が95%保証値以下である鴨合には、ページ
・スチールと思考中のT8Sジョブのスワップ・アウト
によって95%保証値を達成しようとする。スチール及
びスワップ・アウトの際には、従来参照される確率の低
いページあるいはジョブを選択する必要がある。ページ
・スチールはUICの大きなものから、スワップ・アウ
トは思考時間の長いジョブから行ない、その関係は第9
図の順序に従う。すなわち、まず思考時間30秒以上の
ジョブをスワップ・アウトする。この処理で95%保証
値が満足でさない場合にはUICが6以上のものをスチ
ールする。それでも満足できない場合には25秒以上、
UIC=5.20秒以上の順にアウトする。ただし、U
ICが以下のページは対象とはならない。第9図で示さ
れたすべての思考中のTSSジョブとページをアウトし
た後も空領域が70%保証値まで回復しない場合には、
ワーキング・セットが最大のジョブから強制的にページ
をスチールして70%保証値まで空領域を確保する。
〔発明の効果〕
μ上説明したごとく、本発明によれば、計聯1機システ
ムの実記憶負荷に応じて、最適な空領域の目標値を決定
し、その目標をページ・アウトと思考中の’1’SSジ
ョブのスワップ・アウトによって達成することができる
。従って、ページ・フォールト及びTSSコマンドの入
力に伴なうスワップ・インの際に必要な実d己憶領域を
、待ちを発生させるとと々く供給することがFjJ能で
あり、がっ、実記憶の利用効率を向上させることができ
る。
【図面の簡単な説明】
第1図は仮想記憶方式の計R,磯システムの構成図、第
2図は仮想記憶から実記憶への変換方法を示す図、第3
図は本発明の制御が式に必要な機能の一例を示す1ズ1
、第4図は実記憶負荷監視機能の−1+すのフローチャ
ート、第5図は最適空領域値決定機能の一例のフローチ
ャート、第6図は実記憶参照履歴監視機能の一例のフロ
ーチャート、第7図は空H(r域値監視機能の一例のフ
ローチャート、第8図は、空領域確保機能の一例のフロ
ーチャート、第9図はスリップアウトとスチールの関係
を示す図である。 1・・・仮想記憶装置、2・・・アドレス変換デープル
、3・・・実記憶装置、4・・・補助記憶装置、20・
・・実記憶負荷監視機能機能、21・・・最適空領域値
決定機能、22・・・実mtF憶参照履11β監視機能
、23・・・空領域確保機能、24・・・空領域確保機
能。 代理人 弁理士 薄田利幸□ 第1図 、、j7 ’4’!t:、−E’、H:、、1 :?f: 第4− 図 冗 5 図 領 乙 図 (^) りv7   乙   [≧]   (1)吊 7 図 第 8 図

Claims (1)

    【特許請求の範囲】
  1. 仮想記憶方式を1史用する計算機システム罠おいて、補
    助記憶から実記憶へのデータ転送の頻度と、稼動TSS
    端末数及び実記憶中の窒き領域を婚視し、それらのデー
    タから実記憶中の空便域量の目標値を決定し、該目標値
    とその時点における空領域量の差から、実記憶中のデー
    タを補助記憶に追出して実記憶中に空伸切を確保するこ
    とを特徴とする実記憶制御方式。
JP57176150A 1982-10-08 1982-10-08 実記憶制御方式 Pending JPS5965988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57176150A JPS5965988A (ja) 1982-10-08 1982-10-08 実記憶制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57176150A JPS5965988A (ja) 1982-10-08 1982-10-08 実記憶制御方式

Publications (1)

Publication Number Publication Date
JPS5965988A true JPS5965988A (ja) 1984-04-14

Family

ID=16008529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57176150A Pending JPS5965988A (ja) 1982-10-08 1982-10-08 実記憶制御方式

Country Status (1)

Country Link
JP (1) JPS5965988A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262949A (ja) * 1985-05-17 1986-11-20 Fujitsu Ltd メモリ容量制御方式
EP0362880A2 (en) * 1988-10-07 1990-04-11 Hitachi, Ltd. Process for partially swapping real storage areas used by a program between a real storage and an auxiliary storage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652447A (en) * 1979-10-02 1981-05-11 Nec Corp Working set control system
JPS5654683A (en) * 1979-10-05 1981-05-14 Nec Corp Working set control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652447A (en) * 1979-10-02 1981-05-11 Nec Corp Working set control system
JPS5654683A (en) * 1979-10-05 1981-05-14 Nec Corp Working set control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262949A (ja) * 1985-05-17 1986-11-20 Fujitsu Ltd メモリ容量制御方式
JPH0368419B2 (ja) * 1985-05-17 1991-10-28 Fujitsu Ltd
EP0362880A2 (en) * 1988-10-07 1990-04-11 Hitachi, Ltd. Process for partially swapping real storage areas used by a program between a real storage and an auxiliary storage

Similar Documents

Publication Publication Date Title
JP3196004B2 (ja) 障害回復処理方法
US8140808B2 (en) Reclaiming allocated memory to reduce power in a data processing system
JP2582489B2 (ja) 電子機器の停電回復装置
JP2005004786A (ja) 電源故障時のデータ保護機構付データ処理システム
JP2004355623A (ja) マルチクラスタ・ストレージ・サブシステムのための自律型パワー・ロス・リカバリ
JP3226525B2 (ja) 主記憶管理方法
CN103092778B (zh) 一种存储系统的缓存镜像方法
JP2000200219A (ja) 仮想メモリ管理方式
CN108255423A (zh) 一种降低raid固态硬盘功耗的方法及固态硬盘
US5928356A (en) Method and apparatus for selectively controlling groups of registers
JPS5965988A (ja) 実記憶制御方式
US9164904B2 (en) Accessing remote memory on a memory blade
US6675238B1 (en) Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor
JPH07160574A (ja) 情報処理装置
JPH02307145A (ja) 仮想計算機システム
JP2772052B2 (ja) 資源情報引き継ぎ処理方法
JPH05100801A (ja) デイスクサブシステムの高信頼化方式
JPH0465416B2 (ja)
JPH07219802A (ja) 2重化制御方式
US11366614B2 (en) Storage system
JPH08234924A (ja) ディスク装置
CN113162781B (zh) 业务恢复方法、装置、系统及存储介质
JP2591334B2 (ja) 相互スタンバイシステム
JP2010134584A (ja) メモリ管理装置、メモリ管理方法およびプログラム
JPH06175927A (ja) メモリ管理方法及び装置