JPS5964912A - デイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタルフィルタに関し、％に人力信号の空
間的又は時間的変化に応じてフィルタ定数を変化させる
ことによって、ディジタルフィルタの応答特性を入力信
号に適応させるアダグチイブディジタルフィルタに関す
る。

一般にディジタルフィルタ理論によれば、固定値のフィ
ルタ定数を有するディジタルフィルタの入出力応答は、
入力信号（一般に複素数とする）ｆ　ｘ　（ｔｒ　、　
（Ａ＝ｒｎ＋１　、ｍ＋２　、・・・、ｍ＋Ｎ）、フィ
ルタ定数をＷｔ（ｌ＝１　＋　２　＋・・・、Ｎ）、出
力信号をｙ（ハ）とするとき、 によって表わされる。ここでｎ、ｌ、Ｎ共整数であり、
Ｎｉｌ′ｉディジタルフィルタの段数を与える。

第１図にディジタルフィルタの構成を示す。ここで信号
はすべて複素数であり、演算器はすべて複素演算器であ
る。図において、１００は入力端子、１．１１，１１２
，１１３．・・・１１　（Ｎ−１）はメモリ、１２１．
１２２，１２３．・・・１２（Ｎ−１）は乗算器、１３
１，１３２．１３３．・・・、１３Ｎはフィルタ定数印
加端子、１４０は加算器、１５０は出力余子である。メ
モリは、レーダー受信信号のように、送信パルス毎に連
続した一連、の多数の信号が得られる場合に、この一連
の信号ｔ　ｌｌ帥にすべて記憶するのに必要な記憶容量
を有するものである。従ってレーダーの場合ディジタル
フィルタは、送信パルス毎に得られる一連の信号の内、
同一距離からの連続した一般にＮ個の送信パルスによる
Ｎ個の反射信号に対して清算処理を行うものである。

すなわち、この同一距離からの連続したＮ個の入力信号
（一般に複素数）を時間的順序に従って順にｘｔｂ、　
（ｌ＝ｉ　、　２、−・ｎ　、＋１１＋１　、’・、ｍ
＋Ｎ、”’　）とするとき、フィルタ定数’ｉｗｚ　（
Ａ！＝１．２　、・・・、Ｎ）とすれば、このディジタ
ルフィルタの出力信号は、第（１）式によって衣わされ
る。

ディジタルフィルタの特性（入出力応答特性あるいは周
波数応答特性）は、フィルタ定数金与えることによって
一義的に定まυ、たとえは、レーダーにおけるＩＶ［Ｔ
Ｉキャンセラをはじめ、Ｄ　Ｆ　Ｔ（離散的フーリエ変
換）等々、フィルタの自由度（すなわちフィルタの段数
Ｎ）の範囲内で、自由な応答特性を有するディジタルフ
ィルタが実現される。

しかしながら、従来のディジタルフィルタはフィルタ定
数が固定であシ、固定の応答特性をもつフィルタであっ
た。ここでフィルタ定数は想定するシステムにおいてデ
ィジタルフィルタに要求される応答特性をもつように予
め設計され与えられる。つ！、９、システム設計すると
きに、入力信号の性質を想定し、入力信号をモデル化し
て考え、このモデル化された入力信号に対して所定の性
能を得るようにディジタルフィルタの応答特性を設計し
、フィルタ定斂ヲ決定する。

従って、フィルタ定数を固定とする従来のディジタルフ
ィルタでは、入力信号の性質が時間的又は空間的に変化
すると然るべき対応ができないこととなり、入力信号が
変動する環境においては所定の性能を保持することがで
きなくなるという欠点がある。

そこで本発明の目的は、入力信号の性質が変動する場合
にも自動的に入力信号の変化に対応して、當に所定の性
能を満足するようにフィルタの定数全コントロールし、
フィルタの応答特性音コ加合することのできるアダプテ
ィブなディジタルフィルタを提供することにある。

本発明によれば、所定の記憶容−ｉ＋ｔｖ有するメモリ
を必要数−列に並べて、ひとつのメモリの出力を次のメ
モリの入力と接続するようにして構成したメモリ列と、
各々のメモリ入力に接続されて、入力信号の時間的又は
空間的相関性を演詩し、最適なフィルタ定数を算定する
フィルタ定数決定回路と、各々のメモリ入力と、フィル
タ定数制御回路とにそれぞれ接続されて、各々のメモリ
入力信号に決定されたフィルタ定数を米麹する重みづけ
演舞−回路と、すべての重みうけ演算回路に接続されて
重みづけ演算処理されたメモリ入力信号の加算を行う加
算器を備えて成ることを特徴とするアダプティブディジ
タルフィルタが得られる。

次に本発明の実施例について図面を参照して説明する。

本実施例は、レーダ信号について記述したものであり、
パルスレーダの場合、通常送信パルスあたシ数百〜数千
のディジタルデータが得られるが、このとき１スイープ
メモリとは（１送信パルスあたシのデータ数）×（撮幅
ビット数）の記憶容量をもつメモリであり、第１図にお
けるメモリの１繰返周期毎に得られる信号を記憶するの
に必黴な容量に対応する。

本発明によるアダプティブディジタルフィルタを示すブ
ロック図第２図を参照すると、複素信号入力端子２００
と、２００に接続された第１のスイープメモリ２１１お
よび重みづけ乗算回路２２１と、２１１に接続された第
２のスイープメモリ２１２および１！・みつけ乗算回路
２２２と、・・・１４（Ｎ−１）のスイープメモＩｊ２
ｔ（Ｎ−１）および重みづけ乗算回路２２（Ｎ−１）と
、各々のスイープメモリ２１１〜２１（Ｎ−１）の入力
端に接続されて同時にＮ個の入力信号ヲ得て、入力信号
について相関演算を行い、入力信号の時間変動に適応し
た重みづけ定数全決定するフィルタ定数制御回路２３０
と、重みづけ乗算回路２２１〜２２Ｎのすべてに接続さ
れてすべての重みづけ乗算回路の出力信号の加算を演算
する加算器２４０と、出力端子２５０を含む０ここでフ
ィルタ定数制御回路２３０は、想定するシステムにおい
てディジタルフィルタに対して扱求される性能目的に合
致した制御論理に基いて最適なフィルタ定数を決定する
ものである。

本発明をレーダーへ適用し、不要信号を抑圧する目的で
使用した場合の一例について、フィルタ定数制御回路の
機能を説明する。この例において、不要信号を除去する
手法は次のとうっである。

（１）不要信号がある空間的広がりをもって得られる場
合を想定する。

（２）連続した過去の不要信号を含む複素人力信号から
、現在の複素人力信号を予測するものとする０ （３）予測した複素人力信号値と、実際に借られた俵素
入力信号値との差、すなわち予測誤差を評価とき、予測
誤差の２乗和か最小となるように予測フィルタのフィル
タ定数を求める。

（４）　　このようにして得られたフィルタ定数をもつ
ディジタルフィルタを構成し、上記複素人力信号を入力
とするとき、このディジタルフィルタはこの不要信号を
理論上最大に除去する性能を有する。

次にこのことを数式的に示す。第３図に示す構成におい
て複素人力信号ｆｘ（イ）＋　（ｌ＝＝１１２　＋・・
・。

ｍ、ｍ−１−１、＝−、ｍ−４−Ｎ、・−・）　、フィ
ルタ定数ｉｗｚ（ｌ＝１　、２　、・・・、Ｎ）とし、
このディジタルフィルタの目的を過去のＮ個の複素人力
信号ｘ　（ｍ＋１　）　。

ｘ（ｍ＋２）＋・・・、　ｘ　（ｍ＋Ｎ　）から現在の
複素人力信号△ ｘ　ｆｎｌ　ｆ予測するものであるとする。予測値ｆ　
ｘ　Ｇｙ！とすれば、定義により と表わすことができる。予測値と真値との差を、すなわ
ち予測誤差をｅ−とすれは △ ６６Ｔ！＝　ｘｔｎ）−Ｘｔｎ）　　　　　　　　　　
　・・−・−・（ａ）で定義される。

さて一般に、Ｍ回の予測を行い、Ｍ個の予測誤差データ
ｅ（ハ）、　（ｍ＝１　＋　２　＋・・・、Ｍ）を得る
ものとするときに、予測誤差の２乗和Ｅｉ Ｍ　　　　　　　　　　　　Ｎ　　　　　　　　　　Ｎ
（ｍ＋Ａり１２　　　　・・・・・・（４）と定義し、
Ｅを最小ならしめるフィルタ定数Ｗｔ（１＝１．２．・
・・、Ｎ）’ｅ求める。最小２乗法を適用し、Ｎ％’ｚ
”　ｕｚ　＋　Ｊ　Ｖｌ　（ｕ　１　、　Ｖ　Ａは実数
）とするときに、 を満足するｕｚ、Ｖｚ　’に求めることができるから、
このようにして求められた複素数フィルタ定数をＷｔと
表わすならは、入力信号の変動に応じて適宜Ｗｔ算定す
ることによって最も正確に予測を行う予測フィルタを実
現することができることになる。

そこで、第２図におけるフィルタ定数制御回路での演算
処理を第（４）式および第（５）式に基いて予測２乗誤
差和を最小とするためのフィルタ定数Ｗｌを求めるもの
とするならば、第２図は不要信号を最大限に抑圧できる
アダプティブ・ディジタル・フィルタとなる。

以上説明したように、本発明によるアダプティブディジ
タルフィルタは、レーダーにおいてはたとえば不要信号
を抑圧するフィルタとして又他のシステムにおいてはそ
のシステムにおいて必要な性能目的を実現するフィルタ
として、入力信号の変動に適確に対応できる顕著な効果
を奏する。

【図面の簡単な説明】

第１図は従来形ティジタルフィルタの一般形を示す図、
第２図は本発明の実施例を示す図、第３図は予測フィル
タの一例図である。 １００　、２００　、３００・・・・・・入力端子、１
１１〜１１（Ｎ−１）、２１１〜２１Ｎ、３１１〜３１
Ｎ・・・・・・メモリ、１２１〜１２Ｎ、２２１〜２２
Ｎ、３２１〜３２Ｎ・・・・・・重みづけ乗算器、１３
１〜１３Ｎ、２２１〜２２Ｎ、３３１〜３１Ｎ・・・・
・・重み定数印加端子、１４０，２４０，３４０・・・
・・・加算器、１５０．２５０，３５０・・・・・・出
力端子、２３０・・・・・・フィルタ定数制御回路。

Claims (1)

1. 【特許請求の範囲】 （１）所定の記憶容Ｒ”ｅ有するメモリユニットを複数
   備え、入力信号を順次この複数のメモリユニットに記憶
   する一方で各メモリユニットから必要な複数の信号を同
   時に読み出す仁とのできるメモリと、この同時に読み出
   された各々の信号に１対ｌに対応して重みづけ処理を行
   う乗算器と、この重みづけ処理されたすべての信号の加
   Ｘｔ−行う加η器と、各々の前記メモリユニットから読
   み出された複数の信号を得て相関処理を行い、それに基
   いて適宜最適なフィルタ定数を算定し、前記乗り器に重
   みづけのためのフィルタ定数を指示するフィルタ定数制
   御回路とを有し、前記入力信号の変動に対応してフィル
   タ定数を決定しフィルタ特性を可変とすることができる
   ことを特徴とするディジタルフィルタ。 （２、特許請求の範囲第（１）項記載のディジタルフィ
   ルタにおいて、前記フィルタ定数制御回路が複数の過去
   の前記入力信号から現在の入力信号を予測するため、予
   測誤差の２乗和が最小となるように前記フィルタ定数を
   決定、指示することを特徴とするディジタルフィルタ。 （３）特許請求の範囲第（２）項記載のディジタルフィ
   ルタにおいて、前記フィルタ定数制御回路が予め定めた
   時点の入力信号を予測するために、前記予め定めた時点
   の前後にわたる入力信号を基にして前記フィルタ定数を
   決定、指示することを特徴とするディジタルフィルタ。