JP3289517B2 - 連想記憶装置及び思考模擬装置 - Google Patents

連想記憶装置及び思考模擬装置

Info

Publication number
JP3289517B2
JP3289517B2 JP26956794A JP26956794A JP3289517B2 JP 3289517 B2 JP3289517 B2 JP 3289517B2 JP 26956794 A JP26956794 A JP 26956794A JP 26956794 A JP26956794 A JP 26956794A JP 3289517 B2 JP3289517 B2 JP 3289517B2
Authority
JP
Japan
Prior art keywords
signal
window
input
storage
internal state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26956794A
Other languages
English (en)
Other versions
JPH08129539A (ja
Inventor
英紀 掛谷
敏樹 金道
馨 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP26956794A priority Critical patent/JP3289517B2/ja
Publication of JPH08129539A publication Critical patent/JPH08129539A/ja
Application granted granted Critical
Publication of JP3289517B2 publication Critical patent/JP3289517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種の情報処理装置に
用いることのできる思考模擬装置と連想記憶装置及びそ
れらに用いられる窓神経素子回路に関するものである。
【0002】
【従来の技術】近年、記憶装置としては、明示的に指定
された番地の記憶や内容が完全に検索キーと一致する記
憶を高速かつ正確に検索する装置だけではなく、検索キ
ーが記憶事項と完全に一致しない場合でも記憶事項の内
容に応じて連想的に柔軟な検索ができる装置が求められ
ている。
【0003】以下に従来の連想記憶装置(Andersen,J.
A.:"A simple neural network generating an interact
ive memory",Math.Biosciences,14,pp.197-220,1972. K
ohonen,T.:"Correlation matrix memories",IEEE Tran
s.,C-21,pp.353-359,1972. Nakano,K.:"Associatron−A
model of associative memory",IEEE Trans.,SMC-2.p
p.380-388,1972.)について説明する。
【0004】図13は、従来の連想記憶装置を構成する
神経素子回路の構成を示すブロック図である。ここで
は、簡単のために、入力信号が4つの場合を示すが、入
力信号はいくつであってもかまわない。図13におい
て、101は入力信号Xi(i=1〜4)を受ける入力端子
であり、111は、入力信号Xiを受け内部に保持した
結合荷重wi(i=1〜4)と入力信号Xiの積 wi・Xi を重み付け入力信号Uiを出力する積演算回路であり、
112は積演算回路111からの重み付け入力信号Ui
を受けその総和
【0005】
【数2】
【0006】を内部状態信号Vとして出力する加算回路
であり、52は内部状態信号Vに関数fnによって与え
られる非線形変換を施し出力信号Yを出力端子102に
出力する非線形変換回路である。103は、積演算回路
111の結合荷重wiを書き換えるための重み修正端子
でである。これをまとめて、神経素子回路50と呼ぶ。
また、積演算回路111と加算回路112をまとめて内
部状態計算回路11と呼ぶ。従来の非線形変換回路52
の非線形関数fnは、図14に示した符号関数がよく用
いられる。以上のように構成された神経素子回路50の
動作は、次式
【0007】
【数3】
【0008】で表現できる。図15は、神経回路網演算
部の構成を示すブロック図である。ここでは簡単のため
に、従来の神経素子回路50を4つ並列に繋いで構成さ
れる神経回路網演算部8を示す。この構成によって、4
次元ベクトルで表現される入力信号Xiは、神経回路網
演算部8によって、4次元ベクトルで表現される出力信
号Yiに変換される。以上のように構成された神経回路
網演算部8の動作は、次式
【0009】
【数4】
【0010】で表現できる。ここで、wijは、i番目
の神経素子回路の中のj番目の積演算回路111の結合
荷重である。以下、神経素子回路50はN個の入力端子
を持ち、神経回路網演算部8はN個の神経素子回路50
から構成されるものとする。
【0011】図16は、神経回路網演算部8を用いて構
成される連想記憶装置の構成を示すブロック図である。
2は、外部入力信号Xoと神経回路網演算部8からの出
力信号を受け、神経回路網演算部8の入力信号Xを生成
する入力制御部であり、9は記憶信号入力端子107か
ら記憶信号を受け、神経回路網演算回路8を構成する神
経素子回路50の結合荷重wを書き換える自己相関結合
荷重書換部である。
【0012】以上のように構成された連想記憶装置につ
いて、その動作を説明する。まず、連想記憶装置の初期
状態は、全ての結合荷重wijが0である。信号の記憶
は次のようにして行われる。記憶信号入力端子107に
記憶する信号Si(m)(i=1〜N)が入力される
と、自己相関結合荷重書換部9はi番目の神経素子回路
50のj番目の結合荷重wijを wij→wij+Si(m)・Sj(m) 但し、wii=0 と書き換える。したがって、M個の記憶する信号が入力
されると、結合荷重wijは、
【0013】
【数5】
【0014】である。連想記憶装置の記憶の読みだしは
次のように行われる。外部から外部入力信号Xoが入力
制御部2に入力されと、入力制御部2は、外部入力Xo
をそのまま入力信号X=(X1,…,XN)として、神経
回路網演算部8に向けて出力する。神経回路網演算部8
は、内部で前記のような演算を行い出力信号Y=(Y
1,…,YN)
【0015】
【数6】
【0016】を出力する。出力信号Yは、入力制御部2
に戻される。神経回路網演算部8の出力信号Yを受けた
入力制御部2は、出力信号Yを入力信号Xとして、神経
回路網演算部8に向けて出力する。このフィードバック
ループは、
【0017】
【数7】
【0018】で表現できる。このフィードバックループ
によって、出力信号Yは、外部入力信号Xoが記憶信号
S(m)のいずれかによく似ている場合、その記憶信号
へと収束し、記憶信号が読み出される。
【0019】
【発明が解決しようとする課題】しかしながら、従来の
連想記憶装置では、N個の神経素子回路からなる連想記
憶装置は0.15N個の記憶信号しか記憶できない、読
み出された信号が記憶信号であるかどうか判定できない
という課題があった。記憶できる記憶信号の数を増やす
試みとしては、非単調神経素子回路を用いて実現される
部分反転法を用いた連想記憶装置(中野他、「ニューロ
コンピュータの基礎」、コロナ社、139〜142ペー
ジ)、本発明者が先に提案した符号反転記憶法(掛谷
他、「符号反転記憶法による自己相関連想記憶の改
良」、神経回路学会誌、1994年 Vol.1,20〜26ペー
ジ)が知られているが、記憶容量は十分でないという課
題があった。本発明は、多くの記憶信号を記憶できる、
大きな記憶容量を持った連想記憶装置を提供することを
目的とする。
【0020】
【課題を解決するための手段】この目的を達成するため
に本発明の連想記憶装置は、情報を結合荷重により多重
に記憶し、多重化した記憶信号を読み出す連想記憶装置
において、外部入力信号から入力信号を計算する入力制
御部と、入力された窓制御信号により窓の中心値とその
幅を制御する入出力特性関数を用いて、前記入力信号と
結合荷重との積和演算により求めた内部状態信号を非線
形変換した出力信号と、前記内部状態信号とを出力する
窓神経素子回路を並列に接続した窓神経回路網演算部
と、前記多重化された記憶信号の多重化成分に応じて読
みだす記憶信号のレベルを指定する読みだしレベル設定
信号と前記内部状態信号とを受けて、前記レベルに反映
した記憶信号を取り出すための前記窓神経素子回路の入
出力特性関数を取り出すレベルが高くなるほど窓の中心
値の絶対値が大きくなるように設定する窓制御信号を出
力する窓制御部と、入力される記憶信号に基づいて前記
窓神経素子回路の結合荷重を書き換える多重記憶荷重結
合書換部とからなる構成を有している。
【0021】
【作用】この構成によって本発明の連想記憶装置は、多
重記憶結合荷重書換部によって記憶信号を多重に記憶
し、窓神経素子回路を用いた窓神経回路網演算部によっ
て多重化された記憶信号を適切に読み出すことできるよ
うになり、大きな記憶容量が実現される。さらに、窓神
経素子回路の特徴を活かすことにより、不完全な情報か
ら、記憶した情報を引き出すことができるという、人間
の情報処理に近い動作をする優れた思考機械を構成する
ことができる。
【0022】
【実施例】
(実施例1)以下、本発明の窓神経素子回路と連想記憶
装置の一実施例について、図面を参照しながら説明す
る。図1は、本実施例の窓神経素子回路の構成を示すブ
ロック図である。図1において、ここでは、簡単のため
に、入力信号が4つの場合を示すが、入力信号はいくつ
であってもかまわない。図1において、101は入力信
号Xi(i=1〜4)を受ける入力端子であり、111は、
入力信号Xiを受け内部に保持した結合荷重wi(i=1〜
4)と入力信号Xiの積 wi・Xi を重み付け入力信号Uiを出力する積演算回路であり、
112は積演算回路111からの重み付け入力信号Ui
を受けその総和
【0023】
【数8】
【0024】を内部状態信号Vとして出力する加算回路
であり、12は、窓制御端子105から入力される窓制
御信号によって制御される関数fwによって与えられる
非線形変換を内部状態信号Vに施し出力信号Yを出力端
子102に出力する窓非線形変換回路である。103
は、積演算回路111の結合荷重wiを書き換えるため
の重み修正端子でである。106は、内部状態信号を出
力する内部状態信号出力端子である。これをまとめて、
窓神経素子回路1と呼ぶ。
【0025】窓神経素子回路を特徴づける窓非線形変換
回路12の窓非線形関数fwは、図2に示したように、
V=0周辺のかなり広い領域にわたってfw=1とな
り、V=cの周辺、幅2wにわたってfw=1であり、
V=−cの周辺、幅2wにわたってfw=−1であるよ
うな関数である。窓非線形関数fwの一例を数式で表現
すると
【0026】
【数9】
【0027】である。この関数の4つのパラメータを窓
パラメータと呼ぶ。このうち、少なくともパラメータ
(c,w)は窓制御信号によって制御される。
【0028】窓非線形関数の本質は、値V=±cのまわ
り(これを窓と呼ぶ)でのみ±1をとり、その外側で
は、符号が反転し、その内側では0をとることであり、
その微細な形は重要ではない。
【0029】このように構成された窓神経素子回路10
について、その動作を説明する。窓神経素子回路10
は、内部状態信号Vの計算までは前記の従来の神経素子
回路50と同様の動作を行う。そして、加算器112か
らの内部状態信号Vは、内部状態信号出力端子106と
窓非線形変換回路12とへ出力される。窓非線形変換回
路12は、内部状態信号Vを受け取ると、窓制御信号入
力端子105から窓制御信号が入力されるまで、待機す
る。前記端子105から窓制御信号が入力されると、窓
非線形変換回路12は、出力信号fw(V)を出力端子
102へ出力する。部分反転法の出入力関数との違い
は、内部状態信号Vが0の周辺のかなり広い範囲に渡っ
て0をとること、およびそれが外部から制御される点に
ある。
【0030】前記従来例と同様に、窓神経素子回路10
を並列に接続して構成される窓神経回路網演算部1を図
3に示す。
【0031】図4は、窓神経回路網演算部1を用いた連
想記憶装置の構成を示すブロック図である。図4におい
て、2は外部入力信号Xoまたは規格化出力信号Ynを
受け、入力信号Xを出力する入力制御部であり、1は前
記窓神経回路網演算部であり、3は記憶信号を受けて窓
神経回路網演算部1の結合荷重を書き換える多重記憶結
合荷重書換部であり、4は内部状態信号Vを受けて窓神
経回路網演算部1の窓パラメータを制御する窓制御信号
を出力する窓制御部であり、5は窓神経回路網演算部1
からの出力信号Ywを整形して出力する出力整形部であ
り、6は前記出力信号Ywを規格化する出力規格化部で
ある。
【0032】以上のように構成された連想記憶装置の動
作について説明する。まず、記憶信号の記憶は次のよう
に行われる。なお、ここでは記憶の多重化を2重にした
場合について説明するが、記憶の多重化は、3重以上で
あってもかまわない。記憶信号S(m)=(S1(m),…,
SN(m))が記憶信号入力端子202から入力される
と、多重記憶結合荷重書換部3は、窓神経回路網演算部
1の結合荷重wijを wij→wij+(−1)mA(m)・Si(m)・Sj(m) とする。係数A(m)の取り方には任意性があるが、こ
こでは、 A(m)=1、 m<0.15N A(m)=3、 0.15N≦m<0.30N とする。この記憶法を多重記憶法と名付ける。そして、
A(m)=1で記憶された記憶信号をレベル1の記憶、
A(m)=3で記憶された記憶信号をレベル2の記憶と
呼ぶことにする。
【0033】次に記憶信号の読みだしについて、説明す
る。まず、読みだしレベル設定端子203から読みだし
レベル設定信号Lが、窓制御部4に入力される。次に、
外部入力端子201から、外部入力信号Xoが入力制御
部2に入力される。入力制御部2は外部入力信号Xoを
そのまま入力信号Xとして出力する。窓神経回路網演算
部1は、入力信号Xを受け、まず内部状態信号Vを内部
状態出力端子106へと出力し、待機状態入る。内部状
態出力端子に接続された窓制御部4は、前記読みだしレ
ベル設定信号Lと窓神経回路網演算部1からの内部状態
信号Vとを受けて、窓パラメータを計算する。レベル設
定信号Lが、L=2の場合、すなわちレベル2の記憶信
号を取り出す場合、一例として、
【0034】
【数10】
【0035】とすればよい。L=1、すなわち、レベル
1の記憶信号を取り出す場合には、
【0036】
【数11】
【0037】とすればよい。ここで、αは2.0程度に
とっておけばよい。窓制御部4は、このように窓パラメ
ータを設定する窓制御信号を神経回路網演算部1に出力
する。窓神経回路網演算部1は、窓制御信号を受けて、
待機状態を解除し、前記窓非線形演算回路12を動作さ
せ、出力信号Ywを出力端子102に出力する。前記出
力信号Ywは出力整形部5と出力規格部6に入力され
る。出力整形部5は、出力信号Ywを整形出力信号 Yi=sgn(Ywi)、 i=1〜N ここで、sgn(a)= 1、a≧0 sgn(a)=−1、a<0 に変換し、これを外部出力端子204から出力する。出
力規格部6は、前記出力信号Ywを、
【0038】
【数12】
【0039】と変換し、規格化出力信号Ynとして入力
制御部2に出力する。入力制御部2は、出力規格部6か
らの規格化出力信号Ynを入力信号Xとして、窓神経回
路網演算部1へ出力する。このフィードバックループに
よって、出力信号Yは、外部入力信号Xoが記憶信号S
(m)のいずれかによく似ている場合、その記憶信号へ
と収束し、記憶信号が読み出される。
【0040】なお、ここでは、入力制御部2を規格化入
力信号Ynをそのまま入力信号Xとして出力するとした
が、t回目のフィードバックループにおける入力信号X
(t)=(X1(t),…,XN(t))を、
【0041】
【数13】
【0042】としてもかまわない。こうした構成および
動作によって、窓神経素子回路10を用いて構成される
連想記憶装置は、記憶を多重化できることを、以下、典
型的な例を用いてより具体的に示す。まず、いくつかの
記憶法を用いた場合の記憶信号に対する内部状態信号V
【0043】
【数14】
【0044】の分布を図5に示す。3つの図は全て横軸
は、神経素子回路50または窓神経素子回路10の数N
で、内部状態信号を割った値(Vi/N)であり、縦軸
は頻度である。図5(a)は、従来の記憶法を用いた場
合の(Vi/N)の分布であり、この場合(Vi/N)
は、±(1−M/N)のまわりに分散(M/N)で分布
する。図5(b)は、符号反転記憶法による(Vi/
N)の分布であり、これは、±1のまわりに分散(M/
N)で分布する。図5(c)は、上記多重記憶法による
分布である。多重記憶法による(Vi/N)の分布は、
±1、±3のまわりにそれぞれのピークの分散は(M/
N)、(3M/N)となる。この内部状態信号の分布か
ら明かなように、多重記憶法は、従来の記憶法と全く異
なった性質を持つ記憶法である。
【0045】次に、記憶信号の読みだしについて説明を
する。この中で、窓神経素子回路がこのピークを選択的
に取り出すために有効であることをで示す。今、窓神経
素子回路10の動作の特徴が際立つ、外部入力信号Xo
がレベル1の記憶信号とレベル2の記憶信号からなって
いる場合を考える。このとき従来例と同様にして計算さ
れた内部状態信号Viの分布は、図6(a)のようにな
る。図6(a)において、点線は、外部入力信号Xoを
構成するレベル1と2の記憶信号成分を、それぞれ独立
に考えた場合の内部状態信号の分布である。実際の内部
状態信号の分布は、図6(a)に実線で示したように、
レベル2の記憶信号のピークがレベル1の記憶信号の分
布によって、2つに分かれる。
【0046】今、窓神経素子回路10のパラメータ
(c,w)を図6(b)のように調整すると、レベル1
の記憶信号の成分を完全にマスクされ、出力信号として
は、レベル2のものだけが反映する。これに対して、窓
神経素子回路10のパラメータ(c,w)を図6(c)
のように調整すると、レベル2の成分がマスクされ、出
力信号としては、レベル1のものだけが反映する。
【0047】これから分かるように、窓神経素子10の
パラメータ(c,w)を適切に制御することによって、
それぞれのレベルの記憶信号を取り出すことができる。
記憶多重度が2の場合に、レベル2の記憶信号を取り出
すためには、前記ように窓パラメータの設定すれば、か
くレベルの記憶信号を取り出すことができる。
【0048】(実施例2)以下、本発明の第2の実施例
について、図面を参照しながら説明する。本実施例は、
窓神経素子回路の窓非線形変換回路12の窓非線形関数
を図7のようにとることによって実現される連想記憶装
置である。
【0049】図8は、図7に示された窓非線形関数を用
いた連想記憶装置の構成を示すブロック図である。図8
において、2は前記入力制御部であり、3は前記多重記
憶結合荷重書換部であり、4は前記窓制御部であり、1
は図7に示された窓非線形変換関数を入出力関数とする
窓非線形変換部12を有する窓神経素子回路10から構
成される前記窓神経回路網演算部であり、7は入力制御
部2からの入力信号Xと窓神経回路網演算部1からの出
力信号Ywを混合する信号混合部であり、8は前記神経
回路網演算回路である。
【0050】以上のように構成された連想記憶装置の動
作について、図面を参照しながら説明する。記憶方法
は、窓神経回路網演算部1と神経回路網演算部8に同じ
結合荷重が書き込まれる点以外は、実施例1と同様であ
るので省略する。
【0051】記憶信号の読みだしについて、説明する。
まず、読みだしレベル設定信号Lが、窓制御部4に入力
される。外部入力端子201から外部入力信号Xoが入
力されると、入力制御部2は外部入力信号Xoを入力信
号Xとして、窓神経回路網演算部1と信号混合部7に出
力する。信号混合部7は、入力信号Xを受け取ると待機
状態に入る。窓神経回路網演算部1と窓制御部4は、実
施例1と同様の処理を行い、図7に示された窓非線形関
数によって変換された出力信号Ywを信号混合部7に出
力する。信号混合部7は、前記入力信号Xと前記出力信
号Ywとを受け、混合出力信号 Ymi=Xi+λYwi、i=1〜N ここで、λは正の値を持つ混合パラメータ を出力する。神経回路網演算部8は、従来例において述
べた動作を行い外部出力信号Yoを外部出力端子204
と入力制御部2へ出力する。入力制御部1は外部出力信
号Yoが入力されると、それを入力信号Xとして、出力
する。
【0052】このフィードバックループによって、出力
信号Yは、外部入力信号Xoが記憶信号S(m)のいず
れかによく似ている場合、その記憶信号へと収束し、記
憶信号が読み出される。
【0053】この動作の基本原理は、窓神経回路網演算
部1からの出力は、あるレベル以外の信号を選択的にと
りだし、信号混合部7において、入力信号からその成分
を除去する、というものである。なお、混合パラメータ
を外部から制御するように構成することも容易にでき
る。また、神経回路網演算部8を信号混合部7の前にお
いて、神経回路網演算部8と窓神経回路網演算部1とか
らの信号を混合するように構成することもできる。
【0054】(実施例3)以下、本発明の連想記憶装置
の第3の実施例について説明する。上記の構成では、最
終的に得られた出力信号が、記憶信号であるか否かを判
定することはできない。本実施例では、内部状態信号を
用いた読みだし判定部を設けた連想記憶装置の構成を示
す。図9は、実施例1の連想記憶装置に、読みだし判定
部20を付加した連想記憶装置である。
【0055】以下、本実施例の連想記憶装置の動作につ
いて、説明する。読みだし判定部20以外の動作は、す
でに説明してあるので、ここでは、読みだし判定部20
の動作を中心に説明を行う。図10は、読みだし判定部
20の構成を詳しく書いたブロック図である。図10に
おいて、21は第1判定信号計算回路であり、22は第
2判定信号計算回路であり、23、24は閾値処理回路
であり、25は積演算回路である。
【0056】以上のように構成された読みだし判定部2
0の動作について説明する。第1判定信号計算回路21
は、内部状態信号Vi,i=1〜Nを用いて、第1判定
信号
【0057】
【数15】
【0058】を計算し、閾値処理回路23に出力する。
閾値処理回路23は、第1判定信号Aと読みだしレベル
信号Lとを受けて、 |1.3・(2L−1)2・N−A|<0.15・(2
L−1)・N の場合に第1読みだし判定信号J1=1を出力し、その
他の場合には、J1=0を出力する。第2判定信号計算
回路22は、第2判定信号判定信号
【0059】
【数16】
【0060】を計算し、閾値処理回路24に出力する。
閾値処理回路24は、第2判定信号Bと読みだしレベル
信号Lとを受けて、 B<0.15・N・(2・L−1) の場合に第2読みだし判定信号J2=1を出力し、その
他の場合には、J2=0を出力する。積演算回路25
は、第1読みだし判定信号J1と第2読みだし判定信号
J2を受けて、読みだし判定信号 J=J1・J2 を出力する。こうして、出力整形部5からの外部出力Y
oが、記憶信号のいずれかに一致する場合には、読みだ
し判定部20から判定信号J=1が出力され、いずれに
も一致しない場合にはJ=0が出力される連想記憶装置
を構成することができる。
【0061】なお、第1判定信号計算回路21を第1判
定信号Aを
【0062】
【数17】
【0063】とするように構成し、閾値処理回路23を |1.3・(2L−1)2・N−A|<0.3・(2L
−1)・N の場合に第1読みだし判定信号J1=1を出力し、その
他の場合には、J1=0を出力するように構成すれば、
同様の効果を得ることができる。
【0064】なお、読みだしの判定を第1判定信号Aま
たは第2判定信号Bいずれか一方だけを用いて、読みだ
し結果を判定するように、読みだし判定部20を構成す
ることは容易である。また、前記実施例2にも、この読
みだし判定部をそのまま用いることができる。
【0065】(実施例4)以下、本発明の思考模擬装置
について説明する。本発明の思考模擬装置は、前記連想
記憶装置の多重記憶結合荷重書換部3を情報相関記憶部
30に置き換えたものである。情報相関記憶部は、連続
したM個の記憶信号の時系列 S(m,t)、m=1〜M、t=1、2・・・ が与えられたとき、結合荷重wijを
【0066】情報相関記憶部は、連続したM個の記憶信
号の時系列 S(m,t)、m=1〜M、t=1、2・・・ が与えられたとき、結合荷重wijを
【0067】
【数18】
【0068】ここで、時相関関数R(s−t)は、信号
間の時間相関を表す関数であり、(s−t)に対して単
調に増加する関数とするものである。
【0069】こうして構成された思考模擬装置は、前記
連想記憶の動作から明らかなように、窓を相関の強い領
域に設定すれば、関数R()値の大きい部分を選択的に
取り出すことができる。すなわち、図11(a)に示し
たように、時系列信号を逐次読み出すことになる。これ
に対して、窓を相関の弱い領域に設定すると関数R()
の値の小さい部分を選択的に取り出すようになり、図1
1(b)に示したように、時系列を飛び飛びに読み出す
ことができる。
【0070】これは、正確な思考はゆっくりと順を追っ
て展開し、直観的な思考は論理をジャンプさせるという
人間の思考様式をよく再現している。さらに、もっとも
簡単な2つの思考模擬装置を組み合わせた高度思考模擬
装置を図12に示す。図12に示した例にだけでなく、
この思考模擬装置を並列、直列にさらに複雑に接続する
ことにより、高度な情報処理を行わせることも可能であ
る。その際、個々の時相関関数はそれぞれ異なる様にと
ることもできる。
【0071】
【発明の効果】以上のように本発明は、多重記憶結合荷
重書換部を用いることにより、連想記憶装置の結合荷重
に情報を多重化して記憶させることができ、窓神経素子
回路を用いることにより、多重化された記憶を読み出す
ことができる連想記憶装置を実現できる。また、窓神経
素子回路を用いることにより、正確な思考は順序立てて
展開し、直観的な思考は論理をジャンプさせるという人
間の思考を模擬する思考模擬装置を構成することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例における窓神経素子回路
のブロック図
【図2】同実施例における窓神経素子回路の窓非線形変
換回路の入出力特性の一例を示す概念図
【図3】同実施例における窓神経回路網演算部のブロッ
ク図
【図4】同実施例における連想記憶装置のブロック図
【図5】(a)自己相関記憶法を用いた場合の内部状態
信号の分布を示す概念図 (b)符号反転記憶法を用いた場合の内部状態信号の分
布を示す概念図 (c)多重記憶法を用いた場合の内部状態信号の分布を
示す概念図
【図6】(a)2つのレベルの記憶信号からなる入力信
号が与えられた場合の内部状態信号の分布を示す概念図 (b)レベル2の記憶信号を読み出せるように窓を広く
とった場合の窓非線形関数を表す概念図 (c)レベル1の記憶信号を読み出せるように窓を狭く
とった場合の窓非線形関数を示す概念図
【図7】本発明の第2の実施例における窓非線形関数
【図8】本発明の第2の実施例における連想記憶装置の
ブロック図
【図9】本発明の第3の実施例における連想記憶装置の
ブロック図
【図10】本発明の第3の実施例における読みだし判定
部のブロック図
【図11】本発明の第3の実施例における思考模擬装置
の時系列信号の読みだしを説明するための概念図
【図12】本発明の第3の実施例における思考模擬装置
を組み合わせた高度思考模擬装置の概念図
【図13】従来の神経素子回路のブロック図
【図14】従来の神経素子の非線形変換回路の入出力特
性関数を示す図
【図15】従来の神経回路網演算部のブロック図
【図16】従来の連想記憶装置のブロック図
【符号の説明】
1 窓神経回路網演算部 2 入力制御部 3 多重記憶結合荷重書換部 4 窓制御部 5 出力整形部 6 出力規格部 7 信号混合部 8 神経回路網演算部 9 自己相関結合荷重書換部 10 窓神経素子回路 11 内部状態計算回路 12 窓非線形変換回路 20 読みだし判定部 21 第1判定信号計算回路 22 第2判定信号計算回路 23 閾値処理回路 24 閾値処理回路 25 積演算回路 50 神経素子回路 52 非線形変換回路 101 入力端子 102 出力端子 103 結合荷重書換端子 104 入力端子 105 窓制御端子 106 内部状態出力端子 201 外部入力端子 202 記憶信号入力端子 203 記憶レベル設定端子 204 外部出力端子
フロントページの続き (56)参考文献 特開 平6−131321(JP,A) 吉澤、森田、甘利,「非単調特性をも つ神経素子を用いた自己相関型連想記憶 の記憶容量」,電子情報通信学会技術研 究報告,日本,社団法人電子情報通信学 会・発行,1992年 1月18日,Vol. 91,No.414(NC91−82〜97),p p.57−64,特許庁CSDB文献番号: CSNT199900639007 森田、吉澤、中野,「非単調ダイナミ クスを用いた構造を持つパターンの連想 記憶」,電子情報通信学会論文誌,日 本,社団法人電子情報通信学会・発行, 1992年11月25日,Vol.J75−D−I I,No.11,pp.1884−1891,特許 庁CSDB文献番号:CSNT 199800729014 掛谷、金道,「自己相関行列による連 想記憶における記憶法の改良」,電子情 報通信学会技術研究報告,日本,社団法 人電子情報通信学会・発行,1994年 7 月25日,Vol.94,No.182(NC 94−24〜31),pp.9−16,特許庁C SDB文献番号:CSNT199901700002 (58)調査した分野(Int.Cl.7,DB名) G06N 1/00 - 7/00 G06G 7/60 JICSTファイル(JOIS) CSDB(日本国特許庁) INSPEC(DIALOG)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 情報を結合荷重により多重に記憶し、多
    重化した記憶信号を読み出す連想記憶装置において、外
    部入力信号から入力信号を計算する入力制御部と、入力
    された窓制御信号により窓の中心値とその幅が制御され
    る入出力特性関数を用いて、前記入力信号と結合荷重と
    の積和演算により求めた内部状態信号を非線形変換した
    出力信号と、前記内部状態信号を出力する窓神経素子
    回路を並列に接続した窓神経回路網演算部と、前記多重
    化された記憶信号の多重化成分に応じ読みだす記憶信
    号のレベルを指定する読みだしレベル設定信号と前記内
    部状態信号とを受けて、前記レベルに反映した記憶信号
    を取り出すための前記窓神経素子回路の入出力特性関数
    を取り出すレベルが高くなるほど窓の中心値の絶対値が
    大きくなるように設定する窓制御信号を出力する窓制御
    部と、入力される記憶信号に基づいて前記窓神経素子回
    路の結合荷重を書き換える多重記憶荷重結合書換部とを
    有することを特徴とする連想記憶装置。
  2. 【請求項2】 情報を結合荷重により多重に記憶し、多
    重化した記憶信号を読み出す連想記憶装置において、外
    部入力信号から入力信号を計算する入力制御部と、入力
    された窓制御信号により窓の中心値とその幅が制御され
    る入出力特性関数を用いて、前記入力信号と結合荷重と
    の積和演算により求めた内部状態信号を非線形変換した
    出力信号と、前記内部状態信号を出力する窓神経素子
    回路を並列に接続した窓神経回路網演算部と、前記多重
    化された記憶信号の多重化成分に応じ読みだす記憶信
    号のレベルを指定する読みだしレベル設定信号と前記内
    部状態信号とを受けて、前記レベルに反映した記憶信号
    を取り出すための前記窓神経素子回路の入出力特性関数
    を取り出すレベルが高くなるほど窓の中心値の絶対値が
    大きくなるように設定する窓制御信号を出力する窓制御
    部と、入力される記憶信号に基づいて前記窓神経素子回
    路の結合荷重を書き換える多重記憶荷重結合書換部と、
    前記入力制御部からの入力信号と前記窓神経回路網演算
    部から出力される出力信号とから混合信号を出力する信
    号混合部と、前記混合信号を入力が正ならば1をそれ以
    外は−1を出力する符号関数により非線形変換した出力
    信号を出力する神経回路網演算部とを有することを特徴
    とする連想記憶装置。
  3. 【請求項3】 多重記憶荷重結合書換部は、記憶信号S
    (m)=(S1(m),…,SN(m))、m=1〜Mが与えられ
    たとき、結合荷重wijを 【数1】 と設定することを特徴とする請求項1または2に記載の
    連想記憶装置。
  4. 【請求項4】 内部状態信号を受けて、外部出力信号が
    記憶信号であるか否かを判定する読みだし判定信号を出
    力する読みだし判定部を付加したことを特徴とする請求
    項1から3のいずれかに記載の連想記憶装置。
  5. 【請求項5】 読みだし判定部は、前記内部状態信号の
    平方和に基づいて読みだし判定をすることを特徴とする
    請求項4記載の連想記憶装置。
  6. 【請求項6】 読みだし判定部は、内部状態信号の絶対
    値と読みだしレベル設定信号との差の平方和に基づいて
    読みだし判定をすることを特徴とする請求項4記載の連
    想記憶装置。
  7. 【請求項7】 読みだし判定部は、内部状態信号の平方
    和と、内部状態信号絶対値と読みだしレベル設定信号と
    の差の平方和とに基づいて読みだし判定をすることを特
    徴とする請求項6記載の連想記憶装置。
  8. 【請求項8】 外部入力信号から入力信号を計算する入
    力制御部と、入力された窓制御信号により窓の中心値と
    その幅が制御される入出力特性関数を用いて、前記入力
    信号と結合荷重との積和演算により求めた内部状態信号
    非線形変換した出力信号と、前記内部状態信号を出
    力する窓神経素子回路を並列に接続した窓神経回路網演
    算部と、前記内部状態信号と前記多重化された記憶信号
    の多重化成分に応じ読みだす記憶信号のレベルを指定
    する読みだしレベル設定信号とを受けて、前記レベルに
    反映した記憶信号を取り出すための前記窓神経素子回路
    入出力特性関数を取り出すレベルが高くなるほど窓の
    中心値の絶対値が大きくなるように設定する窓制御信号
    を出力する窓制御部と、前記出力信号の時系列相関によ
    り前記窓神経素子回路の結合荷重を求め記憶する情報相
    関記憶部とを有することを特徴とする思考模擬装置。
  9. 【請求項9】 外部入力信号から入力信号を計算する入
    力制御部と、入力された窓制御信号により窓の中心値と
    その幅が制御される入出力特性関数を用いて、前記入力
    信号と結合荷重との積和演算により求めた内部状態信号
    非線形変換した出力信号と、前記内部状態信号を出
    力する窓神経素子回路を並列に接続した窓神経回路網演
    算部と、前記多重化された記憶信号の多重化成分に応じ
    読みだす記憶信号のレベルを指定する読みだしレベル
    設定信号と前記内部状態信号とを受けて、前記レベルに
    反映した記憶信号を取り出すための前記窓神経素子回路
    入出力特性関数を取り出すレベルが高くなるほど窓の
    中心値の絶対値が大きくなるように設定する窓制御信号
    を出力する窓制御部と、入力された記憶信号の時系列相
    関により前記窓神経素子回路の結合荷重を求め記憶する
    情報相関記憶部と、前記入力制御部からの入力信号と前
    記窓神経回路網演算部から出力される出力信号とから混
    合信号を出力する信号混合部と、前記混合信号を入力が
    正ならば1をそれ以外は−1を出力する符号関数により
    非線形変換した出力信号を出力する神経回路網演算部と
    を有することを特徴とする思考模擬装置。
  10. 【請求項10】 請求項1から7のいずれかに記載され
    た連想記憶装置または請求項8または9記載の思考模擬
    装置のいずれか2つ以上を組み合わせて構成されること
    を特徴とする思考模擬装置。
JP26956794A 1994-11-02 1994-11-02 連想記憶装置及び思考模擬装置 Expired - Fee Related JP3289517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26956794A JP3289517B2 (ja) 1994-11-02 1994-11-02 連想記憶装置及び思考模擬装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26956794A JP3289517B2 (ja) 1994-11-02 1994-11-02 連想記憶装置及び思考模擬装置

Publications (2)

Publication Number Publication Date
JPH08129539A JPH08129539A (ja) 1996-05-21
JP3289517B2 true JP3289517B2 (ja) 2002-06-10

Family

ID=17474167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26956794A Expired - Fee Related JP3289517B2 (ja) 1994-11-02 1994-11-02 連想記憶装置及び思考模擬装置

Country Status (1)

Country Link
JP (1) JP3289517B2 (ja)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
吉澤、森田、甘利,「非単調特性をもつ神経素子を用いた自己相関型連想記憶の記憶容量」,電子情報通信学会技術研究報告,日本,社団法人電子情報通信学会・発行,1992年 1月18日,Vol.91,No.414(NC91−82〜97),pp.57−64,特許庁CSDB文献番号:CSNT199900639007
掛谷、金道,「自己相関行列による連想記憶における記憶法の改良」,電子情報通信学会技術研究報告,日本,社団法人電子情報通信学会・発行,1994年 7月25日,Vol.94,No.182(NC94−24〜31),pp.9−16,特許庁CSDB文献番号:CSNT199901700002
森田、吉澤、中野,「非単調ダイナミクスを用いた構造を持つパターンの連想記憶」,電子情報通信学会論文誌,日本,社団法人電子情報通信学会・発行,1992年11月25日,Vol.J75−D−II,No.11,pp.1884−1891,特許庁CSDB文献番号:CSNT199800729014

Also Published As

Publication number Publication date
JPH08129539A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
EP0493292A2 (en) Look-ahead method and apparatus for predictive dialing using a neural network
US5131073A (en) Neuron unit and neuron unit network
CN113253336B (zh) 一种基于深度学习的地震预测方法和系统
JP3289517B2 (ja) 連想記憶装置及び思考模擬装置
CN111354374A (zh) 语音处理方法、模型训练方法及电子设备
Ren-Mu et al. Comparison of dynamic load modeling using neural network and traditional method
US5481646A (en) Neuron unit and neuron unit network
Zimmermann et al. Modeling dynamical systems by recurrent neural networks
Choi et al. A constructive approach for nonlinear system identification using multilayer perceptrons
JPH096881A (ja) ニューラルネットワーク
JPH05507168A (ja) ニューラルネットで使用される重み付け加算用容量性構造
CN113283986B (zh) 算法交易系统及基于该系统的算法交易模型的训练方法
JP3232595B2 (ja) ニューラルネットワークの学習データ記憶装置
JPH0561843A (ja) ニユーラルネツトワーク装置
JP3083677B2 (ja) 波形生成装置
JPH09138786A (ja) ニューラルネットワークの学習装置
Mussa-Ivaldi et al. Networks that approximate vector-valued mappings
US6212478B1 (en) Computer program for rapid estimation of system values from redundant conflicting measurements
JP3151857B2 (ja) 学習機能付き推論装置
Hathaway et al. Fusing heterogeneous fuzzy data for clustering
JPH0744513A (ja) 直列結合型リカレントニューラルネットワークの学習方式
JPH06301663A (ja) 直列結合型リカレントニューラルネットワークの学習方式
JPH07152714A (ja) 部分線形回帰モデル
CN114492212A (zh) 低压配电网动态增容方法、装置、终端及存储介质
JPH04299443A (ja) ニューラルネットワークの学習方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees