JPS5964890A - Display control system - Google Patents

Display control system

Info

Publication number
JPS5964890A
JPS5964890A JP57175497A JP17549782A JPS5964890A JP S5964890 A JPS5964890 A JP S5964890A JP 57175497 A JP57175497 A JP 57175497A JP 17549782 A JP17549782 A JP 17549782A JP S5964890 A JPS5964890 A JP S5964890A
Authority
JP
Japan
Prior art keywords
type
character
characters
display
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57175497A
Other languages
Japanese (ja)
Inventor
中辻 晴雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57175497A priority Critical patent/JPS5964890A/en
Publication of JPS5964890A publication Critical patent/JPS5964890A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 く技術分野〉 本発明は、CRTを表示装置としてもつ日本語ワード・
プロセッサ、パーソナル・コンピュータ等に於て、上記
CRTの画面上に、画素構成の異なる文字(走査線方向
の画素数が異なる文字。漢字とASCII/JIS文字
等)を混在させて表示させる場合の表示制御方式に関す
るものである。
[Detailed Description of the Invention] Technical Field> The present invention provides a Japanese word and language computer using a CRT as a display device.
Display when characters with different pixel configurations (characters with different numbers of pixels in the scanning line direction, kanji and ASCII/JIS characters, etc.) are mixed and displayed on the CRT screen of a processor, personal computer, etc. This concerns the control method.

〈従来技術〉 従来の表示制御方式として、表示用のビデオ・メモリに
各文字のドツト・パターンを書き込み、そのパターンを
その一!、′!f、表示させる方式があるが、この方式
は、ビデオ・メモリの容量が大きくなると共に、画面の
変更に時間がかかるという欠点があった。
<Prior art> As a conventional display control method, a dot pattern of each character is written in a video memory for display, and that pattern is used as one of the dot patterns. ,′! f. There is a display method, but this method has the disadvantage that the capacity of the video memory is large and it takes time to change the screen.

〈発明の目的〉 本発明は上記従来方式の欠点を除去でき、ビデオ・メモ
リの容量を小さく、且つ表示画面の変更を高速で行うこ
とができる表示制御方式を得ることを目的としてなされ
たものである。
<Object of the Invention> The present invention has been made with the object of obtaining a display control method that can eliminate the drawbacks of the above-mentioned conventional methods, reduce the capacity of the video memory, and change the display screen at high speed. be.

〈実施例〉 以下、実施例に基づいて本発明の詳細な説明する0 実施例のブロック図を第1図に、ビデオ・メモリ(V−
RAM)の構成を第2図に、V−RAM上でのコード割
付けを第3図に、V−RAMへのコード設定方法を第4
図に示す。
<Embodiment> The present invention will be described in detail below based on an embodiment. A block diagram of the embodiment is shown in FIG.
Figure 2 shows the configuration of the V-RAM (RAM), Figure 3 shows the code assignment on the V-RAM, and Figure 4 shows the code setting method on the V-RAM.
As shown in the figure.

この実施例は、画素構成の異なるASCII文字(8×
8又はgx+6)と漢字(+6XI6)を混在させて表
示させる場合の例であるが、混在した画面構成は、例え
ば、第5図に示すようなものとなる0 第1図に於て、1は汎用のCRTコントローラでアリ、
システム・バス11よす、表示フォーマントを設定する
ことにより、表示アドレス21゜ラスター・アドレス2
2及び水平・垂直の同期信号23を出力する。2,3は
ビデオ・メモリV−RAM(A)、V−RAM(B)で
あり、本実施例では、8×8画素換算にて2000文字
表示可能として、V−RAM(A)、V−RAM(B)
は各々2に×8ビy′ ト構成のRAMである。第2図
に於て、(1)はシステム・バスよりのマツプ、(2)
は表示時のマツプである。
This example uses ASCII characters (8×
8 or gx+6) and kanji (+6 All you need is a general-purpose CRT controller.
By setting the system bus 11 and display format, display address 21° raster address 2
2 and horizontal/vertical synchronization signals 23. 2 and 3 are video memories V-RAM (A) and V-RAM (B). In this embodiment, 2000 characters can be displayed in terms of 8 x 8 pixels, and RAM(B)
are RAMs each consisting of 2×8 y' bits. In Figure 2, (1) is a map from the system bus, (2)
is the map when displayed.

CRTに文字を表示させるためには、V−RAM(A)
2 、 V−RAM(B)3に、表示させる文字のコー
ドを書き込む必要があるが、ASCII文字256種、
漢字はJIS第1水準の2965文字とし、第3図に示
すビット割付けとする。文字を表わすDo ”DI+以
外に、ASCII文字か漢字かを区別するビy )A/
K(ASCI I文字であれば、A//に−0、漢字で
あれば、’/に=1とする)と、漢字の画素を左半分と
右半分とに割り、それを区別するピッ) L/R(左半
分であれば、’/R−0、右半分であれば、’/R=1
とする)とを付加したビット割付けとなっている。なお
、残りの2ピントは、属性情報の記憶等に用いられる。
In order to display characters on the CRT, V-RAM (A)
2. It is necessary to write the code of the character to be displayed in V-RAM (B) 3, but there are 256 types of ASCII characters,
The kanji characters are 2965 characters of JIS level 1, and the bit allocation is shown in FIG. In addition to Do ``DI+, which represents characters, distinguish between ASCII characters and Kanji characters.)A/
K (if it is an ASCI I character, set -0 to A//, if it is a Kanji, set = 1 to '/) and the pixel that divides the pixels of the Kanji into the left half and the right half and distinguishes between them) L/R (for the left half, '/R-0, for the right half, '/R=1
) is added to the bit allocation. Note that the remaining two pinpoints are used for storing attribute information, etc.

V−RAMへのコード設定方法は、第4図に示すとおり
であり、ASCII文字1字は2バイト構成、漢字1字
は4バイト構成となっている。ASCII文字の場合、
V−RAM(B)に於てはA/にのビットのみ有効とな
る。
The method of setting codes to the V-RAM is as shown in FIG. 4, where one ASCII character consists of 2 bytes, and one Kanji character consists of 4 bytes. For ASCII characters,
In V-RAM (B), only the bit A/ is valid.

以上のようなフォーマットで、V−RAM上に、表示す
る文字のコードを書き込む。
The code of the character to be displayed is written on the V-RAM in the format described above.

次に、このV−RAMのコードに基づき、CRT上に文
字を表示する方法であるが、第1図のCRTコントロー
ラ1の設定を行い、表示アドレスは、水平方向は画素数
の少ないASCII文字に合わせ8ビツトで1つのアド
レスとし、垂直方向は画素数の多い漢字に合わせ16ラ
スターで1つのアドレスが出力されるように設定する。
Next, the method of displaying characters on a CRT based on this V-RAM code is to set the CRT controller 1 shown in Figure 1, and set the display address to ASCII characters with a small number of pixels in the horizontal direction. A total of 8 bits is used as one address, and in the vertical direction, settings are made so that one address is output with 16 rasters according to the kanji character with a large number of pixels.

このようにCRTの表示フォーマットを設定することに
より、表示アドレス21とラスター・アドレス22とが
、このコントローラ1より出力される。コントローラ1
より出力された表示アドレスにてV−RAM上のコード
が出力され、4,5のキャラクタ・ジェネレータ(RO
M)にてビット・イメージに展開されるが、V−RAM
(B)8の〜乍ビット出力に基づきチップ・セレクト回
路6により、ASCIIキャラクタ・ジェネレータ4と
漢字キャラクタ・ジェネレータ5のどちらかが選択され
、またJ−/Rビットにより、漢字の画素の左半分を表
示するが、右半分を表示するかが選択される。第1図の
7は、ASCII文字の画素が8×8の場合、CRTコ
ントローラ1より出力される画素の単位が8×16であ
るため、下半分の8×8の画素のドツトを消去するだめ
の不要ドツト消去回路である。
By setting the display format of the CRT in this way, the display address 21 and raster address 22 are output from the controller 1. Controller 1
The code on the V-RAM is output at the display address output from the character generator 4 and 5 (RO
M) is developed into a bit image, but V-RAM
(B) The chip select circuit 6 selects either the ASCII character generator 4 or the Kanji character generator 5 based on the ~8 bit output, and the J-/R bit selects the left half of the Kanji pixel. is displayed, but it is selected whether to display the right half. 7 in Figure 1 indicates that when the pixels of an ASCII character are 8 x 8, the pixel unit output from the CRT controller 1 is 8 x 16, so it is necessary to erase the 8 x 8 pixel dots in the lower half. This is an unnecessary dot erasing circuit.

以上のようにしてキャラクタ・ジェネレータ4゜5より
出力された、表示すべきビット・イメージ・データの8
ビツトを、CRT表示装置のフォーマットに合わせるた
め、パラレル8ビツトよりシリアル・ビットに変換する
パラレル/シリアル変換回路8を通して、CRT表示装
置のビデオ信号入力端子31に接続する。同期信号は、
CRTコントローラ1より直接、CRT表示装置の同期
信号入力端子32に供給されている。
8 of the bit image data to be displayed outputted from the character generator 4.5 as described above.
The bits are connected to the video signal input terminal 31 of the CRT display through a parallel/serial conversion circuit 8 which converts the parallel 8 bits into serial bits in order to match the format of the CRT display. The synchronization signal is
The signal is directly supplied from the CRT controller 1 to the synchronizing signal input terminal 32 of the CRT display device.

以上のようにして、CRT画面上に、画素構成の異なっ
た文字を混在させて表示させることが可能と々る。
In the manner described above, it is possible to display a mixture of characters with different pixel configurations on a CRT screen.

なお、この実施例では、ビデオ・メモリ2,3への書込
みをコントローラ!より行っているが、コントローラ1
よりの表示アドレス・バスとシステム・バスとをマルチ
プレクサ等にて切り換え、システム・バスより書き込む
ことも可能である。
Note that in this embodiment, writing to the video memories 2 and 3 is performed by the controller! Controller 1
It is also possible to switch between the display address bus and the system bus using a multiplexer or the like, and write from the system bus.

〈効 果〉 以−に詳細に説明したように、本発明の表示制御方式は
、CRT画面上の同一行中に、走査線方向の画素数がそ
れぞれN及びIL−M (N :正整数、M:2以上の
正整数)である第1種文字及び第2種文字を混在させて
表示させるだめの表示制御方式に於て、上記第1種文字
を示すコード及び上記第2種文字をM等分した各部分を
示すM個のコードを、表示される順序に従って順次ビデ
オ・メモリに記憶させ、表示時に於ては、上記ビデオ・
メモリより上記各コードを、コード単位に順次読み出し
、キャラクタ・ジェネレータにより、上記第1種文字の
ドツト・パターン又は上記第2種文字の所定部分のドツ
ト・パターンに変換してCRTに供給することにより、
CRT画面上の同一行中に上記第1種文字及び第2種文
字を混在させて表示させるようにしたことを特徴とする
ものであり、本発明によれば、画素構成が異なる文字を
CRT上に混在させて表示する場合、ビデオ・メモリの
容量を小さくでき、且つ画面変更を高速で行うことがで
きる表示制御方式を得ることができるものである。
<Effects> As explained in detail below, the display control method of the present invention allows the number of pixels in the scanning line direction to be N and IL-M (N: positive integer, M: A positive integer of 2 or more) In a display control method that does not display a mixture of type 1 and type 2 characters, the code indicating the type 1 character and the type 2 character are M codes indicating each equally divided portion are sequentially stored in the video memory in the order in which they are displayed.
By sequentially reading out each code from the memory in code units, converting it into a dot pattern of the first type character or a dot pattern of a predetermined part of the second type character using a character generator, and supplying the dot pattern to the CRT. ,
The present invention is characterized in that the above-mentioned type 1 characters and type 2 characters are mixed and displayed on the same line on the CRT screen, and according to the present invention, characters with different pixel configurations can be displayed on the CRT screen. In the case of displaying a mixture of images, it is possible to obtain a display control method that can reduce the capacity of the video memory and can change the screen at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は同実
施例に於けるビデオ・メモIJ(V−RAM)の構成を
示す図、第3図は同V−RAM上でのコード割付けを示
す図、第4図は同■−RAMへのコード設定方法を示す
図、第5図はASCII文字と漢字が混在した画面構成
を示す図である。 符号の説明 1:CRTコントローラ、2.3=ビデオ・メモリ、4
:ASCIIキャラクタ・ジェネレータ、5:漢字キャ
ラクタ・ジェネレータ、6:チップ・セレクト回路、7
:不要ドツト消去回路、8:パ−7し、n、 /シリア
ル変換回路、I I ニジステム・バa21:表示アド
レス、22ニラスター・アトlう レス、23:水平・垂直の同期信号、3I:ビデオ信号
入力端子、32:同期信号入力端子。 代理人 弁理士 福 士 愛 彦(他2名)区    
      U 〜         〜 悼         餘 手続補正書(方式) (1,Y許庁            殿)菫、事イ〆
1の表示 特願昭57−175497 2、発明の名称 表示制御方式 3 補11をする者 事件との関係   特許出願人 4、代 理 人 住 所  8545大阪市阿倍野区長池町22番22号
昭和58年2月22日 6、補11の対象 明細書及び図面 7補正の内容 明細書及び図面の浄書(内容に変更なし)以   」二 1549−
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of the video memo IJ (V-RAM) in the same embodiment, and FIG. 3 is a diagram showing the configuration of the video memo IJ (V-RAM) in the same embodiment. FIG. 4 is a diagram showing a code assignment method, FIG. 4 is a diagram showing a method of setting codes to RAM, and FIG. 5 is a diagram showing a screen configuration in which ASCII characters and Chinese characters are mixed. Code explanation 1: CRT controller, 2.3 = video memory, 4
:ASCII character generator, 5: Kanji character generator, 6: Chip select circuit, 7
: Unnecessary dot erase circuit, 8: Part 7, n, /Serial conversion circuit, II system bar a21: Display address, 22 star address, 23: Horizontal/vertical synchronization signal, 3I: Video Signal input terminal, 32: Synchronous signal input terminal. Agent Patent attorney Aihiko Fukushi (and 2 others) Ward
U ~ ~ Mourning Procedural Amendment (Method) (1, Mr. Y License Office) Sumire, Matter A. Patent Application No. 175497 of 1983 2. Invention Name Display Control System 3 Supplement 11 Related Patent Applicant 4, Agent Address 22-22 Nagaike-cho, Abeno-ku, Osaka 8545 February 22, 1982 No change) 21549-

Claims (1)

【特許請求の範囲】 1、cRT画面上の同一行中に、走査線方向の画素数が
それぞれN及びN−M(N:正整数、M:2以上の正整
数)である第1種文字及び第2種文字を混在させて表示
させるだめの表示制御方式に於て、 上記第1種文字を示すコード及び上記第2種文字をM等
分した各部分を示すM個のコードを、表示される順序に
従って順次ビデオ・メモリに記憶させ、表示時に於ては
、」−記ビデオ・メモリより上記各コードを、コード単
位に順次読み出し、キャラクタ・ジェネレータにより、
上記第1種文字のドツト・パターン又は上記第、2種文
字の所定部分のドツト・パターンに変換してCRTに供
給することにより、CR7画面上の同一行中に上記第1
種文字及び第2種文字を混在させて表示させるようにシ
1.たことを特徴とする表示制御方式。
[Claims] 1. Type 1 characters whose number of pixels in the scanning line direction is N and N-M (N: positive integer, M: positive integer greater than or equal to 2) in the same line on the cRT screen, respectively. In a display control method for displaying a mixture of type 2 characters, a code indicating the type 1 character and M codes indicating each part of the type 2 character divided into M equal parts are displayed. The codes are sequentially stored in the video memory according to the order in which they are displayed, and at the time of display, the above codes are sequentially read out code by code from the video memory, and a character generator is used to display the codes.
By converting the dot pattern of the first type character or the dot pattern of a predetermined portion of the second type character and supplying it to the CRT, the first type character can be displayed in the same line on the CR7 screen.
1. To display a mixture of type 2 characters and type 2 characters. A display control method characterized by:
JP57175497A 1982-10-04 1982-10-04 Display control system Pending JPS5964890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57175497A JPS5964890A (en) 1982-10-04 1982-10-04 Display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57175497A JPS5964890A (en) 1982-10-04 1982-10-04 Display control system

Publications (1)

Publication Number Publication Date
JPS5964890A true JPS5964890A (en) 1984-04-12

Family

ID=15997069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57175497A Pending JPS5964890A (en) 1982-10-04 1982-10-04 Display control system

Country Status (1)

Country Link
JP (1) JPS5964890A (en)

Similar Documents

Publication Publication Date Title
JPS6049391A (en) Raster scan display system
JPS5964890A (en) Display control system
JPS60144789A (en) Character/graphic display controller
JPS59143194A (en) Image display
JPS6134155B2 (en)
JPS61200580A (en) Bit map display control system
JPS59148089A (en) Agate character centering apparatus
JPS58194090A (en) Display unit
JPS6347908Y2 (en)
JPS59220785A (en) Crt display unit
JPS5971090A (en) Japanese word processor
JPS6145686A (en) Printer controller
JPS6250891A (en) Kanji display control system
JPS5967585A (en) Display controller
JPH0126071B2 (en)
JPS60126694A (en) Cursor display for graphic display
JPS58116581A (en) Display unit
JPS5858673B2 (en) Variable size character display method
JPS59148091A (en) Character graphic display unit
JPS63132281A (en) Character size expanding conversion display control system
JPS6161117B2 (en)
JPS63195696A (en) Fast lithography
JPS5944088A (en) Compound display
JPS5859491A (en) Graphic japanese character display system
JPS6115185A (en) Display decoration controller