JPS5963843A - デ−タパツク放送網に対するアクセスポイント - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ枝素分野） 、＋発明はデータパンク（ｄａｔａ　ｐａｃｋまたはｄ
ａｔａｐａｃｋｅｔ　）放送網に対するアクセスポイン
トの構成に関し　更に詳細にはＤＩＤＯＮ放送網に関す
る。

（背３：１−枝術） 米国とＩ’ｊ　、’、’Ｉ第４，０５８，８３０号及び
第４，１１５．８ｆｔ２号にはデータバック放送システ
ムがその種々の実施例と共に記・１表されている。この
ような放送システムはフランスの公営放送会社°“テレ
ディフュージョン・ア・フランス（Ｔｅ１５ｄｉｆｆｕ
ｓｉｏｎ　ｄｅ　Ｆｒａｎｃｅ　）”によって設置され
、“ＤｒＤＯＮシステム″として知られている。

テクニカルｅレビュー　　”　ＲａｄｉｏｄｉｆＦｕｓ
ｉｏｎ　−Ｔｅ１５ｖｉｓｉｏｎ”　　Ｎｏ、　６０　
、　１９７９年１１月＝１２月、中のＹ、　Ｎｏ１ｒｅ
ｌ　ｐの“Ｃｏ’ｎ５ｔｔｕｃＨｏｎ　ｄ’ｕｎ　ｒ≦
５ｅａｕ　ｄｅｄｏｎｎ６ｅｓ　ｐａｒ　ｐａｑｕｅｔ
ｓ　：ｌｅ　ｐｏｉｎｔ　ｄ　ａｃｃｅｓ　Ｄ　Ｉ　Ｄ
ＯＮ゛には、ヒデオーデータ多重化装置の最近のＩｆま
しい発Ｄ（の解析がｒＤＩＤＯＮシステムに対するアク
セスは、すなわちその人力及び出力は、組の人力と一組
の出力との間の多くの接続を確１シーする°“アクセス
ポイント　（ａｃｃｅｓｓ　ｐｏｉｎｔ　）　”と称さ
れる、交換ノート　（ｓｗｉｔｃｈｉｎｇ　ｎｏｄｅ　
）内に設けられた特別なカプラを介して処理されるべき
である。」との結論と共になされている。特にに記文献
に記載されているアクセスポイン１は、゛マルチパス型
゛のパスを介して接続される、　・組のネットワークカ
プラ、ＤＩ　ＤＯＮシステムカブラ、１ニメモリ及びセ
ンターユニ】・トより構成される。カプラ制御ソフトウ
ェアに加えて、多くのサブルーチンが、主メモリとの交
換をＨ（ｒｅとするために各ネットワークカプラ内に確
１＞−される。インターネットワーク通信はバーチュア
ルチャネルを介して確）′１．される。伝送データがど
こに記憶されても、＋メモリはバーチュアルチャネルを
介して確立される接続を表わす接続テーブルを有する。

（発明の課題） 本発明の目的は、このようなデータ放送網の送信装置に
使用できるアクセスポイントの構成を提供することにあ
る。

チータフ１ン送網は時分割モードで多数のソースの役；
１；１１をしなければならない。これらのソースはその
スループント及びインテリジェンスに対して非常に異な
った特徴を有する。あるソースに対しては例えばＸ２５
のごとき高レベルプロトコルの制御か費求され、その他
のソースに対してはメツセージを循環的に放送するため
の放送網にバッフアメ士りか費求ネれる。放送網の特定
サイトにおいて接続されるべきソースの数は広い範囲内
で変化されることかできる。

本発明の特徴によれば、バスを介して接続される多数の
モジュールを有し、該モジュールは特に他のモジュール
のセンターの一般的機能を保証する中央処理モジュール
から成り、データバックをｆ′＃るためのマルチプレク
サモジュールは、種々のネ７＋・ワークアクセスカプラ
において形成され、挿入変調モジュールはマルチプレク
サモジュールの出力にＩＩ′１接接続水接続と共に放送
網及び制御兼監視部との整合性を確実にするごとき分割
型インテリジェンスアクセスポイントの構成が提供され
る。

本発明の別の特徴によれば、アクセスポイントは、バス
を介して接続される、複数のカプラ、バ・ンファメモリ
及び中央制御ユニットを共働し、各カプラは複数のデー
タソースに接続され、バッファメモリは放送網の送信装
置に接続され、−・組のサブルーチンがバッファメモリ
との交換を＋１丁能にする制御ソフトウェアと共に各カ
プラにおいて肥土〇され、中央制御ユニットのメモリが
、時分割モードにおけるカプラとバッフ７メモリとの１
川に確）ｌ゛された接続を表わす接続テーブルと、カプ
ラと該カプラに接続されるソースとの間の相！ｆ接続の
カプラごとのサブルーチンを包含する。

（発明の構成及び作用） 以ド木発明の実施例を図面を参照して詳細に説明する。

第１図に示すアクセスポイントは、センタープロセッサ
ＭＰＣ、マルチプレクサＭＸ、多数のアクセスカプラＣ
１〜Ｃｎ、これらの回路を連結するバスＭＢ、センター
プロセッサＭＰＣに接続される制１Ｊ１１　）ｅ　Ｗｉ
視郡部０ＣＣ１びにマルチプレクサＭＸと使用される放
送網との１１１１に設けられる変調回路ＭＯＤから構成
されている。実際には、プリ７′１回路カードがＭＰＣ
，ＯＣＣ，ＭＸ、Ｃ１〜Ｃｎ及びＭＯＤの各回路のため
に設けられている。

ハスＭＢは米国のＩＮ置社製のＭＵＬＴＩＢＵＳ式のも
のである。

人力カプラＣＸを第２図に示す。構造的にはこの人力カ
プラＣｘは８個の入力マイクロコンピュータカートであ
る。８個の入力は４個の直列入力ＥＳＩ−ＥＳ４と４個
の並列人力ＥＰＩ−ＥＰ４から成る。直列人力ＥＳＩ−
ＥＳ’４はＣＣＩＴＴスタンダーＩ：’Ｖ２４を満たし
、一方、並列人力ＥＰｉ−ＥＰ４はフランス国特許第２
，２８８，３０８号に記載されているデータ処理リエゾ
ーンを満たしている。

カプラＣｘは、ダブルアクセス分割メモリＭＣ，、マイ
クロプロセッサＭＯＰつ、ランダムアクセスメモリＲＡ
Ｍｘ、　　リードオンリメモリＲＯＭ０、割込み回路Ｉ
ＮＴＥＲＸ、クロックＣＬ。

接点ＳＷ、、的列入力ＥＳＩ−ＥＳ４にそれぞれ接続さ
れる直列アクセス回路ＣＡＳＩ−ＣＡＳ４、及び並列人
力ＥＰＩ−ＥＰ４にそれぞれ接続される並列アクセス−
１路ＣＡＰＩ−ＣａＦ２から構成される。分割メモリＭ
ＣＸはローカルアクセス回路ＣＡＬＸ及びジェネラルア
クセス回路ＣＡＧつと関連している。（メモリＭＣＸに
関して、外側方向に対して、ローカルアクセス回路ＣＡ
Ｌ、はローカルバスＢ８を介して当該カプラの他の回路
と接続され、ジェネラルアクセス回路ＣＡＧ、はマルチ
パスＭＢに接続されている。−力内側力向に対しては、
回路ＣＡＬＸ及びＣＡＧ、、はメモリＭＣＸに接続され
ている。そして、回路ＣＡＬ、及びＣＡＧ、の各制御人
力は、マルチパスＭＢと接続されている制御回路ＣＧＭ
Ｘの対応出力に接続されている。

メモリＭＣＸは、バスＢＸ及び回路ＣＡＬ、を介してプ
ロセッサＭＵＰ、によってアドレスされるか、あるいは
マルチパスＭＢを介して当該アクセスポイントの他のモ
ジュールのプロセッサによってアＩ・レスｙれる。後者
の場合、カプラはスレーブモーＩ・で動作する。更に、
回路ＣＡＧ、は、記憶装置もしくは人力／出力装置のご
とき外部資０；１へのアクセスのためにカプラをマスタ
ーモードでマルチハスにアクセスｌｌ）能にする。

−１１１込み回路Ｉ　ＮＴＥＲＸは、８個のアクセス人
力ＥＳＩ−ＥＳ４及びＥＰＩ−ＥＰ４のうちの１つに関
する入データの検出な可能とする。りｂ７りＣＬＸは直
列人力ＥＳＩ−ＥＳ４の動作に必要なビット周波数を発
生する。マイクロ接点ｓｗ８のグループは文字の長さ、
要素ＳＴＰのナンバー、パリティのごとき直列人力ＥＳ
Ｉ−ＥＳ４の動作パラメータを自在に変化させる。

ランダムアクセスメモリＲＡＭＸは純粋にローカルなカ
プラデータを記憶するために使用され、分％ｌｌメモリ
ＭＣ，が不必要に充てんされるのを防１１−する。そし
て、メモリＭＣ，はマルチパスＭＢを介して転送される
べきデータにのみあてがわれる。

次にカプラに記憶されたソフトウェアについて＋ｉＴ細
に説明する。

例えば、カプラにおいて、ＣＡＳ　１〜ＣＡＳ４、！＝
　Ｌテ回ｒｆｉ　Ｉ　ＮＴＥ　Ｌａ２Ｓ３．ＣＡＰ　１
−ＣＡ　Ｐ４とＬ４回路ＬＡＴＣＨ７４ＬＳ３？４　、
ＭＵＰ、、！：して回路Ｉ　ＮＴＥ　Ｌａ２Ｏ２、ＲＡ
ＭＸとして２にオクテツトメモＩＪ　ＨＭ８１１Ｂ、Ｒ
ＯＭ、ｌとして２つの４にオクテツトメモり回路２７３
２、ＩＮＴＥＲｌｌとしテ回路Ｉ装置８２５１３、ｃＬ
Ｘとして回路ＩＮ置８２５３、Ｍｃ、１として２つの４
にオタテットメ−Ｅ−、＋）　ＩＦ＋’ｌ路ＨＭ６１１
Ｂ、ＣＡ　Ｌ、　、！−Ｌテ回路Ｉ　Ｎ置７４ＬＳ２４
０　、ＣＡＧ、ｘとしテ回路Ｉ装置８２８８、ＣＧＭＸ
として回路ＩＮ置８２１９、ＳＷＸとしてスイ・ンチＡ
ＭＰがそれぞれ使用されるのが好ましい。

第３図にマルチプレクサＭＸを示す。マルチプレクサＭ
Ｘはプロセッサを持たない非インテリジエンＩ・回路で
ある。

マルチプレクサＭＸは、マルチパスＭＢとローカルバス
ＢＭＸとの間のインタニフェースとして使用されるアク
セス回路ＣＡと、マルチパスＭＢ汐ひアクセス回路ＣＡ
に接続される同時制御回路ＣＧＭＭＸと１，１ｊ込みア
クセス回路ＣＡＥと関連するパックバッファメモリＭＴ
Ｐと、直列／並列コノバークＰ／Ｓとを具備している。

該コンバークＰ　／’　Ｓの入力回路はメモリＭＴＰの
ための読出しアクセス回路として使われている。マルチ
プレク゛すＭＸは、更に、メモリダイレクトアクセス回
路ＣＡＤＭ、ページアドレスレジスタＲＡＰ、オクテツ
トアドレスレジスタＲＡＯ、ストロークメモリＭＦ、制
御回路ＰＲＯＴ、及びクロックＣＬＭＸを具備している
。ローカルバスＢＭＸは回路ＣＡ、ＣＡＥ、ＣＡＤＭ及
びメモリＭＦを相互に連結している。メモリＭＦは回路
ＣＡＥ及びコンバータＰ／Ｓを制御する。回路ＰＲＯＴ
はメモリＭＦ及びコンバータＰ／Ｓに接続されている。

マルチプレクサＭＸの基本的機能はカプラＣ１〜Ｃｎと
変調回路ＭＯＤとの間のバッファメモリとして動作する
ことである。ネットワークの伝送サポートがに述した公
共ＴＶ放送網であるならば、マルチプレクサは後述する
ような特別な特十ノＩ　を４１する。

カプラＣ１−ｃｎのうちの１つもしくは２つ以１、にあ
らかじめ形成されたＤＩ　ＤＯＮパックは、マルチハス
ＭＢの回路ＣＡと関連するメモリダイレクトアクセス回
路ＣＡＤＭを介して、マルチプレクサに読み込まれる。

そしてマルチプレクサは、カプラＣ１〜Ｃｎ中のパック
の位置に対応するメモリアドレスを形成するためにマス
ターモードでバスＭＢにアクセスできる。

メモリＭＴＰはページ毎に配列され、そのプログラマブ
ルサイズは放送されるパックの大きさに対して調節され
る。メモリＭＴＰはダブルアクセスメモリで、１つは回
路ＣＡＥを介してメモリダイレフＩ・アクセス回路ＣＡ
ＤＭにより制御される書込みモード用で、もう１つは回
路ＭＦ及びＰＲＯＴのグループより成るディスパ・ンチ
ブール回路（ｄｉｓｐａｔｃｈ　ｂｏｏｌｅａｎ　ｃｉ
ｒｃｕｉｔｒｙ　）により制御される読出しモード用で
ある。パックバッファメモリＭＴＰは次の２つのレベル
でアドレスされる。

−ページ選択レベル。レジスタＲＡＰ内において任が、
の時間に、最後に書込まれたページのナンバーと最後に
読出されたページのナンバーがポイー／夕によりマーク
イ・１けされる。

−ページのオフテントレベル。オクテツトアトし・Ｚレ
ジスタＲＡＯにおいてインデックスカ書込みフェーズ及
び読出しフェーズの両方において動作する。

ディスパッチプール回路はビデオサポートにおけるＤＩ
ＤＯＮ網の使用のために設けられる。パンクが各ＴＶフ
レーム中の１つまたは数個のあらかじめ選択されたライ
ンに挿入できることが必要である。更に、ライン内では
、パックがアクティブラインの始めに相当する正確な時
刻に挿入可能であることが必要である。

このため、制御回路ＰＲＯＴは変調回路ＭＯＤとのプロ
トコルのセンターとなり変調回路ＭＯＤは挿入タイムス
ロットを得ることができる。データ挿入を委ねられるＴ
ＶラインのナンバーはストロークメモリＭＦに記憶され
る。メモリＭＦはマルチパスＭＢを介してセンタープロ
セッサＭＰＣからプログラムされる。／ヘツファメモリ
ＭＴＰの読出しはメモリＭＦがプログラムされている間
のみメモリＭＦによりなされる。パックの読出しは、メ
モリＭＴＰがエンプティ（ｅｍｐｔｙ　）でないときに
、変調回路ＭＯＤより与えられた正確な時刻においてデ
ィスパッチブール回路によりスタートする。メモリＭＴ
Ｐから読出されたデータはｍｌ　７／＜　−夕Ｐ／　Ｓ
　内で直列に配される。コンバータＰ／Ｓの出力は変−
回路ＭＯＤに接続される。

データは、変調回路のクロックＣＬＭＯＤにより決定さ
れるビット周波数でコンバータＰ／Ｓから供給される。

クロックＣＬＭＯＤに欠陥があるときは、マルチプレク
サのインターナルクロックＣＬＭＸを使用することがで
きる。

コンノに夕Ｐ／Ｓの出力は接続線ＥＤを介して変調回路
ＭＯＤに接続される。回路ＰＲＯＴの入力ＡＵＥ、ＥＮ
Ｖ及ｔ／出カＥ　Ｎ　Ｖ　ｔ＊変調回路ＭＯＤの対応出
力及び入力に接続される。人力ＡＵＥで受信される信号
ＡＵＥ“送信許可゛°は回路ＰＲＯＴに対して回路ＭＯ
Ｄが送信要求を受取る態勢シーあることを示す。出力Ｄ
ＰＥにて形成される信号ＤＰＥ“°送信要求“は信号Ａ
ＵＨに対する回路ＭＸからの応答であり、マルチプレク
サが送信すべきデータを持っていることを示す。入力Ｅ
ＮＶで受イ１１される信号ＥＮＶ”データ送信゛′は対
話ＡＵＥ−ＤＰＥの論理的効果であり、マルチプレクサ
ＭＸに送信を装請する。

例えば１回路ＣＧＭ、ＣＡＤＭ、ＭＴＰ、ＭＦ、ＲＡＰ
、ＲＡＯ，ＣＡ、ＣＡＥ、Ｐ／Ｓ及びＰＲＯＴはそれぞ
れ回路ＩＮ置８２１Ｂ、８２３７．　ＨＭ＆＋７６（４
個の２にオクテツト回路）　、　２＋２５．７４ＬＳ１
５０．７４ＬＳ４１１１　、　　Ｉ　Ｎ置８２８＆、８
２８６．７４１．５ＩＢ８及び７４ＬＳ７４で構成され
るのが好ましい。

第４図に示す変調回路ＭＯＤの一般的な機能は、マルチ
プレクサＭＸにより伝送サポートに供給されるデータ（
本ケースでは映像信号）を適応化することである。

ＴＶ左カメラ如きビデオ信号発生器の出力に接続されて
いる変調回路ＭＯＤのビデオＥＶ人力は、増幅器Ａ１に
接続されると共に、ライン及びフレーム同期信号を与え
る分離回路５ＹＮＣの入力に接続されている。増幅器Ａ
Ｉの出力は接続コンデンサＣを介して別の増幅器Ａ２の
人力に接続される。増幅器Ａ２の出力はビデオ−データ
スイッチＳＷＶ／Ｄの第１の信号人力に接続される。

回路５ＹＮＣの１出力は特徴時間発生器ＧＥＮの人力に
接続される。該出力はライン同期信号を発生器ＧＥＮに
伝送する。回路５ＹＮＣの他の２つの出力Ｓ２及びＳ３
はマルチプレクサＭＸのストロークメモリＭＦの制御入
力に接続される。１７画像のリーディング信号は出力Ｓ
２を介して伝送され、出力Ｓ３は画像のラインを計数す
ることにより該画像のラインを識別するために使用され
る。ライン周波数信号を出力する回路５ＹＮＣの１出力
は水晶クロックＣＬＭＯＤの同期入力に接続される。ク
ロックＣＬＭＯＤの出力は発生器ＧＥＮに接続される。

発生ＸＧＥＮの２つの出力はマルチプレクサＭＸの回路
ＰＩＣＯＴに向かう変調回路ＭＯＤの出力Ａ　ｔＪ　Ｅ
及びＥＮＶをなす。別の２つの出力は２つのレベルアダ
プタＡＤＩ及びＡＤ２の信号入力にそれぞれ接続される
。レベルアダプタＡＤＺ及びＡＤ２の制御人力は変調回
路の入力ＤＰＥに接続される。発生器ＧＥＮの残りの出
力はクランプ回路ＶＬ及び抵抗Ｒを介して増幅器Ａ２の
入力に接続５れる。

変調回路ＭＯＤにより伝送されるべきデータは、コンバ
ータＰ／Ｓ　（第３１Ｎ）により、フィルタＬＰの入力
に接続されるワイヤＥＤを介して′ｊ−えられる。フィ
ルタＬＰの出方はＩＰ！＠器Ａ３の入力に接わＶされ、
該増幅器Ａ３の出力はスイッチＳＷＶ／Ｄの第２の入力
に接続される。スイッチＳＷＶ／Ｄの出力は増幅器Ａ４
を介して図外の放送用送信機に接続される。

スイフチＳ　Ｗ　Ｖ　／　Ｄは２つのタイオードブリッ
ジＢＲＩ及びＢＨ３がら成り、該タイオードブリッジＢ
ＲＩ及びＢＨ３の入力は回路ＡＤＩ及びＡＤ２の出力に
よりそれぞれ制御される。実際にはブリッジＢＲＩ及び
ＢＨ３のうちの１つのみが与えられた時間に動作する。

その動作時間はレベルアダプタＡＤＩ及びＡＤ２を介し
て発生器ＧＥＮにより決定される。

フィルタＬＰは、マルチプレクサＭＸから伝送される２
進データの周波数スペクトルが放送用送信機番こおいて
使用されるビデオチャンネルの幅と−・致するごとき、
該２進データの整形回路として使用される。−・方、増
幅器Ａ３及びＡ４ｆｉびにアダプタＡＤＩ及びＡＤ２は
、ビット°°ｌ′°に対する増幅器Ａ４の出力レベルが
ホワイトレベル（７００ｍＶ　）に等しいがもしくはホ
ワイトレベルの所定倍に等しい値を有するように設計さ
れる。

発生′ａＧＥＮは次のごとき信号を供給するためにクロ
ックＣＬＭＯＤによりアドレスされるＲＯＭであって良
い。

一後述するごときデータ／ビデオ望替信号。

−マルチプレクサＭＸのための挿入開始信号ＡＵＥ。

一りランプ回路ＶＬを同期するためのライン開始信号。

スイッチＳＷＶ／Ｄにおいて、２つのブリッジＢＲＩと
ＢＨ３との間の切替は、発生器ＧＥＮによりイｊｔ舶さ
れるデータ／′ヒデオ切科信号と、ストロークメモリＭ
ＦによりＤＰＥに供給される挿入ウィンドつ信号によっ
て、ラインのｙｉ部の特徴時間において制御される。標
準ビデオ信号を送信するＴＶラインに対して、アダプタ
ＡＤＩはブリッ７・ＢＲＩを介する送信を保証し、クラ
ンプ回路ＶＩ、は人ビデオチャネルのブランキングレベ
ルをＯＶに調整する、すなわち増幅器Ａ３の出力のデー
タチセネルにおいて“０°゛レベルと等しい電位に調整
する。データ送ｍラインに対して、アダ。ブタＡＤ２は
、枕型アナログライン開始信号に続くアクティブライン
の始部からのブリッジＢＲ２を介する送信を保証する。

変調回路ＭＯＤの種々の回路は例えば次のごとく彦根さ
れる。すなわち、増幅器Ａｔ及びＡ４としてＴ　ＯＢ　
２０２２、増幅器Ａ２及びＡ３としてＬＨ００３３、発
生器ＧＥＮとしてＩＫオクテツトメモリ６３４９、ブリ
、ンジＢＲＩ及びＢＨ３としてＨＰ２８１３、フィルタ
ＬＰとしてローパスフィルタを用いることができる。

第５図に示す制御兼監視回路ＯＣＣは、オペレータとア
クセスポイントのセンタープロセッサＭＰｌ＝との間の
接ムを確実にするために使用される。

スプレィＡＦＦ、プロセッサＭＵＰＣＣ及びり−らの装
置はハスＢＣＣを介して接続される。プロセ、すＭＵＰ
ＣＣは、センタープロセッサＭＰＣと接続される入ガ／
出カポ−）　ＰＥ／Ｓに接続さキーボードＣＬＡは１２
個のキーをイｆし、ディプ１／イ装置ＡＦＦは６つの電
子ルミネッセンス素工−をイ】している。

プロセッサＭＵＰＣＣは、オペレータがキーを押し、た
ことを検出し、押されたキーのコードをボー）ＰＥ’／
Ｓを介してセンサープロセッサＭＰＣに伝送する。別の
方向において、プロセッサＭＵＦＣＣはホードＰＥ／Ｓ
を介してセンタープロセッサＭＰＣにより伝送されヘー
ドを受取る。該コー１はティスプし・イユニッｌ−Ａ　
Ｆ　Ｆの６つの素子のうちの１つにディスプレイされる
。

ヤノサープロセンサＭＰＣと制御回路ＯＣＣの間の対話
用ショートプロトコル ｆ　（ｎ消去及びキーホードの割込み解禁、禁１１−の
ごときいくつかの）、（来泊な機能を果たすことが可能
どなる。

例えば、制御回路ＯＣＣの種々の回路は次のごと＜ｉ：
ｉＨＪ＋！することができる。すなわち装置ＡＦＦとし
て表小装♂）Ｔ　Ｉ　ＬａＩ３　、　ＭＵ　Ｐ　Ｃ　Ｃ
としてプロセ＝−サ８１１３５，ＰＲＯＭＣＣとして２
にオクテツトＫモリ　ＰＥ／Ｓとして回路８２８６を使
用することかできる。

セフ・タープロセッサＭＰＣはマスターとして動Ｖ１シ
　　制御回路ＯＣＣを介してオペレータとの接に；ｔ？
１１なう。センタープロセッサＭＰＣはカプラＣ１〜Ｃ
ｎの検査を実行し、転送すべきパックのイ装置をマｉし
手ブし・フサＭＸに知らせる。カプラとは７（こ、マル
チプレクサＭＸはインテリジェントな組織ではなく、自
身ではカプラの検査を実行することができない。センタ
ープロセッサＭＰＣは、システムが最初にイニシャライ
ズされたとき、アクセスポイントの全でのプロセッサの
同期を制御する。センタープロセッサはＩ　Ｎ　Ｔ　Ｅ
　Ｌ　８０２４−２４’４のプロセッサであって良い。

第６図のＣｘからＭ，１までの実線ＦＤに示すように，
データの流れは、明らかにＭＵＬＴＩＢＵＳ型バスＭＢ
を介しており、センタープロセッサＭＰＣを介して伝送
されない。マルチプレクサからカプラのメモリには直接
的アクセスがなされる。

第６図の点線ＦＳにより示される信号の流れも／ヘスＭ
Ｂを介している。

カプラのプロセッサとセンタープロセッサとの間の対話
（　ｄｉａｌｏｇｕｅ　）の規則については次の２つの
モードを定めることができる。

−センタープロセッサの制御の下でカプラとマルチプレ
クサ間のＤＩＤＯＮパック交換を制御する対話であって
、事実ト連続モードの対話であるトランスファモート。

一セッタープロセッサーとカブラ間の信号情報文］！！
Ｉを制御する対話のための制御モード。

制ｉＪＩｌソフトウェアについて述へる前に、制御子ー
１における対話に対して、カプラはインテリジェントで
あるか依存スレーブであり、パスＭＢに適さないことか
七慮ネれる。カプラＣ　１　−Ｃ　ｎはセンタープロセ
ンサＭＰＣに対するメモリとしてのみ動作する。制御モ
ードにおける対話は、カプラのメモリＲＡＭｘに設けら
れたテーブルの書込み／読１１１シ動作を介して行なわ
れる。対話テーブルはメモリＲＡＭＸの端部に設けられ
ている。

制ｉｔ’ｌｌモードのソフトウェアに関して“コンチク
スト　（　ｃｏｎｔｅ！ｔ　）”の概念を最初に定義し
ておく。

このようなソフトウェアのすべての変数は゛ジエイ、ラ
ルコンテクスト″にグループ化される。オペレータが変
化させることのできるのはこのグループのみである。ジ
ェネラルコンチクストでないパラメータは定数とみなさ
れる。

第７図に示すように、センタープロセッサＭＰＣのセン
ターメモリには８つのジェネラルコンチクストから成る
グループがある。このジェネラルコンチクストはＹ・じ
めプログラムされ、センタープロセラｌｔＭＰｃのソフ
トウェアに加えられる。

任意の時間に、オペレータにより選択された１つのシェ
ネラルコンテクス）・が割込み解禁（ｅｎａｂｌｅ）と
なる、すなわちその変数の値がセンターメモリ、すＭＰ
Ｃ並びにカプラＣｌ−Ｃｎ及びマルチプレクサＭＸによ
り使用されるようになる。

ジェネラルコンチクストは次の２つの部分より成る。

一シヌテトの中央部分、すなわちセンタープロセッサＭ
ＰＣ、マルチプレクサＭＸ、変調回路ＭＯＤに対するす
べてのデータをグループ化する“°センターコンチクス
ト　（　ｃｅｎｔｒａｌ　ｃｏｎｔｅｘｔ）　”−各カ
プラに対するデータをグループ化する一組ノ“ローカル
コンチクスト　（　ｌｏｃａｌ　ｅｏｎｔｅｘｔ）　”
センターコンチクストは第８図に示すごときものであり
、次の２つの部分より成る。

−すべての通用に共通な“スタンダードゾーン゛。

−め川に依イｆする°°オプショナルツーン゛ヌタンタ
−トンーノは、次の要素から成っている。

一シェオラルコンテクストのオクテツトにおける長さ；
２オクテツト。

一カブラのナンバー；ｌオクテツト。

−ジェネラルコンチクストの端部に関するカプラのコン
チフスＩ・のアドレス。各アドレスは低ウェー１・オク
テツトの２つのオクテツトを占める。

８個のアドレスが１８のオクテツトの大きさを有するフ
ィールドに対応するごとく設けられる。

−ＤＩＤＯＮパックの最大長；１オクテツト。

パック内のオクテツトの最大ナンバーがヘッダーを構成
することが理解される。

一チャネルのコンチクストゾーン。チャネルごとに、デ
ィジタルチャネルｘＹＺのナンバー及び該チャネルＸＹ
Ｚが接続されるアクセスを管理するカプラのナンバーを
有する。２つのオクテツトが各チャｊネルのために使用
され、第１のオクテツトはＸ及びＹの値を示し、第２の
オクテツトはＺのイー１とカプラのナンバーを示す。そ
の結果、６４オクテツトのゾーンが、同時に３２チヤネ
ルのＤＩ　ＤＯＮを制御する。

チャネルコンチクストの下には１２８のオクテツトのゾ
ーンがオプションとして留保しである。

回路ＩＮ置のために定められた規則に従えば、メモリ中
の２つのオクテ・ントを占めるデータまたはアドレスは
低つェートオクテックを有していることが分かる。

本実施例では、カプラには１〜８までの番号が伺されて
いる。共通の番号゛１５°°は例えばナス１゛チヤネル
としてアクセスポイント内のディジタルチャネルを形成
し得るようにセンタープロセッサＭＰＣを具現化するた
めに使用される。

ローカルコンチクストは、第９図に示すごときものであ
り、次の２つの部分から成る。

−カプラにより処理される全てのチャネルに共通なデー
タをグループ化するカブラコンチクスト。

−カプラにより処理される各チャネルに係るデータをグ
ループ化するチャネルコンチクスト。

カブラコンチフスｉ・は、以トの要素より成る。

−２つのオクテツトを占めるローカルコンチク７１の全
長。

−１つのオクテツトを占める１〜８の間のカプラのナン
バー。ｌｉＡナンバーはあるカプラを他のカプラと識別
する。特定のＲＡＭメモリは各カブラナンバーに夕Ｊ　
Ｉｊ：、するフィールドをアドレスする。

−カプラのタイプ。記憶された応用ソフトウェアに関す
る指示なしに、カプラの構造を指示する。

１つのオクテツトを占める。

一カプラの状態。カプラが動作状態か否かを指小するｌ
ピントをイ１する。１オクテツトを占める。

−オプションのために留保される８オクテツトのゾーン
。

チャネルコンチクストは次の如く配列される。

−カプラにより処理されるチャネルのナンバーＮを示す
１つのオフテラ］・。

一倫先性を持って、Ｎ個のチャネルの状態を示すと八に
チャネルが動作状態にあるか否か示すＮ個のオクテツト
テーブル。

一回期ワードテーブル。チャネルあたり１オクテツトの
ワード。すなわちＮオクテツト。

−速度テーブル。１〜２５の間のコードが各チャネルに
対する最大許容速度を示す。Ｎオタテ・ントのフィール
ド。

一最大フオーマットテーブル。データブロック中のオク
テツトの最大数またはＮオクテツト。

−チャネルチン。バーｘＹＺのためのテーブル。

２Ｎオクテツト。

一オプションのために留保される８オクテツトのゾーン
。

次に制御動作について説明する。

前述したように、本発明によるアクセスポイン）・のた
めの・組の動作パラメータはコンチクスト内でグループ
化される。このコンチクストに関する限りセンタープロ
セッサにより使用される。しかし、パラメータの大部分
はカプラに関するものでローカルコンチクストの概念と
対応している。

従って、コンチクストをモニターするセンタープロセッ
サＭＰＣからの情報をカプラへ転送処理させることか心
霊となる。関連カプラに係るローカルコンチクストのイ
メージは各カプラ内に記憶される。センタープロセッサ
からの制御はローカルコンチクストのイメージを完全に
または部分的に変化させ該当情報をカプラに転送するこ
とである。

制御は、該制御を送るセンタープロセッサＭＰＣと、該
制御を受取りそれを考慮し実行のは定応答を出力するカ
プラＣＸとの間の対話である。

この対話は、第１ｏ図に示され、カプラｃＸの分割メモ
リＭＣＸ内に設けられたテーブル内で確３″／される。

更にＩＦ確には、このテーブルは分割メモリゾーンＭＣ
Ｘ、すなわちローカルプロセッサＭＵＰｘ及びセンター
プロセッサＭＰＣがバスＭＢを介してアクセスしたメモ
リの初めのアドレスから始まる。このアドレスは適用の
特定のパラメータであり、センタープロセッサにより暗
に知られている。

対話テーブルは、次の部分から成る。

−ｊｌｊ制御ワード；１オクテツト。送られた制御のタ
イプを指示するためにセンタープロセンサにより使用さ
れる。ピッド７°゛が同期フラグであり、これにより、
センタープロセッサに前記フラグを“ビにセットして制
御を送ったことを指示させると共にカプラに前記フラグ
を“ｏ゛にセットして制御を考慮したことを指示させる
。

−制御の肯定応答：１オクテツト。カプラに制御に対す
る応答を指示させる。

一カブラの動作状態；１オクテツト。ビット“７゛′は
カプラが故障して動作できないことを乃くシ、他のビッ
トは適用の範囲内〒使用可能であることを示す。

一制御パラメータゾーン；８オクテツト。ローカルコン
チクスト内に見い出すことのできない特定のパラメータ
の伝送を可能とする。

−出力ハンファ状態テーブルのアドレス；２オクテツト
。該アドレスは後述するトランスファモードに関連する
。

一ローカルコンチクストイメージのアドレス；２オクテ
ツト。カプラは分割□メモリＭＣ，内の任、・３．の場
所に自身のローカルコンチクストイメージを記憶ｎｆ能
である。

次に第目図に示す制御動作のフローチャートを前述した
コンチクスト及び対話テーブルを構成する種々のエンテ
ィティを用いて以下に説明する。

センタープロセッサＭＰＣは、回路ＯＣＣのキ、−ホー
ドによるたびたびのオペレータの要求で常にイニシアテ
ィブをとる。センタープロセッサＭＰＣは、先ずカプラ
に関する最後の制御が制御ｎ定応答ワードであるビット
“７”を調べることにより考慮されたことを確実にし、
次いで部分的なまたは全部の再書込み動作によりローカ
ルコンチクストのイメージを更新し、最後に制御ワード
をそのビット“°７°゛を°“ｌ　ＩＩとセットするこ
とにより位め決めする。

各カプラは永続的に制御待機状態にある。すなわち、カ
プラは制御ワードを観察し、いつ同期フラクビッ）”７
”が“１″にセットされたかを検出する。システムは制
御ワード書込みのインタラブドを発生する別の能力を有
している。このようなワードのアドレスは、分割メモリ
ＭＣＸにおいて命令的に始めの部分であるのでフリーで
はない。

そして制御が解析され、肯定応答が位置決めされ、ｉＥ
Ｌい処理が実行され、同期フラグビットが０°′にセッ
トされる。

制御モードに対して一般的規則を決定することは「＋’
ｆ能ではあるが、各適用ごとに異った数多くのオプショ
ンを設ける必要があり、ダ・えられたカプラまたはり°
−えられた適用ソフトウェアの特定化を考慮しなければ
ならない。・ 反対に、トランスファモードでは、規則はよりシンプル
となり、全ての適用に対して明確に決定される。

Ｑｉ一式または複合式、単一パス式またはマルチパス式
のカプラＣ１−Ｃｎは、センタープロセンサＭＰＣの制
御の下で、同形、不変形にグループ化されたデータ、す
なわち・ヘッダー及びデータブロックを右し、バッファ
に記憶された完全なりＩＤ０Ｎパツクをマルチプレクサ
ＭＸに供給する。

該八ツファのサイズは少なくとも適用に対するパ２りの
最大長に等しい。

ポーリング概念が、設計がかなり分散するというｊｆ実
により設置が困難であったインタラプショ７カ式に代わ
って選択される、。ポーリングは、オー２レータの対話
あるいはチャネルアクティビティの１７９．視のごとき
バ・ンクグラウンドタスクに対して、７１５．のままに
調整できる最少の処理パワーを保証するという利点を有
する。

カプラＣ８のアクセル回路ＣＡＳＩ−ＣＡＳ４またはＣ
ＡＰＩ−ＣａＦ２を介して入ってくるとき、オクテツト
データはバッファに記憶される。

オクテツトデータはディスバッチ時刻までバッファ内に
保たれ、ディスバッチ時刻においてマルチプレクサＭＸ
のバッフ了メモリＭＴＰに移送される。ＤＩＤＯＮパッ
クのエボルーションを決定するために同時状態が各バッ
ファに付グーされる。プロセッサにより行なわれる動作
は、トランスファモードの正確な規則に従って前記状態
の値に依存する。

バッファの状態は２進タイプの３つのシンボル−シンボ
ルｌ：　　ＦＲＥＥ／ＢＵＳＹ−シンボル２：　　ＩＮ
ＰＵＴｌｏＵＴＰＵＴ−シンボル３　：　ＥＭＰＴＹ／
ＦＵＬＬバッファがフリーならば（シンボルｌ）、他の
２つのシンボルは有意でない。

バッファの状態図を第１２図に示す。左側のカプラによ
り処理されるゾーンが、右側のセンタープロセッサによ
り処理されるゾーンと分けられている。

状態ＦＲＥＥは、バッファが非動作のときの待機状ｙハ
；である。

状態ＢＵＳＹ−ＩＮＰＵＴ−ＥＭＰＴＹは、”７７７が
アクセスにあてがわれ、それがフィリングであることを
意味する。゛エンプティ゛というワードはここでは従来
の意味を持たない。

状態ＢＵＳＹ−ＩＮＰＵＴ−ＰＬＩＬＬは、バッファに
収容されるＤＩＤＯＮパックがディスパッチの用意があ
ることを意味し、特にフロー制御状態が検査されたこと
を意味する。

後場の状態は、カプラとセンタープロセッサとの間のイ
ンターフェースを構成するので最も重要である。

状態ＢＵＳＹ−ＯＵＴＰＩＪＴ−ＦＵＬＬは、カプラニ
ポーリング命令を伝送するセンタープロセッサによりバ
ッファか処理されているという事実に相当する。状ｊ１
．が、）１すならば、センタープロセッサＭＰＣは交換
ＡＤＭ、すなわちカプラのメモリＭＣＸとマルチプレク
サＭＸのメモリＭＴＰとの間のメモリダイレクトアクセ
ス交換を開始する。そしてパ、フ７は交換ＡＤＭが処理
中であることを示ず状Ｌｑ’、　ＢＵＳＹ−ＯＵＴＰＵ
Ｔ−ＥＭＰＴＹ４：　セ−／　トさレル。交換−ＡＤＭ
の終わりにおいて、バッファは解放され（状態ＦＲＥＥ
　）、１りびフィリング可となる。

バッファの状態オクテツトは４ビツトのページナンバー
により完成される。これは、バッファが存する８４にオ
クテツトのページを示す。ＩＭオクテ・ントのアドレス
フィールドを有することは可能であるが、バッファは２
つの８４にオタテ・ントのページをまたがることはでき
ない。

バッファの同時状態が記憶できることが必要である。ま
た、回路ＣＡＤＭに付グーするためにバッファの実際の
アドレスを知ることか必要である。

第１３図に示す対話テーブルでは、バッファ状態アドレ
ステーブルが与えられている。実際には、第１３図のテ
ーブル、は関連カプラにより処理されるバッファにそれ
ぞれ対応するゾーンから成る。

第１３図に示す各ゾーンは、次の各部より成る。

−１オクテツトの、バッファの状態。

−２オクテツトの、バッファのアドレス。

−２オクテツトの、次のバッファの状態アドレスに対応
するチェインアドレス。

チェインは、センタープロセッサが関連カプラにより使
用されるバッファのナンバーを知ることを不要とする。

対話テーブルとコンチクストイメージを有するＦ記のゾ
ーンは、センタープロセッサＭＰＣがアクセスする分割
メモリＭＣ，内に設けられる。−に記ンーンはチェイン
化されているので、それらは結合できない。

マルチプレクサが最適な状態で動作していることを確か
めるために、バッファの最小数は２となる。その結果、
パックは交換ＡＤＭの終わりにおいて常にレディとなる
。

以ドの記載から分かるように、カブラのふるまいはトラ
ンスファモードにおいて非常にシンプルである。オーバ
ーフローを防止するために、規則は以ドのルールに従っ
て種々のバッファの状態を検査することによりフリーな
バッファをサーチする。

ＦＲＥＥ　／＜ッファをとり出し１つのアクセスにあて
がう。

一バッファがＦＲＥＥでないときは、飽和状態と□□□
□□□□□ なり、解放の待機が必要となる。

システムがイニシャライズされたとき、全てのバッファ
は状８　ＦＲＥＥにセットされる。

次にイニシャライゼーションを考慮した規則について説
明する。

各プロセッサは、特にシステムがオンとなったときに自
分でイニシャライズできることが必要である。センター
プロセッサは、特に一般的なイニシャライゼーション時
にシステムの給体的マスターとなる。

２つのイニシャライゼーションレベルが次のように定義
される。

一マルチパスのＲＥＳＥＴ、すなわち０１タイプ制御に
より制御されるイニシャライゼーションレベルｌ。

一０２タイプ制御の伝送により制御され、コンチクスト
が変化するケースであるイニシャライゼーションレベル
２゜ ｊ−記２つのレベルは時間的には記載のごとき順序であ
る。

各カブラのふるまいは次のようになる。

−イニシャライゼーションレベルｌに対してｍ−カブラ
は非動作となる。カブラは対話テーブル及び内部変数、
すなわちローカルコンチクストに依存しない変数をイニ
シャライズする。その後、制御ワードのビットｂ７によ
る制御を可能とし、０２タイプの制御を待機し、他の制
御は無視する。

−イニシャライセ゛−ジョンレベル２に対して一一カプ
ラは、現在とりうるローカルコンチクストに依存する変
数をイニシャライズし、通常の動作となる。

次にセンタープロセッサＭＰＣのソフトウェアについて
説明する。以下このソフトウェアを“センターソラＩ・
ウェア゛と称する。

センターソフトウェアは次のごとき幾つかの機能を右し
ている。

一全アクセスボイン＋のイニシャライゼーション。

一カプラの監視及び多重化。

一出チャネルの監視。

一オペレータとの対話。

種々のタスクに対応するモジュールは第１４図の一般図
にグループ化されている。各モジュールは多くの処理か
ら成る。これらの処理のうち、イニシャライゼーション
プロセスは各モジュールにその変数を準備させ、分散的
イニシャライゼーション（ｄｅｃｅｎｔｒａｌｉｚｅｄ
　１ｎｉｔｉａｌｉｚａｔｉｏｎ　）の原理に従って制
御される周辺をイニシャライズする。

実際にはサブルーチンエンティティがそのプロセスであ
る。このプロセスは次の３つの異なった方法で開始する
ことができる。

一゛°コーリングプロセス゛と称される別のプロセスに
より。

一同期スケジューラｘｓｃｓにより。　　　　−一同期
スケジューラＸ５ＣＡにより。

このルーチンにより遂行される全てのタスクは次の２つ
の方法に従うプロ゛セスのサイクリックな開始を必要と
する。

一同期イニジニージョン。クロックにより与えられる−
・定周期を持ち、実時間命令を有する処理の同期イニシ
ェーション。本質的に前記多重化機能タイミングセンタ
リング機能と関連する。センタープロセッサへのチャー
ジが何であれ最小の出力フローとなるために多重化機能
は、“所定時間゛′においてイネーブルでなければなら
ない。

−非同期イニジニージョン。非同期スケジューラＸ５Ｃ
Ａがバックグラウンドタスクを行なう。

すなわちＸ５ＣＡは同期スケジューラｘｓｃｓのＪ１ア
クティブ期間中処理を開始し、特にオペレータの対話及
び出チャネルの監視に関する。

スケジューラＸ５ＣＡ及びｘｓｃｓに加えて、第１４図
↓こはシステムモジュールｘｓｙｓ、多重化モジュール
０ＵＤＩ、監視モジュール５ＵＲＶ、対話モジュールＤ
ＩＡＬ、及び種々のモジュールに対してイニシャライゼ
ーションプロセスＸＩＮＩ、０ＩＮＩ、ＤＩＮｌ、５Ｉ
ＮＩがグループ化されているグループ“ＩＮＩＴＩＡＬ
ＩＺＡＴＩＯＮ”が示されている。

システムのモジュールのプロセスは後に各処理ごとに、
タイプ、コールモード及び機能によりまとめである。

ＸｌＮｌ−アクセスポイントのイニシャライゼーション
処理 ・タイプ：サブルーチン ・コールモード；オペレータによるレセットインタラプ
ション ・機能ニ ーアクセスポイント変数のイニシャライゼーション 一周辺のイニシャライゼーション ー他のモジュールのイニシャライゼーションプロセスの
開始 一カブラのイニシャライゼーション制御の開始 一非同期スケジューラＸ５ＣＡの開始 Ｘ５ＣＡ−非同期スケジューラ。説明のより良き理解の
ためにｘｓｃｓとは別に模式的に図示されている。

・タイプ二バックグラウンドタスク ・コールモード：なし ・機能：非同期プロセスの開始 ｘｓｃｓ−同期スケジューラ。同じく別に図示されてい
る。

・タイプ：サブルーチン ・コールモート：クロックインタラブジョン拳機能二同
期プロセスの開始 ＸＴＥＳ−タイミング制御 ・タイプ：プロセス ・コールモード：同期スケジューラ ・機能：アクセスポイントにおける各タイミングの制御
、そのリストは次の通りである。

１、プロセッサ、インディケータ　ＲＵＮ２、飽和イン
ディケータ ３、監視フラグ ４、インディケータディスプレイ ５、終結動作制御 ゛６．カプラへの時間の伝送 タイミングは、基準値、現在値及び状態により定義され
る。

現在値が基準値に達したとき、プロセッサＸＴＥＳは現
在値を増加させ状態と“入タイミングパに位置決めする
。他のプロセスはあるタイミングまたは別のタイミング
を開始させ、あるいはあるタイミングまたは別のタイミ
ングと同期させる、すなわちタイミングが開始したか否
か基準値をリセットする。第１５図のフローチャートは
プロセスＷＴＥＳを示している。

更に、ブロック内の°“サービスルーチン“において、
モジュールｘｓｙｓは次に示す一組の“サービスルーチ
ン゛を含んでいる。

ＸＣＯＭ−−−一制御のカブラへの伝送。

コールモード：カブラナンバー、制御ナンバー及び制御
状態を定めるコーリングプロセス。

肖定応答タイプに対しては、ＸＣ０Ｍは制御がコーリン
グプロセスを通過する前にカブラの１定応答を待つ。

ＸＣＰＴＲ−カブラの制御評価の読出し。

ＸＣＰＥＴ−カブラの動作状態の読出し。

ＸＥＸＰＡ−拡張されたアイデンティファイアテーブル
（ＸＴｖａｉ　）のゼネレーション。

コンチクストにおいてチャネル識別またはナンバーは次
のようにパックされた形である。

Ｙ Ｕ ＵはチャネルｘＹＺを管理するカブラのナンバーである
。

１−記アイデンティファイアの処理を促進するために１
．記“拡張されたテーブルＸＴマ０１°°を使用するこ
とが望ましい。このテーブルではアイデンティファイア
は、 の形である。

ＸＥＸＰＡは進行中のジェネラルコンチクストからアイ
デンティファイアのリストを読出し、それをＸＴｖｏｉ
の拡張された形に複製する。

ＸＣＴＸ−コンチクストのローディング。

ＸＣＮＴＸは午えられた時間におけるプログラム中のコ
ンチクストの変数ゾーンである。ＸＣＮＴ１、ＸＣＮＴ
２等は選択がされる複数のコンチクストの＝・定ゾーン
である。サブルーチンＸＣＴＸはこれらのゾーンの１つ
をサーチしてそれをゾーンＸＣＮＴＸに複製する。

ＸＥＦＥＮ−２つのフレームのウィンドウの等化。

ＤＩＤＯＮが普通に使用されるときは、ウィンドウは２
つのＴＶフレームにわいて同じである。

偶数フレームがサブルーチンＸＥＦＥＮを開始すること
により奇数フレームから演鐸できるので。

ＸＥＦＥＮは、ウィンドウが奇数フレームの状態を複製
して偶数フレームとすることにより同じになることを保
証する。

ＸＭＯＶ−メモリゾーンの移送。

ＸＦＩＬ−メモリゾーンを固定値でフィリング。

ＸＨＡＭＢ−デコーディングのハミング。

ＸＨＢＣＤ−１１３進／ＢＣＤ変換。

ＸＢＣＤＢ−１６ビツ）（７）結果ノ対話ＢＣＤ／２進
。

ＸＭＵＬ−バイＩ・のダブルバイトとの掛合わせ。

ＸＤＩＶ−ダブルバイトをダブルバイトで除算。

ＸＲＩＩ−チャネルインデクスのサーチ。

チャネルはアイデンティファイアＸＹＺにより識別され
る。チャネルに関するシステムの全てのテーブルは同じ
順序でグループ化され、チャネルを１−記テーブルにお
いてインデクスによりルーチン内で定めることができる
。

多重化モジュールはアクセスポイントの基本的機能を遂
行する。そのモジュールは２つのタイプのアクティヒテ
ィを有してｌ、する。

−カプラのスキャン 一マルチプレクサＭＸへのＤＭＡ交換のＩＳＲ始モクモ
ジュールつのプロセス力）ら成ってＩ／−る。

０ＩＮＩ−イニシャライゼーションプロセスコールモー
ド：コーリングプロセス モジュールの内部変数に対するイニシャライゼシヨンに
加えて、マルチプレクサをイニシャライズする。すなわ
ち、 一制御レジスタの位置決め −ＤＡＭのイニシャライズ 一ウィンドウのイニシャライズ ０３ＣＲ−バッファの監視 タイプ：プロセス コールモード：同期スケジューラ 第１６図のフローチャートに示す如く、全／＜・ソファ
を検出するためにカプラ／＜、、ファをスキャンする必
要がある。この場合、プロセスｉｆノ＜・ソファを待機
状態にセットし、／＜ツクァｔ±アドルスを記憶する。

待機状態で／＜ソファはプロセスＯＤＭＡにより再処理
される。

ＯＤＭＡ−デイスハ＋／チングツぐツクタイプ：プロセ
ス゛ コーｌレモード：同期スケジューラ このプロセスは、 １）バッファが待機状態にあるか、 ２）前の交換についてＡＤＭは完了した力）、３）マル
チプレクサはパケットを得る用意力くある力）、 を監視する。

このサブルーチンの間、次の３つのテープルカく参照さ
れる。すなわち、種々のカプラ内のノ々ケントのアドレ
スを記憶するテーカレ０ＢＬＥＣと、０３ＣＲにより待
機状態に置かれた／くツクγのアドレスを記憶するテー
ブル０ＢＰＲＥと、ＯＤＭＡによりディパッチ状態に置
かれたノくソファのアドレスを記憶するテーブル０ＢＳ
ＯＲである。

これらの検査は第１７図のフローチャート番こ力＼され
ており、そこではテストはポジティブであり、ＯＤＭＡ
はＡＤＭ交換を開始させる。更にマルチプレクサＭＸの
状態“フルメモリ°゛は、ＯＤＭＡにより検査され、そ
の結果インディケータ５ＡＴＵＲを作動させる。

実際、ｌ二連のＡＤＭ交換は、ノ１ツクァが待機状ｙハ
チであることが分かっているカブラＣｗの識別性とＭＴ
Ｐに伝送すべきパックが存在するＭＣｗのバッファＡｔ
またはＢＬのアドレスをセンタープロセッサＭＰＣから
マルチプレクサＭＸの回路ＣＡＤＭに伝送させることを
含んでいる。どのように／ヘンファが待機状態に置かれ
るかは以下に述べる。

ＯＦＤＭＡ−ＡＤＭのエンド タイプ；サブルーチン コールモート；インターラブジョン ＡＤＭ交換が完了したとき、ディスパッチされたバッフ
ァは解放しなければならない。対応するフローチャート
は第１８図に示す。

監視モジュール５ＵＲＶは非同期スケジューラによりイ
ネーブルとなる。そして監視モジュール５ＵＲＶはパッ
クグラウンドタスクの形で実行さ□ れる。

マルチプレクサＭＸ、すなわちモジュール０ＵＤＩによ
りディパッチされたバッファを監視し、パックを効果的
に伝送するチャネルに注意する必要がある。

チャネルはバッファから読出されたアイデンティファイ
アｘＹＺにより識別される。その結果、チャネルインデ
クスによりカブラナンバーとカブラ内のアクセスナンバ
ーを見つけそれらを正確なインディケータによりディス
プレイ可能とする。

パックごとには分析されないのでそれは統計的Δｉ１１
定となる。実際、多くの検査されるサンプルはチャネル
の７タテイビテイを確かめるのに十分である。モジュー
ル５ＵＲＶはサンプリングの結果（すなわちラインにお
けるチャネルの存在）、各チャネルのサンプルの数、サ
ンプルの全数、ディスパッチされたパックの全数をそれ
ぞれ記憶するテーブル５ＳＵＲＶ、ＳＮＩ、５ＮＴＯＴ
、５ＮＰＡを制御側る。後者の値により、オペレータに
各チャネルのフローの評価を示すためにその評価を計算
することかり能となる。

Ｓ　Ｅ　Ｘ　Ｐ　、　出力バッファのスキャンタイプ；
プロセス コールモード；同期スケジューラ プロセス５ＥＸＰは第１９図のフローチャートに小しで
ある。パックがディスパッチされているかどうか観察す
る必要があり、ディパッチされているならば、パックヘ
ッダー中のＸＹＺをサーチする。そしてＸＲＩＩにより
チャネルインデクスを５−！算し、関連チャネルのため
の次のごとき５ＵＲＶのテーブルを位置決めする。

一３ＳＵＲＶのピッｌＢｏ　、アクティブチャネルのフ
ラグ。

一３ＮＩ　（ｉ）チャネルあたりのサンプリング数の増
加分。

一３ＮＴＯＴ　　サンプリング全数の増加分。

監視タイミングも検査する必要があり、その場合前回の
測定結果を記憶しておく。このため５ＥＲＶ（ＳＮＩ、
５ＮＴＯＴ、５ＮＰＡ）の全てのテーブルは、前回のサ
ンプルの結果を記憶するテーブル５ＮＩＶ、、５ＮＯＴ
Ｖ、５ＮＰＡＶに複製ごれる。このようにして決定され
た値が結果となり、それは任意の時間に変化する第１の
仙とは逆に任意の時間に読出し０工能である。

５ＳＯＲ−インディケータ出力 タイプ；プロセス コールモード；非同期スケジューラ このプロセスは第２０図のフローチャートに示しである
。テーブル５ＳＵＲにより５ＥＸＰの統計的７１１１１
定の結果が読出され、チャネルインディケータにその結
果をディスプレイする。実際には、インディケータはカ
ブラの構造的アクセスを示し、対応はチャネルコンチク
ストに含まれているデータと行なわれる。

更に、このプロセスは一般インディケータも制御し、該
インディケータの状態はＸＶＯＹＧに記憶されている。

これらのインディケータには次のようなものがある。

一インディケータＲＵＮ、適当なタイミングで５ＳＯＲ
の制御下でブリンクする。

−インディケータｌＮ５ＥＲＴ　　ＩＮ　　ＴＨＥＩＭ
ＡＧＥ、プロセス０ＩＮＪにより制御される。

マルチプレクサのイニシャライゼーション。

−インティケータ５ＡＴＲＵ、パックがディパンチされ
たときにはＯＤＭＡにより制御され、パケフトがある時
間の後リセットされたときには５ＳＯＲにより制御され
る。

４ｆ話モジュールｐＩＡＬは、キーボードと多数のへキ
サディスプレイとから成る制御回路ＯＣＣにより、オペ
レータとのインターフェースを与える。チャネルアクテ
ィビティのＬＥＤインディケータはサーベイモジュール
５ＵＲＶにより直接管理される。操作のタイプ及びオペ
レータの訓練にあわせて３つのモードがオペレータの動
作に対して定められる。

一しベルＯ；システムのイニシャライゼーション。装置
を一定の既知の基本状態にリセットすることより成る最
もシンプルな動作。

−レベルｌ；コンチクストの選択。ｌＯの異なったコン
チクストがＲＯＭに記憶され、オペレータは゛現在のコ
ンチクスト′を選択する。システムがイニシャライズド
レベル０のとき、コンチクスト０が現在のコンチクスト
として得られる。

−レベル２；コンチクストの変化。前に選択したコンチ
クスト（レベルｌ）、オペレータは特定の制御によりそ
のコンチクスト内のパラメータを変化させる。

カプラのソフトウェアはカプラＣＸのリードオンリメモ
リＲＯＭ、内に設けられる。カプラのソフトウェアのタ
スクは次の通りである。

−８つのアクセスＣＡＳＩ−ＣＡＳ４及びＣＡＰ１〜Ｃ
ＡＰ４に供給される入キャラクタの読出し及びそれらの
バッキング。

一マルチプレクサＭＸへの８つのデ謙ジタルチャネルの
パックのディスパッチ。

−８つのチャネルを介するフローの規制。

−センタープロセッサとのインターフェースプロトフル
の制御。

第２１図にカプラのソフトウェアのアーキテクチャを示
すが、それはセンターソフトウェアと類似しているがよ
りシンプルであり、スケジューラによってコールされ１
−分識別されたモジュールによるプログラムである。

このプログラムの主要部分は次の４つのモジュールのグ
ループから成る。

一人データの読出し及びそれらのバッキングを保証する
モジュールＡＣＣＥＳＳ。それは同等な８つのサブモジ
ュールから成り、各モジュールはア゛クセスを制御し、
インターラブジョンによりイネーブルされる。

一モジュールＡＣＣＥＳＳのバックバッファを１ζ視し
、多くの規範に従ってディスパッチを決定するためにあ
てがわれるモジュール０ＵＴＰＵＴ。

−各チャネルごとにパック転送タイミングを制御するフ
ロー規制モジュールＴＭＰ。

−センタープロセッサからの制御を処理するモジュール
ＣＯＭ。

モジュールＡＣＣＥＳＳは８個のアクセス入力回路から
のインタラブドによりイネーブルとなる。モジュール０
ＵＴＰＵＴ及びＴＭＰはクロックにより制御される同期
スケジューラＣＨＯＲによって一定周期でコールされる
。

モジュールＣＯＭはバッ□クグラウンドタスクのステー
タスを有しており、他のタスクが完了したときｇＨａ時
間の使用をする。

データの大部分は８つの制御されたアクセスに対応して
設けられている。

先ず、バックバッファとしては、ｌアクセスにつき２つ
のバッファＡｔ及びＢｉ並びに出力バッファＣがある。

バッファＡｒはフィリングの下でのバッファとして使用
され、バッファＢｉはディスパッチ待機バッファとして
使用される。

他のデータは８つのアクセスのための８つのポ＼ ックス内に設けられた変数テーブルであり（第２２図）
、とりわけ次のごときテーブルがある。

−バッファＡｔ及びＢｉの状態のためのテーブルＡＥＴ
ＡＢＵ、１ｌｌｉのバッファＡＬ及びＢｉの各科は、優
先性の有無、最小到達時間、最大到達時１（ｌｌ、エン
プティ、部分的充″足、充足（フル）、タイプＡまたは
Ｂ、の７つの要素により特徴づけられ、これらの状態は
ディパッチの決定のために解析される。−バッファのア
ドレスのためのテーブルＡＤＲＢＵＦ０ 一パックデータブロックポインターのためのテーブルＡ
ＰＴＢＬＣ。

一現在のチャネルフォーマットのためのテーブルＡＦＯ
ＲＭＡ。

〜現在のチャネルインデックスのためのテーブルＳ　Ｉ
　ＮＤ　Ｉ　Ｓ。

一ディスパッチタイミングのための２つのテーブルＴＭ
ＩＮ及びＴＭＡＸ。

次にカブラのソフトウェアの種々のモジュールについて
説明する。

一般的なプロセスの概念は存在しない。モードＣＯＭの
みが後述の３つの部分ＣＩＮＩ、ＣＨＯＲ，ＰＯＬＬに
分けられる。

ＣｌＮｌ−カブラル−チンのイニシャライゼーション タイブ；プロセス コールモード、ＲＥＳＥＴによるインタラブジョンある
いはＰＯＬＬによるコール。

このプロセスは第２３図のフローチャートに示されてい
る。センタープロセッサＭＰＣとのイニシャライゼーシ
ョンプロトコルの制御にすなわち制御、すなわち０１制
御の受信、０２制御の受信を与え、ＣＮＩは周辺及び変
数テーブルのイニシャライゼーションを行なう。

このモジュールは、システムがオン、ＲＥＳＥＴになっ
たとき、あるいは後者がＯ１制御を受取り制御管理プロ
セスによる通常動作となったときにイネーブルとなる。

ＣＨＯＲ−スケジューラ タイプ；プロセス コールモード；クロックインタラブジョンこのプロセス
は第２４図のフローチャートに示されている。ミニスケ
ジューラがモジュール０ＵＴＰＵＴ及びＴＭＰを順次始
動させる。これら２つのモジュールが働いているとき、
並列アクセスＣＡＰＩ−ＣＡＰ４は、ディスパッチング
と時間計算が遅延しないように禁止される。反対に、動
１ノ１フリーの直列人力ＣＡＳｌ−ＣＡＳ４は、オクテ
ン１の損失のリスクがあるので禁止されない。

しかし、これらのアクセスのフローはかなり小さいので
、すなわち、高々１　ｍ５ｅｃにつき１人力であるので
実際の困難性はない。

ＰＯＬＬ−センタープロセッサＭＰＣの制御の監視 タイプ；パンクグラウンドタスク コールモード；なしくループ） このサブルーチンは第２５図に示されている。

その機能の１つはセンタープロセッサＭＰＣとの対話の
ために設けられたテーブルをスキャンすることである。

制御Ｏ１を検出したとき、イニシャライゼーション手順
（ＣＩＮＩ）までジャンプする。他の場合においても、
受信した制御に応じたルーチンを開始する。これらのル
ーチンのフローチャートは第２８図に示されている。

制御ルーチン タイプ；サブルーチン コールモート；コーリングプロセスＰＯＬＬルーチンの
機能は処理された各制御に応した特定のタスクを行なう
ことである。

一制御０２；コンチクスト変更 実際にはシステムの各テーブルの再イニシャライゼーシ
ョンである。

一制御０３；最大フォーマットの変更 これはテーブルＡＦＯＲＭＡの更新のために使用される
。

一制御０４；カプラ　オン／オフ カブラはインタラブジョンを禁＋ｌすることによりオフ
となる。この状態ではカブラはセンタープロセンサＭＰ
Ｃからの最終制御の受信を続ける。

−制御２０；チャネル　オン／オフ 対応するインタラブドのマスク／アンマスクは充分であ
る。

一制御２１；チャネル　アイデンティファイアの変更 バックのヘッダーはバッファＡｉ及びＢｉにおいて変化
する。

一制御２２．５ＴＡＲＴＳ変更 へンターは制御２Ｉに対して変化する。

−制御２３；フローの変更 名チャネルのタイミング値を与えるテーブルＴＭＩＮ及
びＴＭＡＸが変更される。

その他の制御は無視する。

他のモジュールは以下に説明する。

ＡＣＣＥＳＳ−アクセスＣＡＳ　１−ＣＡＳ４及びＣＡ
ＰＩ　ＮＣＡＰ４のうちの１つにおけるオクテツトの読
出し タイプ；モジュール コールモード；インタラブジョン このモジュールは第２７図のフローチャートに示しであ
る。オクテツトを読出し、それをバッファＡｉに記憶す
る。ＡｉがフルのときＢｉへの移送を管理する。このた
めＡｉ及びＢｉの状態を変化させる。更に飽和の場合は
、インターラブドを禁１１−することにより入力を禁１
トし、後者は該当チャネルに属するパックがディスパッ
チされたときに再び作動する。モジュールアクセスは１
つのオクテツトのレベルにおいて動作するので、ソフト
ウェアの最もクリティカルな部分である。マイクロプロ
セッサＩ装置８０８５を使用すれば、モジュールアクセ
スは非常に長いインデクス付きアドレッシングのキャン
セルのために８回複製される。更にそれはモジュールの
より頻度の高いブランチにおいて実行される支持の数を
制限するために最大値に対して最適化される。

０ＵＴＰＵＴ−パックディスパチング タイプ；モジュール コールモード；スケジューラ このモジュールは２つの異なった機能を有する。

先ずパックがディスパッチされるべきか否かを決定する
ためにバッファＡｉ、Ｂｉの状態を分析する。そしてイ
エスであればパックをディスパッチするためにバッファ
Ｃにパックを移送する。

ディスパッチすべきバッファの選択は２つのフェーズに
おいてなされる。先ず優先性の高い“適格゛′バッツク
ビットＯのバッファ状態が調べられる。このサーチがネ
ガティブであれば８つのチャネルにおいて優先性の低い
適格バッファが調べられる。

“レベルｔ　”は高い優先性のｌくツクァのためのスキ
ャンレベルであす、°“レベル２”ｔｋ低い優先性のへ
ンフ７のためのスキャンレベルである。同一レベルにお
いて、４７７７８１次いでノ曳ツクァＡ１がｊケ１次調
べられる。各付加的スキャンに対して、すなわちモジュ
ール０ＵＴＰＵＴの付加的コールに対して、最後のディ
スパッチに続くアクセスのバッファＢが先ず分析される
。次いでアクセス間に優先性のないことがサイクリック
に順次検査される。

ディスパッチの決定は決定テーブルの原理と一致するよ
うになされる。このテーブル（第２８図）はバッファ状
態の値によりアドレスされ、６個の出力信号が回復し、
ディパッチがレベル１または２でなされているか否か、
あるいはディパッチがＩＩ）能か否かを示す。

一方、バッファＡｉからのディパッチングは、信号が異
なっているバッファＢｌからのディスパッチングと識別
される。その処理は第２８図に示すフローチャートを参
照して後述するように２つの賜金に対して同じではない
。

バッファＢからのタイプ（ツチング′の場合：ｌ＜ツク
ァＢはやむをえずフルとなるので、インデクス及び最大
フォーマ帰であるフォーマットを更新するのに１・分で
ある。

バッファＡからのディスパッチングの場合二）くツクァ
Ａはやむをえずフルとはならなし）。現イ１のフォーマ
ットがこのチャネル番と使用されるＩＪストに関してい
ることが証明されな（すれｔｆならなｌ、Ｘ。

ＡＬはエンプティであるＢｉに移送され、Ａ、　ｉのパ
ラメータは別のパックの形成の見地力）らｒ＋ｆびイニ
シャライズされる。

ディパッチングを準備するプロセスｔｔノ＜ツクァＣの
状態ＢＵＳＹ　Ｉ）ＩＰＵＴ　ＦＵＬＬ状態及び／ぐツ
クノアドレスをプログラムすることにより完了される。

ノ曳ツクァＣは実際は仮想的な／ヘツクァであること力
（分かる。′任意の時間において、それｉｉｉ＜ツクァ
ＡｔとＢ１のうちの一方を示す。

実際、パックのデイスノくツチングｔ±次の２つの場合
において決定される。

一／＜、７フアはフルであり、２つのパック転送間の１
１！？間間隔ｔｍｉｎに達した。

−バッファは部分的にフルであり、２つのパック転送間
の時間間隔ｔ　１ＩＩａｘに達した。

なお、レベル１の場合（高優先性）、バッファはｔｍａ
ｘに達しなくともディスパッチごれる。そして多数の不
完全なパックがディスパッチされるが、これはチャネル
の高優先性特徴のため必要である。

ＴＭＰ−フロー規制 タイプ：モジュール コールモード；スケジューラ このモジュールのフローチャートは第３０図にボしであ
る。このモジュールはバ、ンフγＡ及びＢの状ｊＧのビ
ットｔ　ｆｆ１ｉｎ及びｔ　ｗａｘを管理する。これら
の信号はタイミング信号あるいはタイマーである。これ
らはスケジューラの同期により実時間で処理されなけれ
ばならない。その結果ＴＭＰは一定の既知の周期性でコ
ールされる。

テーブルｔｍｉｎ及びｔ　ｍａｘの形のカウンタの数は
各チャネルと関連し、ＴＭＰにより減少される。

タイマーの１つがそのサイクルを完了したとき、対応ビ
ットｔｍｉｎまたはｔ　ｗａｘはＡｉ及びＢｉの状態の
うちの１つにセットされる。そしてテーブルＴＭＩＮは
パックのレベルにおいて実行されるフロー規制の基礎と
なる。

理論的には、任意の時間におけるソースの実際のフロー
は他のソースのフローに依存しないので１−訳規制は完
全である。

なおｔｍｉｎ＝ｏに対応する上記゛最大フロー゛′でチ
ャネルをプログラムすることが可能である。

この場合、ＴＭＰによる規制は働らかない。資源はイン
ターラブジョン優先性により分割される。

【図面の簡単な説明】

第１図は本発明によるアクセスポイントのブロック図、
第２図は第１図のカプラを示すブロック図、第３図′は
第１図のマルチプレクサを示すブロック図、第４図は第
１図の変調回路を示すブロック図、第５図は第１図の制
御部を示すブロック図、第６図は第１図のアクセスポイ
ントの動作を説明するための概略図、第７図〜第１３図
ｔ±第１図のアクセスポイントの制御モードソフトウェ
アを示す図、第１４図〜第２０図は第１図のセンタープ
ロセッサのソフ）・ウェアを示す図、第２１図〜第３０
１）４は第１図のカプラのソフトウェアを示す図である
。 Ｃ８・・・カプラ ＭＴＰ・・・バッファメモリ ＭＰＣ・・・中央制御ユニット ＭＢ・・・メインバス ＭＣＸ・・・デュアルアクセスメモリ ＭＵＰ、・・・マイクロプロセッサ ＲＯＭ　ｘ・・・リードオンリメモリ ＣＡＳ　１〜ＣＡＳ４及びＣＡＰＩ−ＣａＦ２・・・ア
クセス回路 Ｂ、・・・ローカルバス 特許出願人 工タブリシュメント　パブリック ＦＩＧ、　　１５ ＦＩＧ、　　１６ 同相Ｌ（プジューラ ＦＩＧ、　　１７ ＦＩＧ、　　１８ ＦＩＧ、　　２３ ９七ｌト ＦＩＧ、　　２４ 手続補正書（自発） 昭和５８年８月２８日 ４１ｆ許庁長官　　若　杉　和　夫　殿１、東件の表示 昭和５８年特許願第１６０２０２号 ２、発明の名称 データパック放送網に対するアクセスポイント３、補正
をする渚 ＋１τ件との関係　　特許出願人

Claims (5)

【特許請求の範囲】
1. （１）メインバス（ＭＢ）により相互に連結される。複
   数のカプラ（Ｃ，）、バッファメモリ（ＭＴＰ）、及び
   中央制御ユニット（ＭＰＣ）から成るデータパック放送
   網に対するアクセスポインＩ・であって、前記各カプラ
   （Ｃつ）は複数のデータソースに接続され、前記バッフ
   ァメモリ（ＭＴＰ）は１１１１記データバツク放送網の
   送信装置に接続され、　Ｍｊ記各カプラはデュアルアク
   セスメモリ（ＭＣｘ）と、マイクロプロセッサ（ＭＵＰ
   ｘ）と、リードオンリメモリ（ＲＯＭ、）と、データソ
   ースにそれぞれ接続されるｉ数のアクセス回路（ＣＡＳ
   Ｉ−ＣＡＳ４及びＣＡＰＩ−ＣａＦ２）と、ｏ−−１３
   ルバス（Ｂ８）とを有し、前記各カプラにおいてカプラ
   制御ソフトウェアに加えて前記バッファメモリ（ＭＴＰ
   ）と情報の交換を行なうための一組のサブルーチンが記
   憶されるごときアクセスポイン！・において、前記中央
   制御ユニット（ＭＰＣ）のメモリが、前記カプラ（Ｃ，
   ）と前記バッファメモリ　（ＭＴＰ）との間に確立され
   た時分割切替接続（こ関する接続テーブルと、前記各カ
   プラと該カプラに接続されるデータソースとの間に確立
   される相互接続のサブルーチンを記憶することを特徴と
   するアクセスポイント。
2. （２）前記各カプラが、前記デュアルアクセスメモリ（
   ＭＣ，、）とローカルへス（Ｂ８）との間のローカルア
   クセス回路（ＣＡＬ、）と、前記デュアルアクセスメモ
   リ（ＭＣＸ）と前記メインバス（ＭＢ）との間のジェネ
   ラルアクセス回路（ＣＡＧ、）とを有し、前記ローカル
   アクセス回路（ＣＡＬ、）及び前記ジェネラルアクセス
   回路が前記メインバスに接続される制御回路（ＣＧＭＸ
   ）により制御される特許請求の範囲第１項記載のアクセ
   スポイント。
3. （３）前記バ・ンファメモリ（ＭＴＰ）が書込みアクセ
   ス回路（ＣＡ　Ｅ）と、並列−直列コンバータ（Ｐ／Ｓ
   ）と、メモリダイレクトアクセス回路と、ヌトローブメ
   モリ（ＭＦ）と、制御回路（ＰＲＯＴ）と、ローカルパ
   ス（ＢＭＸ）と、前記書込みアクセス回路（ＣＡＥ）を
   制御するメインバス制御回路（ＣＧＭＭＸ）と関連して
   マルチプレクサ（凪）を構成し、前記バッファメモリが
   放送されるパケフトのサイズで関数として調整可能なサ
   イズをイｊするページに組織される特許請求の範囲第１
   イ１または第２項記載のアクセスポイント。
4. （４）前記各カプラにおいて転送の用意があるパンクを
   形成するために該カプラと関連するデータソースから受
   信したデータを前記デュアルアクセスメモリ（ＭＣｘ）
   に記憶し、該デュアルアクセスメモリ（ＭｃＸ）におい
   て２つのバッファ（Ａｔ、Ｂｔ）を各データソースにあ
   てがい、−力のバッファ（Ａｉ）の２イリングの程度を
   バッファ（Ａｉ）がフルのときそれを他方のバッファに
   変化きせて検査し、２つのバッファ（Ａｉ、Ｂ、）の状
   態を所定の順番でスキャンさせ、該スキャンの結果と優
   先レベルとに基づいて、出力バッファ（Ｃ）に前記マル
   チプレクサ（ＭＸ）へ転送すべきパケフトを有するバッ
   ファ（ＡｉまたはＢｉ　）のアドレスを知らせると共に
   該出カバンフ７（Ｃ）を待機状態にセットする特許請求
   の範囲第１項〜第３項のうちのいずれか一項のアクセス
   ポイント。
5. （５）前記中央制御ユニット（ＭＰＣ）が前記カプラ（
   Ｃう）内の前記出力バッファＣＣ）の状態をスキャンし
   、前記出力バッファ（Ｃ）が待機状態であることが分か
   り、前記マルチプレクサ（ＭＸ）が前回のパック転送を
   完ｒし次のパケットを得る余裕があるとき、前記中央制
   御ユニット（ＭＰＣ）が前記ダイレクトアクセスメモリ
   回路（ＣＡＤＭ）に待機中の前記出力バッファ（Ｃ）が
   ら読出されたアドレス及び関連する前記カプラリアドレ
   ス並びに待機中の前記バッファ（Ｃ）から読出されたア
   ドレスに対応する前記バッファ（ＢｉまたはＡｉ）から
   のパック転送を実行する命令を伝送する特許請求の範囲
   第１項〜第４項記載のアクセスポイント。