JPS596337U - 積算カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の積算カウンタ回路のブロック図、第２図
は従来の積算カウンタ回路に印加される入力パルス信号
とクロック信号波形の説明図、第３図はＣ−ＭＯ５基本
ゲート回路に印加される信号による消費電流の説明図、
第４図は本考案になる積　　　゛算カウンタ回路のブロ
ック図、第５図は本考案になるクロック発生回路の一実
施例を示すブロック図、第６図は第５図の各部ならびに
積算カウンタ回路の消費電流を示す信号波形の説明図で
ある。 １・・・積算カウンタ回路、２・・・クロック発生回路
、３と２５・・・カウンタ回路、４・・・ラッチ回路、
５・・・タイミング信号発生回路、６・・・出力マルチ
プレックサ、１１と１２と２１と２７と３１・・・入力
端子、２２と３４・・・出力端子、２３・・・フリップ
フロップ回路、２４・・・発振回路、２６・・・コント
ロール端子、２８・・・クリア端子、２９・・・リセッ
ト端子、３０・・・セット端子、３２・・・インバータ
、３３と３５・・・ＥＦＴ（電界効果トランジスタ）。 Ｎ■で］ −」］−一一一一一

Claims (1)

【実用新案登録請求の範囲】
1. 時間間隔Ｔて到来する入力パルス信号をクロック信号の
   入力に同期して積算する積算カウンタ回路において、上
   記人力パルス信号を入力し同時にセット出力信号を発生
   し、次にカウンタ回路からリセット入力信号を入力し、
   同時にリセット出力信号を発生して発振回路に出力すを
   るフリップフロップ回路と、このフリップフロップ回路
   から上記セット出力信号を入力したときのみ発振パルス
   信号を上記セット出力信号の持続時間ｔ１にわたつ、て
   発振し、この発振パルス信号を上記クロック信号として
   上記積算カウンタ回路に出力するとともに上記カウンタ
   回路に出力する上記発振回路と、上記入力パルス信号を
   入力し同時にカウントをクリアして上記発振パルス信号
   のカウントを始め、上記積算カウンタの必要とするパル
   ス数までのカウントを終了すると同時に上記リセット入
   力信号を上記フリップフロップ回路に出力する上記カウ
   ンタ回路とから構成され、上記持続時間ｔ１が上記時間
   間隔Ｔよりも小さい関係にあるように上記発振回路の発
   振周波数を選定してなるクロック発生回路をもつことを
   特徴とする積算カウンタ回路。