JPS5962967A - マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式 - Google Patents

マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式

Info

Publication number
JPS5962967A
JPS5962967A JP57170836A JP17083682A JPS5962967A JP S5962967 A JPS5962967 A JP S5962967A JP 57170836 A JP57170836 A JP 57170836A JP 17083682 A JP17083682 A JP 17083682A JP S5962967 A JPS5962967 A JP S5962967A
Authority
JP
Japan
Prior art keywords
master
cpu
control
cst
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57170836A
Other languages
English (en)
Other versions
JPS6252907B2 (ja
Inventor
Keijirou Hayashi
林 慶治郎
Hiroaki Nakanishi
宏明 中西
Hitoshi Fushimi
伏見 仁志
Seiichi Yasumoto
精一 安元
Masakazu Okada
政和 岡田
Sadao Mizokawa
貞生 溝河
Masao Sueki
末木 雅夫
Takeshi Onuki
大貫 健
Masanao Obayashi
大林 正直
Toshiyuki Ide
井手 寿之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57170836A priority Critical patent/JPS5962967A/ja
Publication of JPS5962967A publication Critical patent/JPS5962967A/ja
Publication of JPS6252907B2 publication Critical patent/JPS6252907B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は4Jj、数の計算機が、共通バスに接続されf
c複数の入出力機器を制御するマルチ計算機システムに
関し、特に共通バスを統括管理する制御愼能を持つ複数
のコントロールステーションの構成制御方式に関するも
のでるる。
ここで、「(4成制御」とは、共通バスに接続されたg
L数のコントロールステーションのうち、常時、ただ1
つがマスターステーションとして共通バスの統括管理を
行うように、シ、マスターステーションが故障した場合
、ただちに、IApの待機中のコントロールステーショ
ン(モニターステーション)の1つが今までのマスター
ステーションに代わシ、共通バスの統括管理を実行する
ようにコントロールステーションを制御させることを意
味する。
ここで、「統括管理」とは、共通バスの使用に関する全
ての制御或いは管理でめシ、計算機が、共通バスを占有
し、特定の入出力穢器を制御するようなシステムにおい
ては、共通バスの占有制御が大きな仕事でるる。
以下、統括管理をするコントロールステーション全マス
ターC8T、マスターC8Tが故障時に、これに代って
マスターCATになろうるコントロールステーションを
モニターC8T、これ以外のコントロールステーション
’にフイドルCATと称す。
〔従来技俯〕
共通バスの一形態はループ状伝送路でめる。
近年、ループ状伝送w!iヲ多重化し、伝送路そのもの
の1呂頼性全向上嘔せたものが従系されている。
また、ループ状伝送路には、複数のC8yが接続され、
任意の1つをマスターC8T、i!0ffiモニターC
AT或いはアイドルC8Tとし、C8Tの構成制御に、
より、特定のC8’I’がダウンしfc場合でも、ルー
プ状伝送路に接続されたシステムが、システムダウンに
ならないようにしている。
従来、C8TはIit′x、@と独立に、共通バスに接
続され、各CATは、独自に、マスターC8T。
モニタ−C8T’e決足するようになっていた。
すなわち、モニターC8Tは、共通バス上の1d号を監
視することにより、マスターC8Tが故障したか否かを
−PIJ断し、故障したと判断した場合、自C3Tt−
マスター08Tとし、共通バスの統括管理を行うように
している。この場合、モニターC8Tが2台以上るる場
合、どちらのモニターC8TがマスターC3TK、なる
かは、予め決めている場合が多いが、これの゛#埋Fi
4Ji帷で、同時に2つのモニターC8TがマスターC
8’l’になろうとする場合がるる。
また、マスターC8Tそのものに故障がない場合でろっ
でも、モニターCATは、共通バス上の信号が途絶え7
cjJ6合は、マスターC8Tの故障とみなして、自分
がマスターC8Tになろうとする場合がある。
このようなことかめって、従来は、C8T間に、特別な
信号線を設け、倶号のやシとりにより、このような不1
IIS@を防止しようとする試みかめるが制御が複雑と
な9、確実なC3TLDfII!成制御は困離でめった
〔発明の目的〕
本発明の目的は、共通バス上の複数のC8Tのうち、1
個のみをマスターC8Tとし、その他のC8T會、モニ
ターC8T又はアイドルC8Tとなるように確実に制御
するマルチ計算機システムにおけるコントロールステー
ション構成制御11方式?l:提供するにるる。
〔発明の就要〕
本発明の特徴に、共通バスに接続された入出力機器?制
御する複数のKf昇・限と谷C8’l”k対応づけて接
続し、モニターc s ’r 會マスターC8’l’に
するのは対応するHf算1幽からの指令によって行うこ
と、各C8’I’は当該C8’l”自身の状態および共
通バス上の1ご号の状態を対応するWt 舅機に報告す
ること、どのCATがマスターC3TKなっているかの
消@は、各計算機が共通に使用する共通メモリに格納し
、史新しておき、各計算機は、対応するC8Tからの報
告及び、他の1111.機からの指令により、共通メモ
リの構成制御方式を参照して、構成制御卸を行うように
し、且つ計算機が稼動な開始するとき及び停止するとき
は該共通メモリの構成tfjJ l1g1清″4を参照
し、C8Tの構成側斜を行うようにしていることでるる
。本発明によれば、構成制御の情報は、1ケ所の共通メ
モリ上で管理されるので、誤って2つ以上のC8Tがマ
スターC8Tとなることはない。
マスターC8Tに接続されている計算機は、マスターC
8Tから、C8丁目身の故唾報Hkうけると、共通メモ
リの構成制御情報全参照し、自分に櫟Afrtされてい
るC8TがマスターC8’l”になっていることを認識
し、ただちにこれをアイドルC8Tに曹@換え、他の計
算機へ、当該C8Tがダウンしたこと?報告する。
この報告をうけ′fc、酎丼機耐共通メモリの構成制御
情報全参照し、自分に接続されているC8’lrがモニ
ターC8Tの揚台、これケマスターC8Tに舊き映え、
自分に接続されているC8Tに対し、マスターC8Tと
なるよう指令を出す。
′1*、、耐算愼が稼動するときは、共通メモリの構成
制御悄様會参照して、当該11丼機に接続さnている共
通バスに、共通バスヲ統括管理するマスター用のコント
ロールステーションがないときは、B a 計’!!俄
に接続されたコントロールステーションに、マスターの
コントロールステーションになる指令を出力する。
更に、計算機が停止するときは、共通メモリの構成制御
情報7診照して、当該計算偵に接続されているコントロ
ールステーションがマスタートナっている場合のみ、他
計昇俵に対して、その計算−Pa K jH伏すt’L
 7’cコントロールステーシヨンがマスターになるよ
うな指令を出力する。
このように、計算機の稼動時および停止時を含めて、各
計算機が共通に匣用する1ケ所の共通メモリの構成制御
情報を参照して、C8Tの構成制卸ケ行うので、構成制
御に罹災なものとなる。
〔発明の実施例〕
第1図は本発明が適用されるマルチ計、に機システムの
一実施例でわる。
第1図において、1〜3は、it算機(以下CPUと称
す)であり、プログラム全内蔵し、このプロダラムを実
行することにニジ、4JL数の入出力機器16〜18を
制御するものでるる。
4は、各CPUI〜3が共通に使用する共通メモリでロ
シ、後述するようVClこの中Vこ、csTの構成fb
fl呻rFv報が格納される。
5〜7はGCPUI〜3を共通バス、ここでは逆向きの
ルーツ°状伝1y−a1x、1zに接続するステーショ
ン(J:J、下STと称す)であり、8〜10は、ルー
プ状伝送路11.12の耽括制御+A曲會ツ弄ったコン
トロールステーション(cs’:r)でbる。C8T8
〜l Or;l[そnぞtL d続t9J 80 * 
90 +100會介し′C対応する叛CPU1.2.3
に接続されている。13〜15は入出力1表器(以下I
10と称す)16〜18iループ状伝込11’all、
12に接4りtするマイクロステーション(以下Gs 
’r ト称す)でめな。19は%C)’Ul、2.3間
を接続する共逍尿続緘で必シ後述するようにこの共通−
J並続線19會介して他日1°算1幾への指骨r出力す
り。
各Ws T 13〜15VCrユ目身の下に接続されて
いるIloがどのCPUからの要求に対してサービス奮
すべきかtb己憶する構成及びC8’l’からの指令に
基ついてループを折シ返す戟龍會有している。
どのCPUからの要求に対してサービスtすべきかに、
サービスすべきCPUが確矩していない状IE5.(こ
の状態盆ニュートラル状悲と称す)で、CPUからの占
有要求k D G S ’I’が受取ったときに[I’
r2憶ちれ、この占有状態は該占廟中のCPUがら占・
汀解眩の指舎紫受けたとき、および他の占有中でないC
PUから強制的に占有解除の指令全党けたときに解除さ
れる。この占有要求指令をC0NC−R8V(COll
neCl & Iもeserye)コマンド、占有状態
の解除指令k C0NC・F’REE (Connec
t& Free)  コマンド、強制的に占有を解除す
る指’r;’klLEsET−1;’ftEE(Res
et &、 ■(1ree)コマ7ドμ と称す。MSTは自分の下に接続されているIloに×
寸する4旨吟がCPUから送られてきたとき、そのl1
0=に6自しているCPU以外からの指令でめれば、そ
れがaEsE’r −Fal;:Eコマンドでないかぎ
り、その指令を受は付けない。このイ、曵溝を設β けることによって、ループバスにM S T k 介し
て接続されているI / Oは、被数CPUがらス酋正
に共有される。即ち、CPUIがら占有されているl1
016に対して、CPU2のユーザプログラムから誤っ
て入出力擬求が発行されてもl1016は現にサービス
中の処理罠乱れ全土じない。
CPUI、6(1)A出7J*XtJ’5rvcよっ−
c拒否されるからでめる。
各CPUは、このようなIloの接続状7,74の盲進
全行なっており、各CPU内のメモリには、この工10
の接続状態を盲進するテーブルが置かれている。谷CP
Uのオペレーティングシステム(O8)は、工10の占
有状態を切シ侠える必要が生じたとき、現に該l10t
−占有しているCPUに連絡ケし、該I10に対してC
0NC−FILEjシコマンドを発行するよう依頼する
。依題を受けたCPUはC0NC−FaEtクコマント
を咳I10に発行し、占有−を房1餓し、依頼元CPU
に対して占有?解除した由の応答を返す。依頼元〇PU
はこの応答を受は柩ってからC0NC−Its Vコマ
ンド1−1行し、該I / Of占有する。机に該11
0t−占有しているCPUが停止状態ないし正常[動作
していないことが検出されたときは、依頼元CPUは、
RESET−FILE:E  ニア マン)”((発行
し該I / 0 O占有状態を解除後、CoNC・R8
vコマンド七発行し該l10i占有する。これらのIl
oの占有の遷移に従い、谷CPU内の′U理テーブルt
4き換えるが、この・(J4テーブルは、020間共有
メモリ4に直いてもよい。
系の信頼性に萬めるためにC8Tは同一ループに複数接
続される。C8Tが1つであるとそのC8’l”が故陣
丁心場合がるることもさることながら、そのC8Tの両
側のステーションで異常が生じたとき、C8Tから他の
ステーションへ制御情報が伝えられなくなり、ループが
龜1毛しなくなるからでるる。この民数C8Tが互いに
独立ループを制御するようにすると、相互に矛盾した制
御2c行なうことが必シ得るので、複数C8Tのうち1
つだけにループ全制御する権限を与える。この権限を与
えられたC8T會Ma81erモードのC3T(マスタ
ーC3T)と称している。他のC8Tは、ループの状態
監視ケするモード(MonHerモード)にるるか、父
は単に受動的に動作するモード(Jdle モード)ノ
イずれかにsp、Mon11erモードにめるC3T7
モニターC8’l’と称している。マスターC8Tから
のみMS’lr、S’l’に対してループを折り返すよ
う指令できるとともに、通′l[1tCPUとIloと
のデータ伝送に1丈われるループ11と、ループの監視
信号−4を伝送するために秋われるループ12の切9替
え等の指令ができる。
マス°ターO8’l’はループに対して監視信号を送出
する。
モニターC8Tは、マスターC8Tから送うれてくる監
視信号を監視し、この監視信号が一定期間検出できなか
ったとき、マスターC8Tが故障したと判断し、CPU
に対して割り込みtかけ、マスターC8Tの1.’*?
c報告する。マスター08Tはループの信号Wtw検出
すると、2重化されているループの切り替(ループ11
とループ12の切p替)を試みる。これで運転が継続で
きればこのままでよいが、継続できないと@は、自C8
’l”内に記1.ハされているループの構成情報(どの
ステーションがどのような相互関係、トポロジーで接続
されているかt示す)にもとづいて各ステーションにル
ープバック運転(ループの折シ返し)を指示スル。ルー
フの構成情報は、csTがマスターになるようCPUか
ら指仝されるとさに、[CPUからC8Tに対して転送
きれるが、マスターになるよう指令されるに先だち、め
らかじめ各C8Tに転送されていてもよい。マスターc
sTがこのようなループ制峙會試みてもなお信号断がマ
スターC8Tにより検出されるとき、およびモニターC
8Tが自分の異常全検出したときは、マスターCS ’
L’はCPUに対して割り込みをかけマスターC8Tか
らアイドルC8Tへ移行する。アイドルc S ’I’
にめるC8Tは、ループに対して積極的に働きかけtす
ることはせず、またループの状態の監視も行なわない。
アイドルC8’I’ないしモニターC8Tは、CPUか
らマスターになるよう指令(この指令をマスターコマン
ドと呼ぶ)を受けるとマスターとなシ、ループの訓呻権
を得る。まに1マスターC3Tu、CPUからのリセッ
ト指令(リセットコマンド)によシモニターC8Tに移
行する。この状態の遷移を第2図に示している。C8T
は嵯源をONされると、アイドルモードとなシ、CPU
からC0NC−FLSV:Iマン)”e’3i9j取る
とモニターモードに移行する。これは、システム2!I
l−最初にスタートさせるとき、直源投入シーケンスの
違いにより無用なエラー処理をしなくてすむようにする
ためでめる。即ち、C3TOり#JL源が最Wに投入さ
れC8Tiモニターモードとすると当該モニターC8T
はループの監視を開始する。このタイミンクトマスター
モードC8Tが定義されるまでの間(マスターモードの
C8’l’はCPUからの1旨令によって定義されるの
で、CPUcDrd源か投入ちれ、動作可能となる以前
にはマスターモードのC8Tがイf在しない期間が生じ
る)にループが異常で必る(マスターモードCS T+
/)X常)とモニターモードのC8’l’がこれ全判断
してしまうことになるが、CPUからの指令によりモニ
ターモードに移行することとすればこの問題は生じない
、ループバスの運転モードの遷移(il−第3図に示し
ている。NL運転とは通常の運転形態でりり2重化ルー
プの一方(これkNL:NOrmaILOOI)と呼ぶ
】でcpuとI/lJ間のデータ伝送ケイ−Iない、他
方(これ((BLと呼ぶ)でループの監視tイjなうも
ので、6る。NL運転中に、N0r111alL00p
vC。
異常が慣用されると、BaCk LoopにてCPUと
I10間のデータ伝送が行なわれる。N Orma t
l、oop、 f3ack 1ine共に異常(fcと
えはループが2本とも断線したとさ)となって、ループ
−巡信号が恢出されなくなると、マスターC8Tは、各
ステーションに対してループの折シ返しを指示し、ルー
プを一巡して(Norm、11 I、oopと折り返し
点とBack I、oopと折り返し点’lpBぶルー
プ)有意な信号が伝送し得るようループの構成制御(ル
ープバック制御)全指示する。これによりルーグー巡す
る有意な(in号がイf在し、ループバスとして機能を
Fiたすよりになっている運転モードをLB運転(:[
、oop Back運転)と称し、折り返し点にはさ1
れたステーションはループから切シ離された状態となる
。第3図で破線矢印は、Ma8terモードにあるC8
’l’に対してCPUがら通常運転への復帰コマンド(
IILBCコマンド)が兄行されたときに運転モードが
遷移すること?示す。CPUがらへ4aS1erモード
のcsTK対してLB運転に移行するよう指令(SLB
Cコマンド)することができる。このときMaster
モードのCS ’l’Ktゴ折り返し点となるべきステ
ーションを指示するが、M a sle rモードのC
8Tはi己憶しているループのm成情報に従って処理を
行なう。
以上の動作を具体的に図面?用いて説明する。
ココテ、CPUI及び、c p U 1 >i続CS 
’I’ 8tyuにとって説明する。CPU2,3、及
びC3T9.10も同様である。
第4図にC3T8のブロック図ケ示す。C8’l’8は
、マイクロプロセッサ8−1、マイクロプログラム全内
蔵する胱出し専用メモリ(ROM)8−2.4き込みa
J能なメモリ(f’tAM) 8−3、割込制御LS 
I (f) ICU) 8−4、通信制?ulLSI 
()IDLC)8−5、汎用入1t17]tblJil
lLsI (PPI)8−6、タイ−r (PTM)8
−7、およびCPUIがらの割込の内容ケ6己憶する割
込レジスタ8−9がらなシこれらは共通BUSB−8に
て接続ちれる。
更に、データ伝送ケ促す、監視信号発生器8−11から
の監視1ぼ号とHDLL8−5からのデータ1ざ号のど
ちらかr選択するマルチプレクサ(Δ4PXB )8−
12、マルチプレクサ(MPXB)8−12により選択
された1T号を送信するが、ループ上の信号會七のま祉
送信する(IDLE)  が全選択するマルチプレクサ
(M PXA ) 8−17 、および逆方向のマルチ
プレクサ(MPXI)) 8−22、複数ループ全ての
信号障f全検出する検出器8−15およびこれらマルチ
プレクサへ選択指令を発するLOOP CON’I’1
LOL8−14.1T号V−=回IM8−20.21、
信号送・1ご回路8−18.19よりなる。又、接続呂
[算機への報告用として、報告レジスタ8−27がある
割込みレジスタ8−9および報告レジスタ8−27は接
続線80會介してCPUIに接続されている。
以上のような構成を用いて、具体的な処理全1第5図か
ら、第9図を用いて説明する。
第5図は、C3T8内の、CPU1からの指令又は、C
3T8の電諒ONによ#)起動される処理を案す。まず
C3T8は、磁源ON時は、無条件に、IDLEモード
へ移行するとともにIDI、Eモード’eI(、Aへ1
8−3へ記憶する。IDLEモードでは、自らrJLO
Opll、12に対し、pH8s状態へ移f工する。こ
れはLoopCTL8−14 及びマルチプレクサ8−
17又は8−22によシ行なわれ゛ゐ。又、CPUIか
らの指令が、MASTER指令でめった場合、自らはM
ASTERモードで必る4G k RA M 8−3 
ヘ記憶し、i、o 01311(NormaILOOI
))へ監視1d号會送出するとともに監視伯号−巡待ち
タイマ8−7を起動する。又、CPU1からの指令がリ
セット(几esel )で6つfc場合、自らは、MO
NITol−L  モードへ移行し、LoopH。
12に対してはPA8S状悪へ移行する。更に、相手M
ASTBRC8’l’からの監視信号待タイマ8−7全
起鯛する。第6図は現用ループからの割込により起動さ
れる割込み処理の一例を示す。ここで現用とは、Nor
mal 、[、oop運転中はLoopll、    
 Back I、oop運転中uLoop12tvie
゛gう。割込みは、LOOpll 又は12からの受信
はマルチプレクサ8−13に介して、HDLC8−5が
受信し、HDLC8−5からの割込が割込fhlJ a
141LS I 8−4にてMPU8−1へ受1」割込
みが入る。この割込により第6図に示す割込処理プログ
ラムが起@1れる。
この時、受信データが、監視1百号でめった場合、MO
NITORCATは監視1d号待ちタイマ8−7を再起
動させる。父、この割込が、HDLCLSI故障の時は
、自C8TがMA8TEI(、の場合、Loopll、
12の管埋が維持できないと判〜tし、1、oopに対
しpass状態へ移行し、IDI、Eモードへ移行する
。更に、候?ACPU1へ自LST8゜MASTER故
11ftT’に報告レジスタ8−27へセットし報告す
る。
第7図は、現用ループ11又は12の信号断のチェック
処理の一例である。悟号断のチェックはMASTERC
8Tのみにて行い、信号断は信号断愼出器8−15よシ
慣出し、汎用入出刃側ず卸LSIのステータスへ反映さ
せる事により検出する。信号断がN OrmB 1運転
中(Loopit)であっ′fc′J!IJ合、現用ル
ープ@ Back Loop (LOOP12)へ切換
える。
切換処理は、LOOpCTL8−14 (1)7i令K
j fiffルテプレクサA3−17kLや断し、マル
チプレクサD8−22に対しマルチプレクサB8−12
からの信号’kLOOI)12へ送出するようにする。
更にBack LOo9 (BL) 12に対し監視信
号を送出すると供に、NortnBl 1.oop故障
’kcPU1へ報告する。信号断の時、Back l、
oop運転中でめった場合、Loopll、12へ接続
されている8T5゜6.7およびMS’l’13,14
.15に対し、I、oop Back指’it’e送出
し、I、oop Backモードへ移行する。東にBa
Ck I、Oop異常tCPU1へ報告する。又、信号
断が、LoOpBack運転中でβつ’fc、場合、L
OOI)11.12 ’li−官埋できないと判断し、
接続CPU1へ、自MASTERC8’I’ Gi v
eup 會報舌する。第8図はC8T内のタイムアウト
処理の一例を示すもので、ftAM8−3記憶のC8’
I”のモードがMONITOLL  モードでめった時
に、相手MASTER,モー )”CS Tカラ(1)
P OL信号を前もって屋めた一定時間内に受信しなか
った場合、ネタイムアウトとなる。本タイムアウトが発
生しfc場会、l’lj手MASTERモードC8Tの
故障と−F41萌し、CI)Ulへ割込にょシ帳舌する
。又RAM8−3Me憶のC8Tモー)がMASTER
モードでめった場合、自C3T8が送出した監視信号か
める一足時間内に、監視偏り一巡侍タイムアウトとなる
が、本タイムアウトとなう′fc場合、自MASTE)
L C8T 故障をCPU1へ報告し、IPLEモード
へ移行する。第9図は、自C8’I’とCPUとの交1
d手段が途絶えた場合の処理の一例でめる。本例の場合
、CPU1への報告がDMA(ダイレクト・メモリ・ア
クセス)にて行なわれた場合、DMAエラーとなった時
日C8Tと接続CPUとの父16手段が途絶えたとして
RAM8−3内C8TキードがMAS’l’iモードで
あった場合IDLEモードへ移行し、I、oopに対し
ては、PASS状悪とする。
ループに接続されたl10(16〜18)はそれぞれが
別のCPUに占有される事が可能であるが、ループに’
AMされている全I10を一括しであるCPUに占有き
せるごとも行なえる。これを行なうためにはループを一
括して占有しているCPUからdループ下の全I10に
対してC0NC・F”ItE Eコマンドを発行し、新
たにループを占有したいCPUから該ループの全I10
に対してC0NC・fLsVコマンドを発行する。この
ときループがLB運転状態であ、9、Iloがループか
ら切#)離されてい友状悪でるると該I10に対しては
C0NC−R8Vコマンドは届かないので、該I10の
みM「だにループを占有したCPUには占有されないこ
とになる。この不都合を防ぐため、CPUは、Mast
erモードにあるC8Tからの割シ込みにより報告され
る切シ離されたIloがどれでめったかを記憶しておき
、ループを通常運転に戻したあと(Masler−’E
−ドのC8Tに対してit L B(コマンドを発行し
たあと)該l10vcCONC・R8■コマンドを発行
する。このようにすることによシ、ループの運転状態に
よらず、谷CPU間でループを一括占M1占有の切シ換
えが可能となる。
サテ、マルチコンピュータシステムにおいては、CPU
の4iI¥成1iiIJ (AIと百うことか行なわれ
る。たとえば、第1図でCPLJI、2.3で業務A、
B。
Cをそれぞi’L−%行しているとして、粟aAがシス
テム全体にとって重要な仕事であったとすると、CPU
Iが異常を生じてダウンした時には残9のCPU2,3
で業務B、Cを継続してもシステム全体として惹味がな
いことかめる。従ってこのような場合には、CPU2を
有し3によってCPUIで行なわれていた業務Aを引き
継がねばならない、また異常を生じたCPUIが占、付
していたりソースを全て解放して、他のCPU2,3が
処理を行なう上で、陣否、外乱を与えないようCPUI
を停止せしめてやらねばならない。このような処理;、
 c P Uの構j戊山り呻という。また、CPUの異
′ハ暫がなくとも、システム運転の都合上、目計画的に
あるCPU(1)d作’(i−1−)止せしめること、
CPU内で行なわれている東’Iff内谷の切シ換えを
行なうこともある。これもCPUの構成制御と目う。こ
のような(4成11jlJ ralを行なうとき、Ma
s ter モー)’(1)CS ’I’が接続されて
いるCPUが結果として停止するような構成制御を行な
うときには、他の生き残るCPUに接続されているCP
Uに接続されているC8TをMasterモードとしな
ければならない。なぜならば、接続されているCPUが
停止している状IL’4では、MasterモードのC
8Tはループの異常を報告することができないし記1.
ばしているループの構成情報をCPUからの指示によp
更−「することもできないからである。
tri、MasterモードのC8’l’から該C8T
がMasterモードを維持できなくなった山の連絡を
受けたCPUは、他のCPUの1つに対して、接続され
ているC S T iMasterMasterモード
絡を出す。
CPUの構J戊1伺峙に1半なうMasterモードの
C8Tの切9換は第10図のように行なう。第10図で
l’−CPUの切シ離し」とは、封板Cl) Uを浮止
せしめ、該CPUが占有していたりソースを解放する処
理を百9゜「cPuの切り換え」とは、そのCPUでそ
れまで行なわれてい゛た業務を停止せしめ、該業務が占
有していたシソースを解放せしめ、新たな業務を開始す
る処理を言う。
1−CPUの立上げ」とぐよ、それ−まで停止していた
CPUを動作開始させ、新たな業務を開始する処理を酊
う。CPUの切シ離し、立上げの場合の処理フローを、
第11図、第12図にそれぞれ記す。
第12図において、ループがCP Uに接Kj“シされ
ているか台かは、たとえば第13!ン1のごときテーブ
ルをもつことによって調べられる。第13図で、31(
1各CP Uから共通に参11i−(でさるC P U
間共有メモリである共通メモ’JOM(iM1図の4)
に格納しておく。このテーブルはシステム全体のループ
バスのりたけ(ループ1からループnまで)おり各ピッ
l−0,1,2・・・・・・をCPUの番号に対応させ
て゛おく、即ち、ループ2用のビット2が1ならばルー
プ2はCPUす2のCPUに接続されており、oならば
ループ2はCPU≠2のCPUには接続されていない事
を示す。また、このテーブルは他のCPUの下のC8T
をMBsterモードとするよう1ぺ頼するときにも用
りられる。ループに接続されているC8Tのうちどれが
M3slerモードにあるかを求めるのにも第13図と
同一の構造のテーブルを用いる。但し、MBslerモ
ードC8Tを管理する場合、MBsterモードのC8
’l’を1で狭わすと第13図において、各ループ用の
テーブルで1でめるビットは各列に唯一つだけであるこ
とが、各ループとCPUの接続関係を示す場合と異なる
。第14図は各ループに)JasterモードのC8T
を設定処理中か否かを示すものであシ、同時に2つのC
8TをMasterモードにすることがないようインタ
ーロックをとるために用いられる。
なお、これらのテーブル?11−参照するときは、仮数
CPUから同時に参照されないようインターロックをと
る心安があるのでこのテーブルをCPU間共通メモリで
ろる0M4においた場合は、TESTandsET命令
等を用いてインターロックをとる。
次に、C8Tの側からの報告によるC8’l”の構成制
御について、第15図、第16図に示す。なお、第11
図、第12図、第16図で、他CPUにMB8te4モ
ードを設定するよう連絡を出すとき、連絡相手を決る方
法は、たとえば第13図のループとC8Tの接続情報か
ら、ループに接続されているC8Tを抹し、該C8Tを
接続しているCPUのうち、切り離し対象となっている
CPU、現に停止しているCPUを除いたものから1つ
を任意に選び出すことによって行なえる。これは第1図
の共通信号線19を用いて行う。なお、この連絡は前述
のように、1つのCPUを選び出してから発行してもよ
いが、全CPUに連絡を出し、連絡を受は取ったCPU
が早いもの勝ちで、そのCPUに接続されているC8T
をM3sterモードとするようにしてもよい。但しそ
の場合、現にMBsterモードであったC8Te接続
しているCPUはこの連絡を無視しなくてはいけない。
〔発明の゛効果〕
このように、本発明によれば、1jfflc8Tの構成
制御を1各C8Tに接続された計4桟が行い、且つ各計
算似は計算機の稼動開始時および停止時についても、各
計算機間で共通に丈用する共通メモリに格絡され、常時
更新される構成制御情報を参照して構成tlrlJ呻を
行うので、確実なCATの構成側−が実現できる。
【図面の簡単な説明】
第1図は本発明が適用されるマルチ計n+Aシステムの
一実施例構成図、第2図は、C8Tの構成制御のlIi
移を示す図、第3図社ループバスの運転モードの遷移を
示す図、第4図は、本発明に使用され、4csTの一実
施例ブロック図、第5〜第9図は第4図の動作説明用フ
ローチャート、第10図は、CPUの構成制御に伴なう
マスターモードのC8Tの切り換えを示す図、第11図
、第12図はそれぞれCPUの切シ離し、立上げ時の処
理を示すフローチャート、第13図、第14図はそれぞ
れ共通メ七りに格納される構成制御情報の一例を示す図
、第15図、第16図はそれぞれCATからの割込みに
よる構成制御の処理を示すフローチャートでおる。 1〜3・・・計算機、4・・・共通メモリ、8〜10・
・・コントロールステーション、19−・共通接続線。 穿2.5 摩l CPU It=よるcSTH’lp         
      (1’sT  pawt;t< 5N譚6
図 駆90 第to E7J 毘12 I21 CPUの法主」→− 噂 穿13 口 穿15図 Iシフ酩Ley−ε=−F摩1t4二寿七(←丁ツj1
)込、スノー杷 閃 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 内 0発 明 者 溝河貞生 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 内 0発 明 者 末木雅夫 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 内 0発 明 者 大貫健 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 内 0発 明 者 大鉢正直 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 0発 明 者 井手寿之 日立重大みか町5丁目2番1号 株式会社日立製作所大みか工場 内

Claims (1)

    【特許請求の範囲】
  1. 1゜複数の計算機と、該複数の計算機に接続され計界機
    間で共通に使用される共通メモリと、該複数の計n機會
    接Oしする共通バスと、該共通バスに接続され、該計算
    機によって制御される複数の入出力機器と、該共通バス
    に接続されるものであって、同時には1つのみがマスタ
    ーステーションとして共通バスの統括管理を行うように
    制御される複数のコントロールステーションを有スるマ
    ルチ計算機システムにおいて、各計算機と複数のコント
    ロールステーションを対応づけて接続し、各コントロー
    ルステーションは共通バスが正常に使用されているか否
    かの状態信号を対応する計n機に報告し、各計算機は、
    対応するコントロールステーションからの繭状態信号お
    よび他計算機からの指令にもとづき、該共通メモリに格
    納され几構成制(至)情報を参照し、該構成制御情報の
    更新と、対応スるコントロールステーションへの構成制
    御情報を出すようにし、計算機が稼動をはじめるときは
    、該計g機は、該共通メモリの構成制御情報を蚕照して
    尚該計算機が接続されている共通バスに、共通ハスの統
    括管理ヶするマスターのコントロールステーションが存
    在しているか否か?:、調べ、存在しない場合のみ当該
    計n愼に接続されたコントロールステーションに対して
    マスターのコントロールステーションになる指令を出し
    、計算機が停止すると@は、該計算′4−Aに、該共通
    メモリの構成制御111情報をり照して、当該計算機に
    接続されたコントロールステーションがマスターになっ
    ているか否かを調べ、マスターになっている場合のみ、
    他計算戦に対して、その計算機に接続されたコントロー
    ルステーションがマスターになるような指令を出すよう
    にしたことを特徴とするマルチ計算機システムにおける
    コントロール、x、 チー ’/ ヨy g成制御方式
JP57170836A 1982-10-01 1982-10-01 マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式 Granted JPS5962967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57170836A JPS5962967A (ja) 1982-10-01 1982-10-01 マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57170836A JPS5962967A (ja) 1982-10-01 1982-10-01 マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式

Publications (2)

Publication Number Publication Date
JPS5962967A true JPS5962967A (ja) 1984-04-10
JPS6252907B2 JPS6252907B2 (ja) 1987-11-07

Family

ID=15912226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57170836A Granted JPS5962967A (ja) 1982-10-01 1982-10-01 マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式

Country Status (1)

Country Link
JP (1) JPS5962967A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208159A (ja) * 1986-03-10 1987-09-12 Hitachi Ltd コンピユ−タシステムの構成情報管理方式
US6557099B1 (en) 1999-06-28 2003-04-29 Fujitsu Limited Multiprocessor system for distributively determining the identity of a new control processor based upon the identity of the failing processor(s) stored therein

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437133U (ja) * 1990-07-27 1992-03-27

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208159A (ja) * 1986-03-10 1987-09-12 Hitachi Ltd コンピユ−タシステムの構成情報管理方式
US6557099B1 (en) 1999-06-28 2003-04-29 Fujitsu Limited Multiprocessor system for distributively determining the identity of a new control processor based upon the identity of the failing processor(s) stored therein

Also Published As

Publication number Publication date
JPS6252907B2 (ja) 1987-11-07

Similar Documents

Publication Publication Date Title
US3787816A (en) Multiprocessing system having means for automatic resource management
US4455601A (en) Cross checking among service processors in a multiprocessor system
US20020152425A1 (en) Distributed restart in a multiple processor system
US6138248A (en) Common disk unit multi-computer system
JPS5962967A (ja) マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式
JP2979771B2 (ja) 情報処理装置及びそのバス制御方法
Schmitter et al. The basic fault-tolerant system
EP0413586B1 (en) A system to pass through resource information
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
CN115328706A (zh) 双cpu冗余架构综合控制方法及系统
JPS5962968A (ja) マルチ計算機システムにおけるコントロ−ルステ−シヨン構成制御方式
JPS5917467B2 (ja) 制御用計算機のバツクアツプ方式
KR100301769B1 (ko) 감시제어시스템의메모리장치
JPS60173602A (ja) 分散型プロセス制御装置
JP3363579B2 (ja) 監視装置及び監視システム
JPH04239831A (ja) 相互プロセッサバックアップ方式
JP2937595B2 (ja) 電力系統監視制御装置
JPS6113627B2 (ja)
JPS589444B2 (ja) 共用入出力機器制御装置
JPS60134352A (ja) 二重化バス制御装置
JPH06301658A (ja) 疎結合電子計算機システムのリカバリ方式
JP3213016B2 (ja) 多重化要素制御方式
JPS6075942A (ja) 演算処理系の冗長方式
JPS59157759A (ja) 二重化システム
JPS5850372B2 (ja) デ−タ集配信処理システム