JPS5961997A - 基板の不良装着検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１１発明の技術分野 本発明は複数枚の基板で構成されるモジュールにおいて
基板の誤装着や基板が未装看の状態を簡易に検出する方
式に関する。

（２）従来技術と問題点 基板複数枚でモジュールを構成しているとき基板の挿入
位Ｉｄ・順序は所定の決まりがある。通電はモジュール
内の装着の場所を示す数字や符号を（＝ｊけておき、モ
ジュール内の位置との対照表を見るなどして装着するが
、基板の枚数が多いとどうしても誤挿入が起り易く、ま
た全部の基板の装着をしないで電源を投入するようなこ
とがある。従来は正常に装着した否かについて確認する
手段としては目視による程度で極めて不足していた。

（３）発明の目的 本発明の目的は前述の欠点馨改善し基板を正常に装着し
たとき信号を発する手段を設は不良装置を適確に検出す
る方式を提供することにある。

（４）発明の構成 前述の目的を達成するための本発明の構成は、２枚の基
板が所定位置に正常に装着されたか否かについて基板装
着信号を発生させる手段と、装着の良否を検出する手段
で構成されることである。

（５）発明の実施例 図面は本発明の一実ＭＭ例を示す結線図である。図にお
いてＢＰＩ、ＢＦ２．ＢＦ２は基板ｌ乃至基板３を示す
。各基板忙はそのバンクパネルの互いに異なる位置にピ
ン端子Ｐ１１．Ｐ１２．Ｐ１３〜Ｐ５１．Ｐ５２．Ｐ５
５を設けている。ピン位置は各基板を正常の位置に装着
したとき、中央制御装置ＣＰＵ　側の端子Ｃに対し「正
常」の信号を与える１言号を発生させる位置とする。そ
して各基板には正電源子Ｖと反転回路ＩＮＶとを図示す
るように接続し、基板の十電源から抵抗Ｒを介した端子
をＰｌｌ、Ｐ２１．Ｐ３１　、基板内接地とする端子を
ＰＩ３．Ｐ２２．Ｐ５２、反転回路出力をＰＩ３．Ｐ２
５．Ｐ３５に接続している。またＰＩ３−Ｐ２１．Ｐ２
２−　Ｐ５１．Ｐ３２−　Ｐｌｌを互いに直結している
。図示している各基板の装着位置が正常とするとＰｌｌ
とＰ５２　、　ＰＩ３とＰ２＋　、　Ｐ２２とＰ５１が
それぞれ接地電位“Ｌ″となるからＰ１３゜Ｐ２５．Ｐ
３３は“ｔ（”となり中央処理装置側の端子Ｃも“Ｈ”
である。電位ＩＩ　ＨＩＩ“Ｌ”′の所定状態は一種の
Ｉｉｆ号であり端子Ｑ　ｃ）電位を得る論理積演算回路
ＡＮＤは装着良否を検出する回路となる。若し基板の装
着位置または＋＋Ｅｉ序が誤っている場合、隣接基板の
対応端子とのｊｘ続がな（、そのため基板装着信号は図
示の場合と全（別異となる。従って端子Ｃの電位が“Ｌ
”となり装着不良を報知する。

基板の枚数は３枚と限らず２枚或いは３枚より多い場合
も同様である。中央部）！Ｍ装置側端子Ｃには表示ラン
プを設け、その点灯・不点灯で不良装置を検出すること
ができる。また基板のピン端子位＆？ずらすことなく互
いに隣接基板と接続するようにした場合は基板の装着抜
けを容易に検出できる。この場合装着順序の誤りは検出
できな（・。基板に対する装着識別信号を基板の外方に
設げた信号源から印加することも可能である。

（６）　　発明の効果 このようにして本発明によると基板の不良装着や装着抜
けがあったとき識別信号を出力しているから、電子計算
機等において多数の基板があるときも、検介機器を格別
使用せずに容易に識別することができる。

【図面の簡単な説明】

図面は本発明の一実施例の構成を示す結線図である。 ＢＰＩ　、ＢＦ２．ＢＦ２・・・基板、Ｐｌｌ、ＰＩ３
・・・Ｐ３５・・・端子ピン＋Ｖ・・・電源　　　　　
ＩＮＶ・・・信号反転回路ＡＮＤ・・・論理積か（舅１
回路 特許出願人　出土通株式会社 代　埋　人　弁理土鈴木栄祐

Claims (1)

【特許請求の範囲】
1. ２枚の基板が所定位置に正常に装着されたか否かについ
   て基板装着信号を発生させる手段と、装着の良否を検出
   する手段とで構成されることをＩＰ！ｆｍとする基板の
   不良装着検出方式。