JPS596128B2

JPS596128B2 - 電源装置

Info

Publication number: JPS596128B2
Application number: JP49136985A
Authority: JP
Inventors: 安夫成田; 謙造谷本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1974-12-02
Filing date: 1974-12-02
Publication date: 1984-02-09
Also published as: JPS5165317A

Description

【発明の詳細な説明】本発明は電源装置、特に複数個のパルス幅変調方式スイ
ッチングレギュレータの出力を共通電圧母線に接続し、
並列運転を行う電源装置に関するものである。

従来、パルス幅変調方式スイッチングレギュレータを並
列運転する方式としては、各スイッチングレギュレータ
に過電流垂下特性を持たせ、ｎ台のレギュレータの定格
電流を越える負荷に対しては、ｎ台のレギュレータを垂
下特性による電流制限された状態で動作させるのが一般
的であつた。

かかる並列運転方式においては、負荷変動に対するレギ
ユレーシヨンを損なうことなくレギュレータを動作させ
るためには、特に各レギュレータの出力電圧の設定を出
来るだけ等しくなるように調整しなければならず、又出
力電圧の設定を変更する際には、各出力電圧の関連にお
いて、調整しなければならない。従つて並列運転するレ
ギュレータの台数が多い場合には電圧設定が著しく困難
となり、実際的には並列運転する台数を制限しなければ
ならないという欠点がある。又従来の上記方式に於ては
、原理的に各レギュレータは、出力電流の不平衡状態で
動作するために、各レギュレータに余裕を持たせて動作
させ、装置としての信頼性を向上させることに対しては
有効ではなかつた。本発明は従来の技術に内在する上記
欠点を解消するためになされたものであり、従つて本発
明の目的は、パルス幅変調方式スイッチングレギュレー
タの並列運転を行うに際し、負荷へ供給すべき電流の大
小、並列運転台数によらず、各レギュレータの出力電流
をバランスせしめる新規な電源装置を提供することにあ
る。本発明の上記目的は、複数個のパルス幅変調方式ス
イッチングレギュレータ出力を共通電圧母線に接続して
並列運転を行う電源装置において、基準電圧発生装置か
ら出力される第１の基準電圧と前記共通電圧の母線の出
力電圧とに基づいて第２の基準電圧を発生し前記各レギ
ュレータに共通に分配する唯一個設けられた電圧制御部
と、前記各レギュレータにそれぞれ設けられそれぞれ自
己の出力電流に応じた検出電圧を発生する検出手段と、
前記各レギユレータにそれぞれ設けられ少なくとも前記
検出手段の検出電圧及び前記第２の基準電圧の大小によ
り制御信号を発生する比較回路を含む回路とトリガパル
ス及び前記比較回路の制御出力により自己のパルス幅を
決定するパルス幅制御回路とを備えたパルス幅制御部と
を有していることを特徴とする電源装置によつて達成さ
れる。

本発明はこの様に、複数個のパルス幅変調方式スイツチ
ングレギユレータを並列運転する電源装置に関して、並
列に接続された各スイツチングレギユレータの出力電流
と、後記電圧制御部より各レギユレータへ分配される基
準電圧とを比較し、該基準電圧に追随して開閉素子の開
閉時間を制御し、出力電流を増減せしめるようパルス幅
を制御する制御回路を各レギユレータへ附加せしめそれ
によつて各レギユレータの出力電流を平衡させることを
特徴とする。本発明は更に並列運転出力を定電圧にする
ために、該出力電圧と定電圧用基準電圧とを比較し、各
レギユレータへ分配する基準電圧を発生する電圧制御部
が設けられている。

本発明の原理と作用を第１図に示された周知のスイツチ
ング方式定電流電源の原理図を使用して説明する。

本定電流回路は基準電圧ＶＣｌ電流検出素子ＲＳｌ増幅
器Ａ１開閉素子制御回路Ｂ１開閉素子Ｃ１電圧変換素子
Ｄ及び整流、濾波回路Ｅ，Ｆから構成されている。今増
幅器Ａの一方の入力に基準電圧Ｖｃを与え、もう一方の
入力に電流検出素子Ｒｓに生ずる電圧を入力すれば、出
力電流１０による電流検出素子Ｒｓの電圧降下がこの基
準電圧Ｖｃと等しくなるように増幅器Ａが動作し、電流
帰還がかかり、開閉素子Ｃの開閉時間を制御して、入力
電源の電圧Ｅｉ及び負荷Ｒ１が変動しても基準電圧Ｖｃ
と電流検出素子Ｒｓによつて決まる定電流を負荷Ｒ１に
供給する。次に第１図の回路において、負荷Ｒ１の変化
に応じ基準電圧ｃを制御したとすれば、出力電流１０が
増減し、出力電圧ＥＯは不動、即ち定電圧電源として動
作させることが出来る。又入力電源Ｅｉが変化しても、
出力電流１０を変化させないように基準電圧ｃを制御す
れば出力電圧ＥＯは不動、即ち定電圧電源として動作す
る。

本発明は以上の原理を応用し、並列運転を行う複数個の
レギユレータに出力電圧によつて制御された基準電圧Ｖ
ｃを共通に分配し、各レギユレータの出力電流１０を同
時に変化せしめることにより、出力電流１０がバランス
した定電圧電源装置を構成することにある。

次に本発明をその良好な実施例について添付図面を参照
しながら詳細に説明しよう。

第２図は本発明を利用した電源装置のプロツク図であつ
て、該電源装置は出力が共通電圧母線１ａに接続され、
並列運転を行う複数個の定電流駆動されたパルス幅変調
方式スイツチングレギユレータ１と、出力電圧ＥＯと基
準電圧発生装置２ａから発生した定電圧用基準電圧Ｖｒ
ｅｆとを誤差増幅器２ｂによつて誤差増幅し、前記レギ
ユレータ１へ定電圧制御するための基準電圧Ｖｃを与え
る定電圧制御部２から構成される。パルス幅変調方式の
スイツチングレギユレータ１は、それ自身周知のレギユ
レータに基準電圧Ｖｃによつて定電流駆動するための出
力電流検出回路２′並びにパルス幅制御部２″を附加し
たもので詳細は後述する。定電圧制御部２は共通電圧母
線１ａの電圧を入力とし、定電圧用基準電圧Ｒｅｆを他
方の入力とする周知の誤差増幅器２ｂより構成される。
この誤差増幅器２ｂの出力は、基準電圧Ｖｃとして各ス
イツチングレギユレータへ共通に分配される。これ等の
回路は慣用型のものであるために、第２図では詳しく述
べない。しかして、定電圧制御部２で共通電圧母線１ａ
の電圧ＥＯと定電圧用基準電圧Ｖｒｅｆとを誤差増幅し
た差動出力である定電圧制御するための基準電圧Ｖｃは
、複数個の定電流駆動されるスイツチングレギユレータ
１に共通に分配され負荷変動、入力変動に対し一定出力
電圧を維持するよう各レギユレータの定電流値を制御す
る。

第３図は本発明に係る電源装置の一実施例を示す構成図
であり、本発明は第３図に示された構成を複数個含むも
のである。

次にパルス幅変調方式のスイツチングレギユレータを定
電流駆動する本発明の第１の実施例を第３図を参照して
説明する。第３図によれば非安定化直流電源Ｅｉは、例
えばトランジスタ等で構成される開閉素子駆動回路３に
よつて開閉される例えばトランジスタ、サイリスタ等か
ら成る開閉素子４によりチヨツプされる。該チヨツプさ
れた電圧は電圧変換素子５により昇圧または降圧され、
整流回路６により整流され、更に濾波回路７によつて平
滑化され再び直流電圧ＥＯに変換される。これらの基本
回路は周知である。本発明ではこれら周知の基本回路に
、電流検出素子８と、該出力を入力とする積分器９と、
更に積分器９の出力と基準電圧Ｖｃを入力とする比較器
１０と、トリガパルス発生回路１１から送られてくるト
リガパルスに同期し、この比較器出力によつてパルス幅
を決定するパルス幅制御回路１２が附加されている。こ
れらの回路は第３図に示される様に構成されている。従
つて第２図の出力電流検出回路２′は電流検出素子８に
相当し、パルス幅制御音１２″は積分器９、比較器１０
、トリガパルス発生回路１１及びパルス幅制御回路１２
より成つている。これ等の動作を第４図、第５図の動作
波形をも参照して説明する。

トリガパルス発生回路１１から送られてくるトリガパル
スａによつてパルス幅制御回路１２のＲ−Ｓフリツプフ
ロツプがセツトされる。それにより開閉素子駆動回路３
を通して開閉素子４が駆動される。開閉素子４が駆動さ
れるとともに、ダイオード１８が逆バイアスされて積分
器９の動作を開始せしめる。パルス幅変調方式スイツチ
ングレギユレータの開閉素子を流れる電流は一般的に第
５図に示す如き波形となる。開閉素子４を一定のパルス
幅で開閉すれば第５図ｇの如く、オン時に流れる電流は
直流電源電圧Ｅｉ及び負荷の大小で決まる値となる。か
かる平衡状態より前記開閉パルス幅を狭くしたとすると
、第５図ｈの如く徐々に電流は減少して新しい平衡状態
に移り出力電流は減少する。一方開閉パルス幅を広くす
れば、第５図１に示す如く徐々に電流は増加し、新しい
平衡状態に移る。従つてこの場合には出力電流は増加す
る。本実施例では開閉素子４を流れる電流を電流検出素
子８によつて第４図ｃの如く波形をそこなうことなく電
流に応じた電圧出力を検出し、該出力ｃを積分器９によ
り積分する。従つてその積分器９の出力である積分波形
ｄは第４図の如く電流検出素子出力ｃが大なる場合、即
ち出力電流の大なる場合には傾きが急であり、出力ｃが
小なる場合、即ち出力電流の小なる場合には傾きが緩や
かである。該積分器９の出力ｄは定電圧制御部２より送
出される基準電圧Ｖｃと抵抗器１９，２０，２１及びト
ランジスタ２２，２３，２４から構成される比較器１０
により比較される。比較器１０に於ては積分器出力ｄが
基準電圧ｃを越えた瞬間に、トランジスタ２３がオン従
つてトランジスタ２４がオンとなり、パルス幅制御回路
１２のＲ−Ｓフリツプフロツプをりセツトする。従つて
第４図ｂの波形に示すように、パルス幅制御回路１２の
出力は基準電圧ｃが一定ならば、出力電流が大なる場合
に於ては開閉素子４のオン期間を短く、出力電流が小な
る場合に於ては、オン期間を長くする方向に開閉素子駆
動回路３を制御する作用をする。かかる制御を行えば第
５図に示す波形によつて説明した如く、基準電圧Ｖｃに
対応して、出力電流を変化せしめることができる。即ち
定電流駆動することができる。かくして出力電圧が一定
になるように基準電圧Ｖｃを制御すれば、並列運転され
る各レギユレータに於ては、パルス幅制御回路の出力が
同時に変化することにより各レギユレータの出力電流が
平衡するよう出力電流が増減し、これ等のレギユレータ
で構成された電源装置の出力電圧特性としては定電圧特
性を示す。上述した実施例では、各レギユレータは夫々
トリガパルス発生回路を有し、夫々独立に動作する。

今複数個のレギユレータに対し、１個のトリガパルス発
生回路を設け該トリガパルス出力を一定間隔で位相を変
えて順次各レギユレータへ分配し、レギユレータを駆動
せしめれば、総合の動作周波数をあげることができリツ
プル電圧を低減することができる。本実施例では説明の
便宜上、パルス幅制御回路１２はＮＡＮＤゲート１３，
１４により構成されているがＮＡＮＤゲートに限定する
ものではない。

又比較器１０についても実施例で述べたのとは別の慣用
型回路を使用してもよいことは勿論である。次にパルス
幅変調方式スイツチングレギュレータを定電流駆動する
本発明の第２の実施例を第６図を参照して説明する。該
第２の実施例は、第１の実施例で述べたスイツチングレ
ギユレータの基本回路へ、電流検出素子２５を出力側即
ち直流側に挿入して、出力電流を検出するようにしたも
のであり、更に出力電流検出素子２５の出力と基準電圧
ｃとを誤差増幅する誤差増幅器２８と、トリガパルス発
生回路３０から送出されるトリガパルスを鋸歯状波発生
回路２９を通して基準となる鋸歯状波を発生させ、その
鋸歯状波と誤差増幅器２８の差動出力とを比較する比較
器２７及びその比較出力によつてパルス幅を決定するパ
ルス幅制御回路２６が附加されている。この第２の実施
例に於ては第１図に示された出力電流検出回路γは電流
検出素子２５であり、又パルス幅制御部２″はパルス幅
制御回路２６、比較器２７、誤差増幅器２８、鋸歯状波
発生回路２９及びトリガパルス発生回路３０より構成さ
れている。トリガパルス発生回路３０、鋸歯状波発生回
路２９は慣用型の回路を用いて良く、ここでは詳しく述
べない。又誤差増幅器２８は微小信号を増幅する機能を
有するものであれば良い。比較器２７は第３図で述べた
比較器１０と同様の構成でよく、トランジスタ３１のベ
ースには鋸歯状波を、トランジスタ３２のベースには誤
差増幅器２８の出力が接続される。パルス幅制御回路２
６も第３図のパルス幅制御回路１２と全く同じで良く、
トリガパルス発生回路３０からのパルスによりセツトさ
れ、比較器２７の出力によりりセツトされるＲ−Ｓフリ
ツプフロツプから構成され、開閉素子駆動回路３を介し
、開閉素子４を開閉する時間を決定する作用をする。次
に動作について第７図の動作波形をも参照して説明する
。まずトリガパルス発生回路３０が発生する繰返し一定
のパルスｋによつてパルス幅制御回路２６のＲ−Ｓフリ
ツプフロツプをセツトする。直ちに該パルス幅制御回路
２６の出力ｎは、開閉素子駆動回路３を介し、開閉素子
４をオンにせしめる。一方鋸歯状波発生回路２９に於て
、トリガパルスｋに同期した第７図１の如き鋸歯状波を
発生する。又誤差増幅器２８は、基準電圧Ｖｃと出力電
流に基づく電圧とを比較し、前者が後者より大なるとき
にはハイレベルｍ′を、又前者が後者より小なるときに
はローレベルＭ２を出力する。比較器２７では、第７図
に示される様に鋸歯状波ｌと差動出力ｍとが比較され、
前者が後者を越えた瞬間に、トランジスタ３３がオンと
なり、パルス幅制御回路２６のＲ−Ｓフリツプフロツプ
をりセツトし、開閉素子４をオフとする。従つて第７図
に示される様に、出力電流に基づく電圧が基準電圧ｃに
対応し、大なるときは開閉素子４のオン期間が短く、小
なるときは開閉素子４のオン期間が長くなるように作用
し、第１の実施例で説明したと同様に定電流駆動するこ
とができる。本発明に係る電源装置は、以上説明したよ
うに、パルス幅変調方式スイツチングレギユレータの出
力電流を検出して、出力電圧と基準電圧の差動出力に追
随するように電流値を制御する構成とされているので、
本発明によれば、並列運転した各レギユレータの出力電
流をバランスさせ、各レギユレータの能力を効率よく最
大限利用可能にする。なお、本発明の並列レギユレータ
は一定間隔で順次駆動すれば、リツプル電圧を低減しう
る効果が得られ、並列運転する場合の長所を生かしたよ
り効果的な電源装置の提供が可能となる。

【図面の簡単な説明】第１図は本発明の原理を説明するための周知のスイツチ
ング方式定電流電源の原理図、第２図は本発明の原理に
より構成された電源装置全体のプロツク図、第３図は本
発明の原理を応用した定電流駆動するパルス幅変調方式
スイツチングレギユレータの第１の実施例を示す回路図
、第４図は第３図に示された第１の実施例の動作波形を
示す図、第５図は第３図に示された第１の実施例の開閉
素子を流れる電流波形を示す図、第６図は本発明の原理
を応用した定電流駆動するパルス幅変調方式スイツチン
グレギユレータの第２の実施例を示す回路図、第７図は
第６図に示された第２の実施例の動作波形を示す図であ
る。１・・・・・・パルス幅変調方式スイツチングレギユレ
ータ、１ａ・・・・・・共通電圧母線、２・・・・・・
定電圧制御部、２ｔ・・・・・出力電流検出回路、γ・
・・・・・パルス幅制御部、２ａ・・・・・・定電圧用
基準電圧発生器、２ｂ，２８・・・・・・誤差増幅器、
３・・・・・・開閉素子駆動回路、４・・・・・・開閉
素子、５・・・・・・電圧変換素子、６・・・・・・整
流回路、７・・・・・・濾波回路、８，２５・・・・・
・電流検出素子、９・・・；・・積分器、１０，２７・
・・・・・比較器、１１，３０・・・・・・トリガパル
ス発生回路、１２，２６・・・・・・パルス幅制御回路
、１３，１４・・・・・・ＮＡＮＤゲート、２９・・・
・・・鋸歯状波発生回路、４０・・・・・・負荷。

Claims

【特許請求の範囲】

１基準電圧発生装置から出力される第１の基準電圧と
複数個のパルス幅変調方式スイッチングレギュレータの
出力が並列運転のために接続された共通電圧母線の出力
電圧とに基づいて第２の基準電圧を発生し前記各レギュ
レータに共通に分配する唯一個設けられた電圧制御部と
、前記各レギュレータにそれぞれ設けられそれぞれ自己
の出力電流に応じた検出電圧を発生する検出手段と、前
記各レギュレータにそれぞれ設けられ少なくとも前記検
出手段の検出電圧及び前記第２の基準電圧の大小により
制御信号を発生する比較回路を含む回路とトリガパルス
及び前記比較回路の制御出力により自己のパルス幅を決
定するパルス幅制御回路とを有するパルス幅制御部とを
具備することを特徴とした電源装置。