JPS595915Y2 - 電子ブザ−駆動回路 - Google Patents

Description

【考案の詳細な説明】 本考案は小型電子装置に使用する電子ブザーの駆動回路
に関するものであり、その目的は簡単な構或でブザーの
鳴り強さに時間的に変化を与える事により、より快適で
かつより注意をひく警報音を供給せんとする事にある。

従来小型電子装置（例えば電子時計、小型計算機）に装
着された電子的ブザーの鳴り様は音の強さがほぼ一定で
あり、「ピー、ピー」あるいは「ピツ、ピツ」と言った
ものであった。

しかし広く世間に使われている警報音、報知音を考えて
みると前記の如き単調なものの他に、ドアのチャイム、
各種のサイレン、時報音等、音に強弱の変化をつけて、
より快適なあるいはより注意を惹くものが多用されてい
る。

本考案は係る現状を考慮して、小型電子装置に於けるブ
ザー音を、簡単な回路構或でより良質のものにせんとす
るものである。

以下図面に基すいて詳細に説明すると第１図は電子時計
の構或を示すブロック図であり、基準発振器１の出力は
回路ブロック２に印加される。

回路ブロック２の表示用出力は表示装置３に印加され、
警報用出力は警報機６を駆動する警報駆動回路５に与え
られる。

外部操作部材４は回路プ？ツク２に接続される。

第２図、第３図は従来のブザー駆動方式を示す図であり
、第２図は可動鉄片型ブザー、第３図は圧電素子ブザー
を使用した場合である。

第３図に於てコイル８は昇圧用として警報駆動回路５に
含まれる。

第４図は第２図、第３図に於ける各部の波形を示す図で
、ブザーのオン、オフを制御する信号φ。

はＡＮＤゲート７の一方の入力端に与えられ、可聴周波
数信号φ，が該ＡＮＤゲート７の他の一方の入力端に印
加される。

該ＡＮＤゲート７の出力信号φ８が警報駆動回路５に与
えられる。

第４図に示す如く制御信号φ。

と矩形波状の可聴周波数信号売が高電位の時のみφ８は
高電位となりトランジスタ９がオンとなる。

第５図は従来の小型電子装置にブザー音の強さの時間的
変化を示したもので、鳴り始めと鳴り終りの部分に無作
為ななまり現象がある他は音の強さは一定である。

これに対し、第６図は本考案の目的とする所の特性図で
あって時間的に作為的に音量を変化している。

第７図は本考案の第１の実施例である。

ＡＮＤゲート７の出力φ８は容量１０及び抵抗１１を介
して増巾器１００に印加される。

該増巾器１００は入力端にダイオード特性を有するバイ
ポーラトランジスタ９で構或されている。

第８図は第９図に示した実施例の動作波形図であり、初
期状態に於てはφ８は低電位を維持しており、容量１０
は抵抗１１により放電状態にあってトランジスタ９のベ
ース電位φ４も低電位である。

φ８が可聴周波数信号を出力するとφ．はφ８に応じて
上下するが、φえがトランジスタ９のスレツショルドレ
ベルＶ丁を越えるとベース電流ｉＢが流れる。

この時抵抗１１と容量１０の時定数が十分大きければｉ
Ｂの積分値は電気量として容量１０に充電されるためφ
４には直流的なバイアスが加えられる事になりφえのレ
ベルは下方に向って下って行き、ついにはφのピーク値
と前記スレツショルドレベルｖ１が一致するに至る。

明らかな如くトランジスタ９は十分な駆動状態からほと
んど駆動されない状態まで徐々に変化して行く。

この変化の仕方はトランジスタ９のペースエミツタ間ダ
イオード特性のためφいのレベルが高い程大きく、次第
に小さくなって行くのでブザー音は余韻を有するが如く
に聞える。

？ザー音の減衰の早さは抵抗１１の値と容量１０の値と
、電流路の抵抗値によって変化する。

第９図は電流路の抵抗値を上げるため増巾器１００を２
つのトランジスタで構或した場合であってトランジスタ
９のベースを他のトランジスタ９１を介して容量１０と
抵抗１１に接続した所の第２の実施例である。

この様にすると同じ余韻に対して第７図の時よりも容量
１０の値を小さく出来る。

第９図に於て破線で示した抵抗１２は次の様な作用を有
する。

即ち第８図はに示した動作波形で分るように、φＡのピ
ーク値がトランジスタのスレツショルドに達すると、ベ
ース電流がほとんど流れなくなり、φＡのレベル減衰は
著しく遅くなる。

従ってブザーは極めて小さな音ではあるが、いつまでも
鳴り止まない現象が出て来る。

抵抗１２はこの現象を補正するもので、ブザー音の余韻
が不自然にならない様にφＡのレベルを減衰させる事が
可能となる。

この方法はトランジスタ９，９１の直列ヘース・エミツ
タ間ダイオードのスレツショルドが電源電圧の半分より
も大きい時に有効である。

第１０図はブザー音の減衰に先立って音量一定の時間を
設けるための本考案の第３の実施例である。

電子的スイッチ１３はオン状態で導通路が低抵抗値を呈
するＭＯＳ ＋−ランジスタであり容量１０を短絡可能
な如く設けられている。

容量１０が短絡されている間はφ４はφＢと等しくφの
レベル変化はないからブザー音量は一定である。

スイッチ１３をオフにすれば第７図、第９図の説明とほ
ぼ同じ構戊となるためブザー音は減衰する。

即ち第６図の如き特性となる。

電子的スイッチ１３は本実施例に於てはＰチャネル型Ｍ
ＯＳ ｝ランジスタを用いているが、これをＩＣ内に入
れた場合、寄生ダイオード１４が寄生する。

増巾器１００はしばしばＭＯＳ ｝ランジスタで構或さ
れる事がある。

第１１図は第９図に於てトランジスタ９をＭＯＳ ｝ラ
ンジスタ１５に置替えた例である。

ＭＯＳ｝ランジスタのゲート入力端にはダイオード特性
がないため、ＭＯＳトランジスタ１６によるダイオード
が付加される。

トランジスタ１３及び１４は共にＰチャネル型で、その
基板は電源の高電位側に接続される。

トランジスタ１５はＮチャネル型であり、その基板は通
常、電源の低電位側に接続されるが、場合によりバック
バイアスを印加しても良い。

第１２図は第１１図に於けるＰチャネルトランジスタと
Ｎチャネルトランジスタを入れ替えた場合の実施例であ
り、第１１図に於けるＡＮＤゲー１・７はＮＡＮＤゲー
ト２０に、トランジスタ１３． １６， １５はそれぞ
れトランジスタ１７， １８． １９に置き替えられる
。

Ｎチャネルトランジスタ１７． １８の基板は電源の低
電位側に接続するか、もしくはフローテイングとする。

ただしトランジスタ１８に関しては、その基板を電源の
高電位側に接続すると、第１３図の如き寄生ダイオード
２１が生ずるので、このダイオードを使用する場合には
前記基板を電源の高電位側に接続しても良い。

第１４図は第１１図に於で、Ｐチャネルトランジスタ１
３に並列にＮチャネルトランジスタ２２を設け、更にＰ
チャネルトランジスタ１６の代りにＮチャネルトランジ
スタ２３をダイオードとして使用した例であるが、この
場合には寄生ダイオードによる影響をさけるため、Ｎチ
ャネルトランジスタ２２， ２３の基板はフローテイン
グとしなければならない事を示している。

即ちもしこれらの基板を低電位にすると寄生ダイオード
２４によってφ４の電位が電源の低電位レベルより十分
に下がる事が出米なくなり、目的が達或出米ない。

第１５図は本考案の他の実施例で、駆動回路の最終段に
のみバイポーラトランジスタを使用し、ブザー音量を減
衰させるための回路部分はＭＯＳ ｝ランジスタで構或
した例である。

このように構或するど、バイポーラトランジスタの特性
に比べてＭＯＳ ｝ランジスタの特性は比較的容易に変
化させて製造する事が出来るので、ブザー音の減衰の特
性を比較的任意に選ぶ事が出来る。

以上述べた如く、本考案によれば簡単な構或でブザー音
に余韻をもたせる事により、快適な警報音を提供出来、
製品の価値を高める事大である。

【図面の簡単な説明】

第１図はアラーム付電子時計のブロック図、第２図、第
３図は従来のブザー駆動回路図、第４図は従来の駆動回
路の波形図、第５図は従来の駆動回路を用いた場合のブ
ザー音の時間に対する強さを示す音量特性図、第６図は
本考案の実施例を示す音量特性図、第７図は本考案の第
１の実施例を示す回路図、第８図は本考案の駆動回路の
説明図、第９図は本考案の第２の実施例を示す回路図、
第１０図は本考案の更に進んだ実施例を示す回路図、第
１１図、第１２図、第１４図は駆動回路を全部ＭＯＳト
ランジスタで構或した場合の本考案の異る実施例を示す
回路図、第１３図は寄生ダイオードの説明図、第１５図
はバイポーラトランジスタとＭＯＳ｝ランジスタを組合
せた場合の本考案の他の実施例を示す回路図である。 １０・・・容量、１１・・・抵抗、１６． １８， ２
３． １９・・・ＭＯＳ｝ランジスタによるダイオード
、１００・・・増巾器。

Claims (5)

【実用新案登録請求の範囲】
1. （１）矩形波状の可聴周波数信号と該可聴周波数信号を
   所定の期間だけ通過を制御するための制御信号とを入力
   とするゲート手段と、該ゲート手段の出力端と直列接続
   される容量と、該容量と並列接続される抵抗要素と、前
   記容量を介してその入力端に接続される増幅回路と該増
   幅回路の出力端に接続され且つ駆動されるブザーとを有
   し、前記ゲート手段及び前記容量を介して前記入力端に
   供給される前記可聴周波数信号のピーク値が前記容量へ
   の前記可聴周波数信号の充電により前記増幅回路のスレ
   ツショルドレベルに順次減衰して達する用構或したこと
   を特徴とする電子ブザー駆動回路。
2. （２）増幅回路は、ペースエミツタ間がダイオード特性
   を有するバイポーラトランジスタから構威されているこ
   とを特徴とする実用新案登録請求の範囲１項記載の電子
   ブザー駆動回路。
3. （３）増幅回路は、入力端と電源の一方の端との間に接
   続されるＭＯＳ ｝ランジスタから構或されるダイオー
   ド素子と、前記入力端からの信号を入力とし且つブザー
   を駆動するための駆動用ＭＯＳ ｝ランジスタとから構
   或されていることを特徴とする実用新案登録請求の範囲
   第１項記載の電子ブザー駆動回路。
4. （４）増幅回路は、入力端と電源の一方の端との間に接
   続されるＭＯＳ ｝ランジスタから構或されるダイオー
   ド素子と、前記入力端からの信号を入力としするＭＯＳ
   ｝ランジスタと、該ＭＯＳ｝ランジスタの出力端と接続
   されるブザー駆動用バイポーラトランジスタとから構戊
   されていることを特徴とする実用新案登録請求の範囲第
   １項記載の電子ブザー駆動回路。
5. （５）抵抗要素は、オン状態で導通路が低低抗値を呈す
   るＭＯＳ｝ランジスタであることを特徴とする実用新案
   登録請求の範囲第１項記載の電子ブザー駆動回路。