JPS5958820A - 気相エピタキシヤル成長装置 - Google Patents
気相エピタキシヤル成長装置Info
- Publication number
- JPS5958820A JPS5958820A JP17014582A JP17014582A JPS5958820A JP S5958820 A JPS5958820 A JP S5958820A JP 17014582 A JP17014582 A JP 17014582A JP 17014582 A JP17014582 A JP 17014582A JP S5958820 A JPS5958820 A JP S5958820A
- Authority
- JP
- Japan
- Prior art keywords
- growth
- reaction
- layer
- epitaxial growth
- chambers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、結晶成長装置に関し、特に、たとえばシラン
（ＳｉＨ４） 、フォスフイン（ＰＨ５）、ジボラン（
Ｂ２Ｈ６） 、 水素（Ｈ２）などの気体を累月とし
て気相法によりＰ型−Ｎ型シリコン（Ｓｉ）、 Ｎ＋型
−Ｎ型８１などの二層構造エビタキンヤル層をＳｉ半導
体基板上に連続的に成長させるのに好適な気相エピタキ
シャル成長装置に係るものである。
（ＳｉＨ４） 、フォスフイン（ＰＨ５）、ジボラン（
Ｂ２Ｈ６） 、 水素（Ｈ２）などの気体を累月とし
て気相法によりＰ型−Ｎ型シリコン（Ｓｉ）、 Ｎ＋型
−Ｎ型８１などの二層構造エビタキンヤル層をＳｉ半導
体基板上に連続的に成長させるのに好適な気相エピタキ
シャル成長装置に係るものである。
従来例の構成とその問題点
一般に接合形状の異なる複数の半導体装置を単一基板上
に形成したもので、たとえば第１．第２のトランジスタ
特性のバラツキを僅差にする必要があるデュアル型でか
つ接合型電界効果トランジスタ（ＪＦＲＴ）、あるいは
高周波領域又は高速度で動作させる半導体集積回路ＩＣ
では、そのチャネル領域、あるいはコレクタ領域は薄く
かつその不純物濃度を均質に作る必要がある。即ち、Ｎ
チャンネ／ｌ／ＪＦＥＴでは、Ｎ −Ｐ −Ｎ ３３２
層Ｓｉエビタギシャルウエハの表部第２層目Ｎ型層が、
また、Ｎ Ｐ Ｎ ｌ−ランジスタからなるＩＣでは、
Ｎ−Ｎ＋−ｐ型２層Ｓｉ エピタキシャルウェハの第２
層目Ｎ型層がそれぞれ薄く均質でなければならない。
に形成したもので、たとえば第１．第２のトランジスタ
特性のバラツキを僅差にする必要があるデュアル型でか
つ接合型電界効果トランジスタ（ＪＦＲＴ）、あるいは
高周波領域又は高速度で動作させる半導体集積回路ＩＣ
では、そのチャネル領域、あるいはコレクタ領域は薄く
かつその不純物濃度を均質に作る必要がある。即ち、Ｎ
チャンネ／ｌ／ＪＦＥＴでは、Ｎ −Ｐ −Ｎ ３３２
層Ｓｉエビタギシャルウエハの表部第２層目Ｎ型層が、
また、Ｎ Ｐ Ｎ ｌ−ランジスタからなるＩＣでは、
Ｎ−Ｎ＋−ｐ型２層Ｓｉ エピタキシャルウェハの第２
層目Ｎ型層がそれぞれ薄く均質でなければならない。
このように、２層エピタキシャルウェハにおいてとくに
第２層目の厚さ、不純物分布の物質な制御を行ないうる
エピタキシャル成長装置には、第１層目と第２層目の不
純物原子が結晶成長過程において相互に拡散し合わない
ように低温で成長しうるＳｉＨ４を累月とした気相エピ
タキシャル成長装置が用いられていることは衆知の通り
である。
第２層目の厚さ、不純物分布の物質な制御を行ないうる
エピタキシャル成長装置には、第１層目と第２層目の不
純物原子が結晶成長過程において相互に拡散し合わない
ように低温で成長しうるＳｉＨ４を累月とした気相エピ
タキシャル成長装置が用いられていることは衆知の通り
である。
その気相成長装置の一例として縦型反応筒を有する装置
を第１図に示す。同図の装置の概略はｑｔ−の反応筒１
１．単一の成長用反応室１２ 、 Ｓｉ基板１３をｉＭ
＜サセプター１４からなっており、その成長反応の温
度は約１０５０℃である。
を第１図に示す。同図の装置の概略はｑｔ−の反応筒１
１．単一の成長用反応室１２ 、 Ｓｉ基板１３をｉＭ
＜サセプター１４からなっており、その成長反応の温
度は約１０５０℃である。
ｉｎｎ常この装置１り１で前述のＮ−Ｐの２層エピタキ
シャル成長層をＰ型Ｓ工基板上に形成する場合、第２図
に示す時間経緯で成長反応が進められる。即ちＨ２，Ｓ
ｉＨ＋、 Ｂ２Ｈ６の気体を反応筒１１に流入して時間
ｔ１にて第１層目を成長し、その後、−−ケ成伎を止め
、Ｐ型不純物Ｂ２Ｈ６を反応筒よりＨ２にて所定時間ｔ
ｐでパージして後、ついでＨ２゜Ｓ工Ｈ４，ＰＨｓ の
気体を第１層目と同様に時間ｔ２流して後、ＳｉＨ４，
ＰＨ３を停止して第２層目の成長を完結する。
シャル成長層をＰ型Ｓ工基板上に形成する場合、第２図
に示す時間経緯で成長反応が進められる。即ちＨ２，Ｓ
ｉＨ＋、 Ｂ２Ｈ６の気体を反応筒１１に流入して時間
ｔ１にて第１層目を成長し、その後、−−ケ成伎を止め
、Ｐ型不純物Ｂ２Ｈ６を反応筒よりＨ２にて所定時間ｔ
ｐでパージして後、ついでＨ２゜Ｓ工Ｈ４，ＰＨｓ の
気体を第１層目と同様に時間ｔ２流して後、ＳｉＨ４，
ＰＨ３を停止して第２層目の成長を完結する。
このように単一成長用反応室からなる装置を用いた前述
の２層エピタキシャル成長では、一般的には途中のＨ２
によるパージ過程が避けられない。
の２層エピタキシャル成長では、一般的には途中のＨ２
によるパージ過程が避けられない。
このパージ過程は次のような不都合を生じた。
第１にパージ中にパージ気体中に含まれる不要な不純物
２反応筒内のガス流の乱れ、あるいは反応筒壁から出る
不要な物質などによって、第１層と第２層目間に不要な
不純物の堆積、あるいは結晶の乱れ即ち欠陥を作りやす
い。第２に有限のパージ時間ｔｐでは完全に第１層目の
不純物気体を成長用反応室１２より取り除けず、第２層
中に混入して第１．第２層目の不純物分布が乱れる。第
３にパージ時間ｔｐだけ不要に高温の成長温度に晒され
るので、基板中に不純物と、第１層目の不純物が相互に
熱拡散するクロスト゛−プがｊｐ待時間け多くなる。
２反応筒内のガス流の乱れ、あるいは反応筒壁から出る
不要な物質などによって、第１層と第２層目間に不要な
不純物の堆積、あるいは結晶の乱れ即ち欠陥を作りやす
い。第２に有限のパージ時間ｔｐでは完全に第１層目の
不純物気体を成長用反応室１２より取り除けず、第２層
中に混入して第１．第２層目の不純物分布が乱れる。第
３にパージ時間ｔｐだけ不要に高温の成長温度に晒され
るので、基板中に不純物と、第１層目の不純物が相互に
熱拡散するクロスト゛−プがｊｐ待時間け多くなる。
発明の目的
本発明は前述の問題点を除去して、多層エピタキシャル
成長時の、とくに層間の不純物分布をより高精度に、ま
だ層間の結晶欠陥を少なくすることの出来る気相エピタ
キシャル成長装置を提供せんとするものである。さらに
本発明は、パージ時間を削除して総合的な成長時間を短
縮することを１能にした気相」エピタキシャル成長装置
を提供せんとするものである。
成長時の、とくに層間の不純物分布をより高精度に、ま
だ層間の結晶欠陥を少なくすることの出来る気相エピタ
キシャル成長装置を提供せんとするものである。さらに
本発明は、パージ時間を削除して総合的な成長時間を短
縮することを１能にした気相」エピタキシャル成長装置
を提供せんとするものである。
発明の構成
本発明は少なくとも２つのエピタキシャル成長用反応室
と、前記反応室間に結晶成長用基板受台を可動ならしめ
る通用口と、前記反応室間に設けられ、前記反応室内に
導入された結晶成長用反応気体が相互に混入することを
防ぐ仕切り壁とを備え、前記成長室で順次２層エピタキ
シャル成長を行なう気相エピタキシャル成長装置である
。
と、前記反応室間に結晶成長用基板受台を可動ならしめ
る通用口と、前記反応室間に設けられ、前記反応室内に
導入された結晶成長用反応気体が相互に混入することを
防ぐ仕切り壁とを備え、前記成長室で順次２層エピタキ
シャル成長を行なう気相エピタキシャル成長装置である
。
実施例の説明
第３図は、本発明の一実施例である結晶成長装Ｗｔを示
す図である。この装置には２つの接した反応筒３１およ
び３２、同じく２つの成長用反応室３３および３４があ
って、それぞれの反応室３３゜３４の接する部分の反応
筒壁が開口されてかつ、連結され、さらに反応室３３．
３４の間に反応気体がそれぞれ反応室間に流入すること
を防ぐ間仕切り壁３５が設けられる。しかも、成長用Ｓ
ｉ基板３６を載せたサセプター３７は両反応室３３゜３
４０間を前記開口を通用口として可動しうる構造になっ
ている。
す図である。この装置には２つの接した反応筒３１およ
び３２、同じく２つの成長用反応室３３および３４があ
って、それぞれの反応室３３゜３４の接する部分の反応
筒壁が開口されてかつ、連結され、さらに反応室３３．
３４の間に反応気体がそれぞれ反応室間に流入すること
を防ぐ間仕切り壁３５が設けられる。しかも、成長用Ｓ
ｉ基板３６を載せたサセプター３７は両反応室３３゜３
４０間を前記開口を通用口として可動しうる構造になっ
ている。
上記構成の結晶装置を用いて、Ｎ−Ｐｉ２層Ｓｉエピタ
キシャルを成長する一実施例をもって説明する。第３図
の装置において、第１の反応筒３１にＳｉＨ４，Ｈ２と
Ｐ型不純物源となるＢ２Ｈ６を第２の反応筒３２に５ｉ
Ｈａ、 Ｈ２とＮ型不純物源となるＰＨ３を、それぞれ
所定の流量に制御して反応室３３．３４に導入する。ま
た、サセプター３７はグラソシーカーボン製で、エヒリ
キシャル成長時の雰囲気湿度は約１０６０’Ｃに加熱保
持する。
キシャルを成長する一実施例をもって説明する。第３図
の装置において、第１の反応筒３１にＳｉＨ４，Ｈ２と
Ｐ型不純物源となるＢ２Ｈ６を第２の反応筒３２に５ｉ
Ｈａ、 Ｈ２とＮ型不純物源となるＰＨ３を、それぞれ
所定の流量に制御して反応室３３．３４に導入する。ま
た、サセプター３７はグラソシーカーボン製で、エヒリ
キシャル成長時の雰囲気湿度は約１０６０’Ｃに加熱保
持する。
成長はまずサセプター３７上に、キャリアＩＪＡ ｊ１
１ｏ１５程度のＮ型Ｓｉ基板３６を載せ、第３図の如く
所定の信置に置き、Ｈ２パージ後第４図に示すように成
長開始と共に第１反応筒３１、第２反応筒３２に同時に
エビタキンヤル成長用気体を尋人し、第１反応室３３に
て、第１層目のキャリア濃度５Ｘ１０１５．厚さ約３μ
のＰ型Ｓ１エピタキシャルを成長させる。次にサセプタ
ー３７と共にＳｉ基板３６を第２反応室３４へ速やかに
移動し、引き続き第２層目のキャリア濃度５×１０１５
程度。
１ｏ１５程度のＮ型Ｓｉ基板３６を載せ、第３図の如く
所定の信置に置き、Ｈ２パージ後第４図に示すように成
長開始と共に第１反応筒３１、第２反応筒３２に同時に
エビタキンヤル成長用気体を尋人し、第１反応室３３に
て、第１層目のキャリア濃度５Ｘ１０１５．厚さ約３μ
のＰ型Ｓ１エピタキシャルを成長させる。次にサセプタ
ー３７と共にＳｉ基板３６を第２反応室３４へ速やかに
移動し、引き続き第２層目のキャリア濃度５×１０１５
程度。
厚さ約２μのＮ３Ｓｉエピタキシャルを成長して成長用
気体導入を停止し、Ｈ２パージする。このようにして得
たＮ−Ｐ−（Ｎ）型２層Ｓｉエピタキシャルウェハを用
い、通常の拡散、写真食刻などの半導体装置製作処理を
施して、差動増幅用Ｎチャンネル、テュア／ｌ／ＪＦＥ
Ｔを製作した。Ｎチャンネルとなる第２エビタキンヤ／
Ｌ／層において、とぐに第１層目との界面近傍の濃度の
低−１２が少ない均一な濃度と、その第２層の厚さの薄
く均質なことにより、デュアルＪＦＥＴの重要な電気特
性パラメータである△ｖＧＳ値が約３ｍＶと、従来のエ
ヒリキシャル成長装置によるエピタキシャルウェハを用
いた同種のデュアルＪＦＥＴにＦＱらべて約１桁低く優
れていることや、その相互コンダクタンスも前記の根拠
の曲に第１エピタキシャル層と８１基板とのクロスドー
ピングが少ないことによりＪＦＥＴのバックゲート効果
が改良されたこと、また結晶欠陥が抑制されて電子移動
度が向」ニしたことにより相互コンダクタンスが約３割
向上改善されるという優れた効果が本発明の結晶成長装
置を用いて得られた。
気体導入を停止し、Ｈ２パージする。このようにして得
たＮ−Ｐ−（Ｎ）型２層Ｓｉエピタキシャルウェハを用
い、通常の拡散、写真食刻などの半導体装置製作処理を
施して、差動増幅用Ｎチャンネル、テュア／ｌ／ＪＦＥ
Ｔを製作した。Ｎチャンネルとなる第２エビタキンヤ／
Ｌ／層において、とぐに第１層目との界面近傍の濃度の
低−１２が少ない均一な濃度と、その第２層の厚さの薄
く均質なことにより、デュアルＪＦＥＴの重要な電気特
性パラメータである△ｖＧＳ値が約３ｍＶと、従来のエ
ヒリキシャル成長装置によるエピタキシャルウェハを用
いた同種のデュアルＪＦＥＴにＦＱらべて約１桁低く優
れていることや、その相互コンダクタンスも前記の根拠
の曲に第１エピタキシャル層と８１基板とのクロスドー
ピングが少ないことによりＪＦＥＴのバックゲート効果
が改良されたこと、また結晶欠陥が抑制されて電子移動
度が向」ニしたことにより相互コンダクタンスが約３割
向上改善されるという優れた効果が本発明の結晶成長装
置を用いて得られた。
発明の効果
以上のように、本発明は多層エピタキシャル層を成長す
るに際して、層間の結晶欠陥の抑制２層間の不純物分布
の乱れ、とくに次層のいわゆるテールと呼ばれる濃度の
低減現象の軽減ならびに、エピタキシャル層と下地基板
とのクロスドープの抑制に優れた効果をイ］すると共に
、従来装置では省くことの出来ない、各成長間のパージ
を実質的に無くすことになり、成長時間を短縮する効果
も合せて有し、工業的効果も優れている。
るに際して、層間の結晶欠陥の抑制２層間の不純物分布
の乱れ、とくに次層のいわゆるテールと呼ばれる濃度の
低減現象の軽減ならびに、エピタキシャル層と下地基板
とのクロスドープの抑制に優れた効果をイ］すると共に
、従来装置では省くことの出来ない、各成長間のパージ
を実質的に無くすことになり、成長時間を短縮する効果
も合せて有し、工業的効果も優れている。
第１図は従来の気朴縦型結品成長装置の概略図、第２図
は前記装置の成長気体導入と時間の関係を示す図、第３
図は本発明装置に係る実施例を示す概略図、第４図は本
発明装置による成長気体導入と時間の関係を示す図であ
る。 ３１・・・・・・第１反応筒、３２・・・・・・第２反
応筒、３３・・・・・・第１成長用反応室、３４・・・
・・・第２成長用反応室、３６・・・・・間仕切り壁、
３６・・・・・・下地結晶基板、３７・・・・・サセプ
ター。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 □厳長時間 第３図 □水長峰凋
は前記装置の成長気体導入と時間の関係を示す図、第３
図は本発明装置に係る実施例を示す概略図、第４図は本
発明装置による成長気体導入と時間の関係を示す図であ
る。 ３１・・・・・・第１反応筒、３２・・・・・・第２反
応筒、３３・・・・・・第１成長用反応室、３４・・・
・・・第２成長用反応室、３６・・・・・間仕切り壁、
３６・・・・・・下地結晶基板、３７・・・・・サセプ
ター。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 □厳長時間 第３図 □水長峰凋
Claims (1)
- 少なくとも２つのエピタキシャル成長用反応室と、前記
反応室間に結晶成長用基板受台を可動ならしめる通用口
と、前記反応室間に設けられ、前記反応室内に導入され
た結晶成長用反応気体が１１１互に混入することを防ぐ
仕切り壁とを備え、少なくとも２層エピタキシャル成長
を順次別個の前記成長室で行うことを特徴とする気相エ
ピタキシャル成長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17014582A JPS5958820A (ja) | 1982-09-28 | 1982-09-28 | 気相エピタキシヤル成長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17014582A JPS5958820A (ja) | 1982-09-28 | 1982-09-28 | 気相エピタキシヤル成長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958820A true JPS5958820A (ja) | 1984-04-04 |
Family
ID=15899499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17014582A Pending JPS5958820A (ja) | 1982-09-28 | 1982-09-28 | 気相エピタキシヤル成長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958820A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509629A (ja) * | 1973-05-29 | 1975-01-31 | ||
| JPS5578524A (en) * | 1978-12-10 | 1980-06-13 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS5628637A (en) * | 1979-08-16 | 1981-03-20 | Shunpei Yamazaki | Film making method |
-
1982
- 1982-09-28 JP JP17014582A patent/JPS5958820A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509629A (ja) * | 1973-05-29 | 1975-01-31 | ||
| JPS5578524A (en) * | 1978-12-10 | 1980-06-13 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS5628637A (en) * | 1979-08-16 | 1981-03-20 | Shunpei Yamazaki | Film making method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080103609A (ko) | 저온 로딩 및 소성 | |
| GB991370A (en) | Semi-conductor material and method of manufacture | |
| GB823317A (en) | Improvements in or relating to methods of making semiconductor bodies | |
| US3331716A (en) | Method of manufacturing a semiconductor device by vapor-deposition | |
| US3345222A (en) | Method of forming a semiconductor device by etching and epitaxial deposition | |
| US3669769A (en) | Method for minimizing autodoping in epitaxial deposition | |
| JPS6119101B2 (ja) | ||
| JPS5958820A (ja) | 気相エピタキシヤル成長装置 | |
| JPH01134912A (ja) | 半導体薄膜の製造方法 | |
| US4504330A (en) | Optimum reduced pressure epitaxial growth process to prevent autodoping | |
| US3563816A (en) | Method for the vapor growth of semiconductors | |
| US3523046A (en) | Method of epitaxially depositing single-crystal layer and structure resulting therefrom | |
| JPS63181315A (ja) | 熱処理装置 | |
| JPH06188198A (ja) | エピタキシャル成長法 | |
| ES300735A1 (es) | Un metodo de fabricar dispositivos semiconductores | |
| JPS6052574B2 (ja) | エピタキシヤル成長方法 | |
| JP2000286208A (ja) | 半導体製造装置 | |
| JP2805865B2 (ja) | リン化合物半導体結晶の気相成長方法 | |
| JP3231312B2 (ja) | 気相成長装置 | |
| JPH04199813A (ja) | 半導体装置の製造方法 | |
| JPS5945216B2 (ja) | ３−５族化合物半導体結晶成長装置 | |
| JPH06183883A (ja) | エピタキシャル成長装置 | |
| JPS6335092B2 (ja) | ||
| JPH04357192A (ja) | 化合物半導体のエピタキシャル成長方法 | |
| JP2003224074A (ja) | 気相エピタキシャル成長方法及びその装置並びにそれに用いられる均熱板 |