JPS5957472A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5957472A JPS5957472A JP57167923A JP16792382A JPS5957472A JP S5957472 A JPS5957472 A JP S5957472A JP 57167923 A JP57167923 A JP 57167923A JP 16792382 A JP16792382 A JP 16792382A JP S5957472 A JPS5957472 A JP S5957472A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- width
- polysilicon
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は半導体装置、例えばヒユーズａ）と出し専用メ
・そり （ヒユーズＲＯＭ ）の多結晶シリニ１ン（ポ
リシリコン）ヒユーズのパターンに関する。
・そり （ヒユーズＲＯＭ ）の多結晶シリニ１ン（ポ
リシリコン）ヒユーズのパターンに関する。
（２）技術の背景
例えばヒユーズＲＯＭは素子製造後に任意の内容を記憶
させることができる読出し専用メモリで、ユーザーへの
迅速な提供を可能にする冗長性構造を特徴とする記憶素
子である。
させることができる読出し専用メモリで、ユーザーへの
迅速な提供を可能にする冗長性構造を特徴とする記憶素
子である。
冗長性構成におけるメモリの形成（プ１：Ｊグラミング
）は、ＲＯＭを構成するトランジスタ間の配線を記憶内
容および使用する冗長回路に応じ”Ｃ切断し、記憶され
る２値情報に対応した出力電圧を与え為如く回１？３を
構成することによって行われる。
）は、ＲＯＭを構成するトランジスタ間の配線を記憶内
容および使用する冗長回路に応じ”Ｃ切断し、記憶され
る２値情報に対応した出力電圧を与え為如く回１？３を
構成することによって行われる。
前記した配線はポリシリコンによっ′ζ形成され、それ
の切断は当該配線に過電流を流すごとによって行われる
ので、当該配線は前記したポリシリコンヒユーズの名称
で呼称される。
の切断は当該配線に過電流を流すごとによって行われる
ので、当該配線は前記したポリシリコンヒユーズの名称
で呼称される。
第１図は従来のポリシリコンヒユーズの平面図で、同図
におい′ζ、３は幅３０μｍのポリシリコン配線、３ａ
は同配線のヒユーズ部を示し、これらは半導体基板（シ
リコン基板）上の二酸化シリコン膜（５１０２膝）上に
形成され、ポリシリコン配線３．３の間にはヒユーズ部
３ａを横切る２本の溝５．５ （その各々の幅は５ ｌ
ｔ ｍ ）が形成された構成となっている。なお、全面
は保護膜すなわちりん・シリゲート・ガラス（１’ＳＧ
”） ＩＱでカバーされている。
におい′ζ、３は幅３０μｍのポリシリコン配線、３ａ
は同配線のヒユーズ部を示し、これらは半導体基板（シ
リコン基板）上の二酸化シリコン膜（５１０２膝）上に
形成され、ポリシリコン配線３．３の間にはヒユーズ部
３ａを横切る２本の溝５．５ （その各々の幅は５ ｌ
ｔ ｍ ）が形成された構成となっている。なお、全面
は保護膜すなわちりん・シリゲート・ガラス（１’ＳＧ
”） ＩＱでカバーされている。
第２図は第１図のｎ−ｎ線に沿う断面図であり、同図に
おい°ζ既に図示された部分は同一符号を付して示すも
のとし、■はシリコン基板、２ば１．０μｍの１模厚の
二酸化シリコン膜、４ば２．０μｍの膜厚のＰＳＧ Ｉ
Ｉ臭（保護膜）を示す。ポリシリコン配線３は０．４μ
ｍの厚さに、また溝５の深さば ０．’７ｔｔｍに設定
した。従って、満５の底には（１−０，７） Ｉｌｍ
＝０．３μｍの膜厚の二酸化シリコン股が存在する。
おい°ζ既に図示された部分は同一符号を付して示すも
のとし、■はシリコン基板、２ば１．０μｍの１模厚の
二酸化シリコン膜、４ば２．０μｍの膜厚のＰＳＧ Ｉ
Ｉ臭（保護膜）を示す。ポリシリコン配線３は０．４μ
ｍの厚さに、また溝５の深さば ０．’７ｔｔｍに設定
した。従って、満５の底には（１−０，７） Ｉｌｍ
＝０．３μｍの膜厚の二酸化シリコン股が存在する。
ヒユーズ部３ａの切断のためには、ボリシリニ１ン配線
３に過電流を流し、この電流をヒユーズ部３ａに集中さ
せ、そのときに発生ずる熱によっ、゛ご第１図に■で示
す部分をｆ４融させる。そのとき、ヒユーズ部３ａのポ
リシリコンはポリシリコン配線３の′ヒユーズ部３ａに
接する端部分に吸い寄せられ、ヒユーズ部３ａは消滅し
、あたかもヒユーズが切断されたと同じになる。
３に過電流を流し、この電流をヒユーズ部３ａに集中さ
せ、そのときに発生ずる熱によっ、゛ご第１図に■で示
す部分をｆ４融させる。そのとき、ヒユーズ部３ａのポ
リシリコンはポリシリコン配線３の′ヒユーズ部３ａに
接する端部分に吸い寄せられ、ヒユーズ部３ａは消滅し
、あたかもヒユーズが切断されたと同じになる。
前記したヒユーズ部３ａの熔融において、部分■に発生
した熱は、溝５の底の前記した０、３ｔｔｍの薄い二酸
化シリコン映を通つ“ζシリコン基板１に逃げる。もと
もと、溝５，５はかかる放熱効果を発生させるために形
成されるものであり、ヒＪ。
した熱は、溝５の底の前記した０、３ｔｔｍの薄い二酸
化シリコン映を通つ“ζシリコン基板１に逃げる。もと
もと、溝５，５はかかる放熱効果を発生させるために形
成されるものであり、ヒＪ。
−ズ部３ａの部分■に関する限りヒｊ、−ス部３ａの過
電流による熔融切断は満足すべき状態で行われる。
電流による熔融切断は満足すべき状態で行われる。
（３）従来技術と問題点
しかし、実際にヒユーズ部３ａを熔融りｔｌＪｉ Ｌ、
てみたところ、ポリシリコン配線３の部分■において同
配線の盛り上がりが見出された。かかるポリシリコンの
盛り上がりは、ポリシリコン配線３に過電流を流したと
き、電流が部う）■においてのみならず部分■において
も集中し、そのとき発生ずる熱は、部分■の場合と異な
り他へ逃げることができないため形成されると解される
。かかる盛り上がりは、保護膜であるＰＳＧ膜４の盛り
上がりとなり、外観を損なうだけでなく、ｌｌ５Ｇ膜４
の盛り上がり部分に亀裂が生じると、そこから湿気が人
って素子の信頼性を損なうことになる。
てみたところ、ポリシリコン配線３の部分■において同
配線の盛り上がりが見出された。かかるポリシリコンの
盛り上がりは、ポリシリコン配線３に過電流を流したと
き、電流が部う）■においてのみならず部分■において
も集中し、そのとき発生ずる熱は、部分■の場合と異な
り他へ逃げることができないため形成されると解される
。かかる盛り上がりは、保護膜であるＰＳＧ膜４の盛り
上がりとなり、外観を損なうだけでなく、ｌｌ５Ｇ膜４
の盛り上がり部分に亀裂が生じると、そこから湿気が人
って素子の信頼性を損なうことになる。
（４）発明の目的
本発明は上記従来の問題点に鑑み、ヒユーズＲＯＭ等の
ポリシリコンヒユーズにおい′ζ、それに過電流を流し
゛ζ溶融するときに電流の集中による悪１１１ｉＱが発
止することのないポリシリコンヒユーズを１１供するこ
とを目的とする。
ポリシリコンヒユーズにおい′ζ、それに過電流を流し
゛ζ溶融するときに電流の集中による悪１１１ｉＱが発
止することのないポリシリコンヒユーズを１１供するこ
とを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、半導体基板上に順に
形成された絶縁膜、多結晶シリニ２ン膜および保、ｉ、
（７膜を自し、該多結晶シリコン膜ばヒユーズ部と該ヒ
ユーズ部をはさむ多結晶シリコン配線パターンを有し、
該ヒユーズ部は、前記配線パターンの端部から該ヒユー
ズ部の中央に向けそのリリ、１がＮｌｉ次狭くなる構成
としたことを特徴とＪる半導体装置を提供することによ
って達成され、また本発明の半導体装置は、前記酸化膜
には、前記多結晶シリコン配線の間におい゛ζヒユーズ
部を横切り、半導体基板に達しない深さの２本の溝が形
成され）ζごとを特徴とするものであってもよい。
形成された絶縁膜、多結晶シリニ２ン膜および保、ｉ、
（７膜を自し、該多結晶シリコン膜ばヒユーズ部と該ヒ
ユーズ部をはさむ多結晶シリコン配線パターンを有し、
該ヒユーズ部は、前記配線パターンの端部から該ヒユー
ズ部の中央に向けそのリリ、１がＮｌｉ次狭くなる構成
としたことを特徴とＪる半導体装置を提供することによ
って達成され、また本発明の半導体装置は、前記酸化膜
には、前記多結晶シリコン配線の間におい゛ζヒユーズ
部を横切り、半導体基板に達しない深さの２本の溝が形
成され）ζごとを特徴とするものであってもよい。
（６）発明の実施例
以下、本発明実施例を添イテ［図面によってｉｉＹ、述
する。
する。
本願の発明者は、ポリシリコン配線における従来経験さ
れた電流の集中（第１図の部分■）は、当該部分■にお
いてポリシリコン配線３の容積が急激に変化することに
よるものであること、そしてかかる容積の急激な変化を
緩和するためにはポリシリコン配線３とヒユーズ部３ａ
との接合部の容積を徐々に変化させる必要があり、その
ためには、ポリシリコン配線の厚さが一定であるから、
その表面積従っ゛ζパターン形状を徐々に減少させれば
よいことを確認した。
れた電流の集中（第１図の部分■）は、当該部分■にお
いてポリシリコン配線３の容積が急激に変化することに
よるものであること、そしてかかる容積の急激な変化を
緩和するためにはポリシリコン配線３とヒユーズ部３ａ
との接合部の容積を徐々に変化させる必要があり、その
ためには、ポリシリコン配線の厚さが一定であるから、
その表面積従っ゛ζパターン形状を徐々に減少させれば
よいことを確認した。
第３図には本発明の第１実施例が平面図で示され、同図
においＣ１１３はポリシリコン配線を示し、ごれらポリ
シリコン配線Ｉ３にはさまれた部分１３ａがヒユーズ部
であり、ヒユーズ部１３ａの中央部分ば■をイ」シて示
す。第１実施例のポリシリコンヒユーズにおいては、ヒ
ユーズ部１３ａはポリシリコン配線１３の端部から中央
部分■に向り”ζテーバして徐々にその幅が狭くなり、
中央部分■において幅を最も狭くした構成とする。
においＣ１１３はポリシリコン配線を示し、ごれらポリ
シリコン配線Ｉ３にはさまれた部分１３ａがヒユーズ部
であり、ヒユーズ部１３ａの中央部分ば■をイ」シて示
す。第１実施例のポリシリコンヒユーズにおいては、ヒ
ユーズ部１３ａはポリシリコン配線１３の端部から中央
部分■に向り”ζテーバして徐々にその幅が狭くなり、
中央部分■において幅を最も狭くした構成とする。
第４図は第３図のＩＶ −ＩＶ線に沿う断面図で、。
同図においては、１１はシリコン基板、１２はＳｉＯ２
欣、１４は＋＋ｓｃ ＩＩ史（保護膜）を示す。
欣、１４は＋＋ｓｃ ＩＩ史（保護膜）を示す。
第３図のヒユーズ部１３ａの中央部分■における放−：
１シ効果を改善するため、第５図に示す本発明の第２実
力１０例においては、第１図に示したｂのと同様に、ポ
リシリコン配線の端部の間に、ヒユーズ部を（７１Ｌ切
る２本の溝を形成する。なお第５図においＣ１２３はポ
リシリコン配線、２３ａはヒユーズ部、■は中央部分、
２５は溝を示す。
１シ効果を改善するため、第５図に示す本発明の第２実
力１０例においては、第１図に示したｂのと同様に、ポ
リシリコン配線の端部の間に、ヒユーズ部を（７１Ｌ切
る２本の溝を形成する。なお第５図においＣ１２３はポ
リシリコン配線、２３ａはヒユーズ部、■は中央部分、
２５は溝を示す。
第６図は第５図のＶｌ −Ｖｌ線に沿う断面図で、以下
図示第２実施例を形成する方法について説明する。
図示第２実施例を形成する方法について説明する。
シリコン基板２１上に化学気相成長法（ＣＶＩＪ法）ま
たは熱酸化法（ＴＧ法）で１．０μｍの膜厚に二酸化シ
リコン膜２２を成長する。
たは熱酸化法（ＴＧ法）で１．０μｍの膜厚に二酸化シ
リコン膜２２を成長する。
次いで、リアクティブ・イオン・エツチング（ＲＩＵ）
による異方性ドライエツチングで、溝２５゜２５を５１
ｔｒｎＯ幅で５かつ、基板に達しない深さ例えば０．７
μｍの深さに形成する。そのためには全面にし′ジスｉ
・膜（図示せず）を形成し、それを第５図に示す如くに
パターニングして後前記したエツチングを行う。
による異方性ドライエツチングで、溝２５゜２５を５１
ｔｒｎＯ幅で５かつ、基板に達しない深さ例えば０．７
μｍの深さに形成する。そのためには全面にし′ジスｉ
・膜（図示せず）を形成し、それを第５図に示す如くに
パターニングして後前記したエツチングを行う。
次いで全ｍ１にポリシリコン層２３を例えばＣＶＩ）法
で０゜４ｔｔｍの＋ｙさに成長し、それをパターニング
してポリシリコン配線２３を、３０μｍの幅に、またヒ
ユーズ部２３ａを第５図に示す如く形成する。
で０゜４ｔｔｍの＋ｙさに成長し、それをパターニング
してポリシリコン配線２３を、３０μｍの幅に、またヒ
ユーズ部２３ａを第５図に示す如く形成する。
ヒユーズ部２３ａは中央部分の最も狭い部分が６μｍの
幅になるよう設定することによって、ポリシリコン配線
２３の端部からヒユーズ部２３ａの中央部分へ向けて幅
が緩やかに変化するパターンが（７られる。、かかるパ
ターニングは通當のエツチングでなす。この工程におい
ては、図示しない電極等も同時に形成する。ヒユーズ部
２３ａは第７図に示す形状（第３実施例）に形成しても
よい。
幅になるよう設定することによって、ポリシリコン配線
２３の端部からヒユーズ部２３ａの中央部分へ向けて幅
が緩やかに変化するパターンが（７られる。、かかるパ
ターニングは通當のエツチングでなす。この工程におい
ては、図示しない電極等も同時に形成する。ヒユーズ部
２３ａは第７図に示す形状（第３実施例）に形成しても
よい。
次いで、ＣＶＤ法で全面に保護膜としてＰＳＧ １ｌｆ
ｆ２４を２．０μｍの厚さに成長する。
ｆ２４を２．０μｍの厚さに成長する。
以」二、説明した実施例においては、ヒユーズ部の切断
後においてｌｌ５Ｇ穀にばなんら盛り上がりは認められ
ず、電流の１４中はヒユーズ部の中央部分においてのみ
発生ずることが確認された。
後においてｌｌ５Ｇ穀にばなんら盛り上がりは認められ
ず、電流の１４中はヒユーズ部の中央部分においてのみ
発生ずることが確認された。
（７）発明の効果
以」二、ｉ′Ｃ細に説明したように、本発明のポリシリ
コンヒユーズにおい°ζは、そのパターン形状を中火部
分に向り°Ｃ徐々に幅が狭くなるよう形成することによ
り、断線位Ｉｉｔを制御し、かつ、他の部分での温度上
昇を制御することが可能となり、ヒユーズ部はきれいに
切断され、その上の保護１漢になんら損傷を与えないの
で、製造される素子の借りイ１性向−にに効果大である
。
コンヒユーズにおい°ζは、そのパターン形状を中火部
分に向り°Ｃ徐々に幅が狭くなるよう形成することによ
り、断線位Ｉｉｔを制御し、かつ、他の部分での温度上
昇を制御することが可能となり、ヒユーズ部はきれいに
切断され、その上の保護１漢になんら損傷を与えないの
で、製造される素子の借りイ１性向−にに効果大である
。
第１図は従来のポリシリコンヒユーズの平面図、第２図
は第１図のｎ−ｎ線に沿う断面図、第３図は本発明の第
１実施例の平面図、第４図は第３図のＩＶ −ＩＶ線に
沿う断面図、第５図は本発明の第２実施例の平面図、第
６図は第５図のＶｌ −Ｖｌ線に沿う断面図、第７図は
本発明の第３実施例の平面図である。 １１．２１−−−シリ：ｊ７ Ｊｋ、 Ｉｔｙ、、１１
．２２２−５ｉＯ２１，１３，２３−−−ポリシリコン
配線、１３ａ、２３ａ −ヒユーズ部、１４．２４−１
’ｓＧ膜、２５−溝第１図 ｑ 第２図 （＞４０ 第５図 第６図 ５ 第７図 Ｊｑ
は第１図のｎ−ｎ線に沿う断面図、第３図は本発明の第
１実施例の平面図、第４図は第３図のＩＶ −ＩＶ線に
沿う断面図、第５図は本発明の第２実施例の平面図、第
６図は第５図のＶｌ −Ｖｌ線に沿う断面図、第７図は
本発明の第３実施例の平面図である。 １１．２１−−−シリ：ｊ７ Ｊｋ、 Ｉｔｙ、、１１
．２２２−５ｉＯ２１，１３，２３−−−ポリシリコン
配線、１３ａ、２３ａ −ヒユーズ部、１４．２４−１
’ｓＧ膜、２５−溝第１図 ｑ 第２図 （＞４０ 第５図 第６図 ５ 第７図 Ｊｑ
Claims (1)
- 【特許請求の範囲】 ＋１１半導体基板上に順に形成された絶縁膜、多結晶シ
リコン膜および保護膜を有し、該多結晶シリコン膜はヒ
ユーズ部と該ヒユーズ部をはさむ多結晶シリコン配線パ
ターンを有し、該ヒユーズ部は、前記配線パターンの端
部から該ヒユーズ部の中央に向けその幅が漸次狭くなる
構成としたことを特徴とする半導体装置。 （２）前記絶縁膜には、前記多結晶シリコン配線の間に
おいてヒユーズ部を横切り、半導体基板に達しない深さ
の２本の溝が形成されたことを特徴とする特許ｉｉ’Ｊ
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167923A JPS5957472A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167923A JPS5957472A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5957472A true JPS5957472A (ja) | 1984-04-03 |
Family
ID=15858559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167923A Pending JPS5957472A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344757A (ja) * | 1986-04-11 | 1988-02-25 | Nec Corp | 半導体装置 |
-
1982
- 1982-09-27 JP JP57167923A patent/JPS5957472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344757A (ja) * | 1986-04-11 | 1988-02-25 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796075A (en) | Fusible link structure for integrated circuits | |
| JPS58115692A (ja) | プログラマブル・リードオンリメモリのヒューズ切断方法 | |
| JPS631054A (ja) | ヒユ−ズ内蔵型半導体装置 | |
| JPS5957472A (ja) | 半導体装置 | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPS63246844A (ja) | 半導体ヒユ−ズ | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62238658A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004335608A (ja) | 半導体装置 | |
| JPS58197874A (ja) | 半導体装置およびその製法 | |
| JPH0311660A (ja) | ヒューズ溶断型ｐｒｏｍ | |
| JPH04365351A (ja) | 半導体集積回路装置 | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0256815B2 (ja) | ||
| JPH0713224Y2 (ja) | 半導体装置 | |
| JPS6321341B2 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| JPH07283369A (ja) | 薄膜抵抗及びその製造方法 | |
| JPS63132451A (ja) | 半導体装置の製造方法 | |
| JPH04158578A (ja) | 半導体装置及びその製造方法 | |
| JPS5877097A (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPS59121882A (ja) | 半導体装置 | |
| JPS58213458A (ja) | 半導体装置 | |
| JPS59124741A (ja) | 半導体装置 | |
| JPH0383360A (ja) | 半導体装置 |