JPS5954072A - デイジタル・オ−デイオデイスクプレ−ヤ− - Google Patents
デイジタル・オ−デイオデイスクプレ−ヤ−Info
- Publication number
- JPS5954072A JPS5954072A JP16455882A JP16455882A JPS5954072A JP S5954072 A JPS5954072 A JP S5954072A JP 16455882 A JP16455882 A JP 16455882A JP 16455882 A JP16455882 A JP 16455882A JP S5954072 A JPS5954072 A JP S5954072A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- bit clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル・オーディオディスクプレーヤーに
関し、特にディスクを線速度一定として回転させるため
に設けられている回転制御回路に関するものである。
関し、特にディスクを線速度一定として回転させるため
に設けられている回転制御回路に関するものである。
ディジタル・オーディオディスクプレーヤーは、ディジ
タル化したオーディオ信号および同期信号等を線速度一
定として光学的に高密度で記録したディスクを再生する
ものであシ、高忠実度の再生信号が得られる優れた特長
を有している。この場合、高忠実度再生を行なう上で最
も重要な事は、再生時に於けるディスクの回転が正確に
線速度一定となるように、ピックアップの位置に応じて
スピンドルモーターの回転を制御することである。
タル化したオーディオ信号および同期信号等を線速度一
定として光学的に高密度で記録したディスクを再生する
ものであシ、高忠実度の再生信号が得られる優れた特長
を有している。この場合、高忠実度再生を行なう上で最
も重要な事は、再生時に於けるディスクの回転が正確に
線速度一定となるように、ピックアップの位置に応じて
スピンドルモーターの回転を制御することである。
ここで、スピンドルモーターの回転制御に於いては、粗
調整系と微調整系の２系列によってなされておシ、粗調
整系は再生信号のスペクトルを周波数−電圧変換した信
号または再生信号に含まれるビット信号に同期して発生
されるビットクロツクを周波数−電圧変換した信号を用
いており、微調整系は上記ビットクロックと水晶精度の
基準クロックとの位相比較出力を用いている。そして、
通常は粗調整系の制御信号と微調整系の制御信号を加算
した回転制御信号を用いてスピンドルモーターの回転制
御を行なっている。
調整系と微調整系の２系列によってなされておシ、粗調
整系は再生信号のスペクトルを周波数−電圧変換した信
号または再生信号に含まれるビット信号に同期して発生
されるビットクロツクを周波数−電圧変換した信号を用
いており、微調整系は上記ビットクロックと水晶精度の
基準クロックとの位相比較出力を用いている。そして、
通常は粗調整系の制御信号と微調整系の制御信号を加算
した回転制御信号を用いてスピンドルモーターの回転制
御を行なっている。
この場合、粗調整系として再生信号に含まれるビット信
号に同期して発生されるビットクロックを周波数−電圧
変換（以下Ｆ−Ｖ変換と称する）した信号を用いた場合
には、再生信号に含まれるデーターの変動による影響を
受けることがないために、比較的高精度の回転制御が得
られる特長を有している。
号に同期して発生されるビットクロックを周波数−電圧
変換（以下Ｆ−Ｖ変換と称する）した信号を用いた場合
には、再生信号に含まれるデーターの変動による影響を
受けることがないために、比較的高精度の回転制御が得
られる特長を有している。
しかしながら、上記構成に於いては、再生信号に含まれ
るピット信号に同期したピットクロックをＦ−Ｖ変換す
る周波数−電圧変換回路の出力信号は、ワウフラッタ分
によってのみ変動するために、その電圧変化は極めて小
さなものとなってしまう。この結果、上記周波数−電圧
変換回路の出力信号を用いてスピンドルモーターの回転
制御を行なう場合には、高利得を有する直流アンプを用
いて増幅する必要があシ、これに伴なって周波数−電圧
変換回路と直流アンプのドリフトが回転制御系に大きな
影響を与えるために、その制御動作が不安定なものとな
ってしまう問題を有している。
るピット信号に同期したピットクロックをＦ−Ｖ変換す
る周波数−電圧変換回路の出力信号は、ワウフラッタ分
によってのみ変動するために、その電圧変化は極めて小
さなものとなってしまう。この結果、上記周波数−電圧
変換回路の出力信号を用いてスピンドルモーターの回転
制御を行なう場合には、高利得を有する直流アンプを用
いて増幅する必要があシ、これに伴なって周波数−電圧
変換回路と直流アンプのドリフトが回転制御系に大きな
影響を与えるために、その制御動作が不安定なものとな
ってしまう問題を有している。
従って、本発明による目的は、再生信号に含まれるピッ
ト信号に同期して発生されるピットクロックを入力とし
て粗調整用の制御信号を発生する周波数−電圧変換回路
の出力変化が少ないことに起因する回転制御動作の不安
定化を防止したディジタル・オーディオディスクプレー
ヤーを提供することである。
ト信号に同期して発生されるピットクロックを入力とし
て粗調整用の制御信号を発生する周波数−電圧変換回路
の出力変化が少ないことに起因する回転制御動作の不安
定化を防止したディジタル・オーディオディスクプレー
ヤーを提供することである。
との゛ような目的を達成するだめに本発明は、周波数−
電圧変換回路の変換ゲインを上げることによシ、後段に
接続される直流アンプのゲインを下げて安定度を高める
ものである。以下、図面を用いて本発明によるディジタ
ル・オーディオディスクプレーヤーを詳細に説明する。
電圧変換回路の変換ゲインを上げることによシ、後段に
接続される直流アンプのゲインを下げて安定度を高める
ものである。以下、図面を用いて本発明によるディジタ
ル・オーディオディスクプレーヤーを詳細に説明する。
図は本発明によるディジタル・オーディオディスクプレ
ーヤーの一実施例を示す回路図であって、特にスピンド
ルモーターの回転制御回路を示しである。同図に於いて
１は図示し々いピックアップから供給される再生信号の
スペクトラムを電圧信号に変換する第１周波数−電圧変
換回路であって、その出力信号は第２レベル調整回路２
を介して粗調整用の制御信号として出力される。３はフ
ェーズロックループ構成によって、再生信号人に含まれ
るデーターのビットに同期したビットクロックを発生す
るビットクロック発生回路である。そして、このピット
クロック発生回路３は、電圧制御発振回路（以下ＶＯＯ
と称す）４と、このＶＯＯ４の出力信号を２分周する分
周回路５と、この分周回路５の出力信号と再生信号Ａに
含まれるデーター〇ピット信号との位相差に応じたレベ
ルの出力信号を発生し、この出力信号をループフィルタ
６を介してＶＯＯ４に発振制御信号Ｂとして供給する位
相比較器７とによって構成されておシ、ＶＯＯ４の出力
信号を周波数Ｐｉ ”’８ 、６４３６ＭＨｚ±△ｆ６
のピットクロックＣとして出力している。
ーヤーの一実施例を示す回路図であって、特にスピンド
ルモーターの回転制御回路を示しである。同図に於いて
１は図示し々いピックアップから供給される再生信号の
スペクトラムを電圧信号に変換する第１周波数−電圧変
換回路であって、その出力信号は第２レベル調整回路２
を介して粗調整用の制御信号として出力される。３はフ
ェーズロックループ構成によって、再生信号人に含まれ
るデーターのビットに同期したビットクロックを発生す
るビットクロック発生回路である。そして、このピット
クロック発生回路３は、電圧制御発振回路（以下ＶＯＯ
と称す）４と、このＶＯＯ４の出力信号を２分周する分
周回路５と、この分周回路５の出力信号と再生信号Ａに
含まれるデーター〇ピット信号との位相差に応じたレベ
ルの出力信号を発生し、この出力信号をループフィルタ
６を介してＶＯＯ４に発振制御信号Ｂとして供給する位
相比較器７とによって構成されておシ、ＶＯＯ４の出力
信号を周波数Ｐｉ ”’８ 、６４３６ＭＨｚ±△ｆ６
のピットクロックＣとして出力している。
８はビットクロックＣの周波数Ｆｌに近似した周波数Ｆ
２ ＝ ８ ＭＨｚの基準信号りを発生する基準発振
回路、９はピットクロック発生回路３から発生されるビ
ットクロック０と基準信号りを混合して両信号の差と和
の周波数を有する信号を出力する混合回路、１０は混合
回路９の出力から周波数差信号のみを取シ出すローパス
フィルタ、１１はループぐスフィルタ１０の出力信号を
Ｆ−■変換する第２周波数−電圧変換回路であって、そ
の出力信号は直流アンプによって構成される第２レベル
調整回路１２を介してレベル合せされた後に粗調整用の
制御信号として出力される。
２ ＝ ８ ＭＨｚの基準信号りを発生する基準発振
回路、９はピットクロック発生回路３から発生されるビ
ットクロック０と基準信号りを混合して両信号の差と和
の周波数を有する信号を出力する混合回路、１０は混合
回路９の出力から周波数差信号のみを取シ出すローパス
フィルタ、１１はループぐスフィルタ１０の出力信号を
Ｆ−■変換する第２周波数−電圧変換回路であって、そ
の出力信号は直流アンプによって構成される第２レベル
調整回路１２を介してレベル合せされた後に粗調整用の
制御信号として出力される。
１３はフェーズロックループ構成によるピットクロック
発生回路３のロック状態を検出するロック検出回路であ
る。そして、このロック検出回路１３は、例えば発振制
御信号Ｂのリップル分を取シ出し、そのレベルが設定レ
ベル以下となった時を７エーズロツクルーゾのロック状
態として検出出力を発生する様に構成されている。
発生回路３のロック状態を検出するロック検出回路であ
る。そして、このロック検出回路１３は、例えば発振制
御信号Ｂのリップル分を取シ出し、そのレベルが設定レ
ベル以下となった時を７エーズロツクルーゾのロック状
態として検出出力を発生する様に構成されている。
１４は入力信号を選択するアナログスイッチであって、
通常状態に於いては入カポ−）ａに供給される第ルベル
調整回路２の出力信号を選択して出力し、ロック検出回
路１３の出力発生時に於いては入力ポートｂに供給され
る第２レベル調整回路１２の出力信号を選択して出力す
る。１５はアナログスイッチ１４から発生される粗調整
用の制御信号と微調整用としてのモーターのフェーズロ
ックループ制御信号Ｅとを加算して回転制御信号を出力
する加算回路、１６は加算回路１５から出力される回転
制御信号に応じてスピンドルモータ−１７を駆動するモ
ーター駆動回路である。
通常状態に於いては入カポ−）ａに供給される第ルベル
調整回路２の出力信号を選択して出力し、ロック検出回
路１３の出力発生時に於いては入力ポートｂに供給され
る第２レベル調整回路１２の出力信号を選択して出力す
る。１５はアナログスイッチ１４から発生される粗調整
用の制御信号と微調整用としてのモーターのフェーズロ
ックループ制御信号Ｅとを加算して回転制御信号を出力
する加算回路、１６は加算回路１５から出力される回転
制御信号に応じてスピンドルモータ−１７を駆動するモ
ーター駆動回路である。
この様に構成された回路に於いて、図示しないピックア
ップから再生信号Ａが供給されると、この再生信号Ａは
第１周波数−電圧変換回路１に於いてそのスペクトラム
に対応したレベルの電圧信号に変換されることによシ、
スピンドルモータ−１７の回転を線速度一定に粗調整す
るだめの制御信号として出力される。そして、との第１
局波数−電圧変換回路１の出力信号は、第ルベル調整回
路２を介してアナログスイッチ１４に供給される。ここ
で、再生信号Ａの供給開始時に於いては、ピットクロッ
ク発生回路３を構成するフェーズロックループがロック
されていないために、ロック検出回路１３の出力はオフ
となっている。従って、アナログスイッチ１４は、入力
ポートａに供給されるＭルベル調整回路２の出力信号を
選択して加算回路１５に供給し、加算回路１５はアナロ
グスイッチ１４から供給される粗調整用の制御信号とモ
ーターの７工−ズロツクルーゾ制御信号Ｅとを加算して
回転制御信号を出力している。モーター駆動回路１６は
、加算回路１５から出力される回転制御信号に応じて、
スピンドルモーター１７に対する回転制御を行なうこと
によって、はぼ規定の線速度に制御される。
ップから再生信号Ａが供給されると、この再生信号Ａは
第１周波数−電圧変換回路１に於いてそのスペクトラム
に対応したレベルの電圧信号に変換されることによシ、
スピンドルモータ−１７の回転を線速度一定に粗調整す
るだめの制御信号として出力される。そして、との第１
局波数−電圧変換回路１の出力信号は、第ルベル調整回
路２を介してアナログスイッチ１４に供給される。ここ
で、再生信号Ａの供給開始時に於いては、ピットクロッ
ク発生回路３を構成するフェーズロックループがロック
されていないために、ロック検出回路１３の出力はオフ
となっている。従って、アナログスイッチ１４は、入力
ポートａに供給されるＭルベル調整回路２の出力信号を
選択して加算回路１５に供給し、加算回路１５はアナロ
グスイッチ１４から供給される粗調整用の制御信号とモ
ーターの７工−ズロツクルーゾ制御信号Ｅとを加算して
回転制御信号を出力している。モーター駆動回路１６は
、加算回路１５から出力される回転制御信号に応じて、
スピンドルモーター１７に対する回転制御を行なうこと
によって、はぼ規定の線速度に制御される。
一方、ビットクロック発生回路３は再生信号Ａに含まれ
るピット信号に同期したビットクロック０を発生するわ
けであるが、内部に設けられているフェーズロックルー
プは基準周波数に対して約１０％のロックインレンジを
有しておシ、このロックインレンジを越える再生信号に
対してはロックがかからずに不安定な状態となる。従っ
て、上述した第１周波数−電圧変換回路１の出力信号に
よって、スピンドルモーター１７がほぼ規定の回転速度
に達するまでの期間に於いては、位相比較器７からルー
プフィルタ６を介してＶＣ！０４に供給される発振制御
信号Ｂは大きく変動する信号となシ、リップル分を多く
含んでいる。そして、この発振制御信号Ｂはロック検出
回路１３に於いてリップル量が検出されておシ、このリ
ップル量が基準値を越える場合にはピットクロック発振
回路３の７エーズロツクループがアンロックの状態であ
るものとしてアナログスイッチ１４の信号選択を入力ポ
ートａ側にセットしている。
るピット信号に同期したビットクロック０を発生するわ
けであるが、内部に設けられているフェーズロックルー
プは基準周波数に対して約１０％のロックインレンジを
有しておシ、このロックインレンジを越える再生信号に
対してはロックがかからずに不安定な状態となる。従っ
て、上述した第１周波数−電圧変換回路１の出力信号に
よって、スピンドルモーター１７がほぼ規定の回転速度
に達するまでの期間に於いては、位相比較器７からルー
プフィルタ６を介してＶＣ！０４に供給される発振制御
信号Ｂは大きく変動する信号となシ、リップル分を多く
含んでいる。そして、この発振制御信号Ｂはロック検出
回路１３に於いてリップル量が検出されておシ、このリ
ップル量が基準値を越える場合にはピットクロック発振
回路３の７エーズロツクループがアンロックの状態であ
るものとしてアナログスイッチ１４の信号選択を入力ポ
ートａ側にセットしている。
次に、再生信号人に含まれるビット信号が、ビットクロ
ック発生回路３を構成するフェーズロックループのロッ
クインレンジに含まれると、このフェーズロックループ
はロック状態となり、これに伴なってｖＯ０４の出力信
号としてのピットクロックＯが再生信号Ａのビット信号
に同期したものとなるとともに、発振制御信号Ｂが安定
化されてリップル分が極めて少ないものとなる。そして
、発振制御信号Ｂに含まれるリップル分が基準値以下に
なると、ロック検出回路１３はピットクロック発振回路
３を構成するフェーズロックループがロックされて再生
信号に含まれるビット信号に同期したピットクロック信
号０が発生されているものとして出力信号をアナログス
イッチ１４に供給する。アナログスイッチ１４はロック
検出回路１３から出力信号が供給されると、信号の選択
数シ込みを入力ポートロ側に切シ替えて第２レベル調整
回路１２の出力信号を取シ込む。この場合、ビットクロ
ック発生回路３からは、再生信号Ａに含まれるビット信
号に同期したピットクロック０を発生しておシ、その周
波数Ｆは８．６４３６ＭＨｚにワウフラック分として士
△ｆｏが加わったものとなっている。そして、このピッ
トクロックＣは、混合回路９に於いて基準発振回路８か
ら供給されるピットクロック０に近似した周波数Ｆｚ
＝ ８ ＭＨｚの基準信号りとが混合されて、両信号の
差と和の周波数信号が発生されてローパスフィルタｌＯ
に供給される。ローパスフィルタ１０は混合回路９の出
力のうちで、差周波数信号を取り出す。
ック発生回路３を構成するフェーズロックループのロッ
クインレンジに含まれると、このフェーズロックループ
はロック状態となり、これに伴なってｖＯ０４の出力信
号としてのピットクロックＯが再生信号Ａのビット信号
に同期したものとなるとともに、発振制御信号Ｂが安定
化されてリップル分が極めて少ないものとなる。そして
、発振制御信号Ｂに含まれるリップル分が基準値以下に
なると、ロック検出回路１３はピットクロック発振回路
３を構成するフェーズロックループがロックされて再生
信号に含まれるビット信号に同期したピットクロック信
号０が発生されているものとして出力信号をアナログス
イッチ１４に供給する。アナログスイッチ１４はロック
検出回路１３から出力信号が供給されると、信号の選択
数シ込みを入力ポートロ側に切シ替えて第２レベル調整
回路１２の出力信号を取シ込む。この場合、ビットクロ
ック発生回路３からは、再生信号Ａに含まれるビット信
号に同期したピットクロック０を発生しておシ、その周
波数Ｆは８．６４３６ＭＨｚにワウフラック分として士
△ｆｏが加わったものとなっている。そして、このピッ
トクロックＣは、混合回路９に於いて基準発振回路８か
ら供給されるピットクロック０に近似した周波数Ｆｚ
＝ ８ ＭＨｚの基準信号りとが混合されて、両信号の
差と和の周波数信号が発生されてローパスフィルタｌＯ
に供給される。ローパスフィルタ１０は混合回路９の出
力のうちで、差周波数信号を取り出す。
ループぐスフィルタ１０に於いて取シ出された信号は、
第２周波数−電圧変換回路１１に於いてＦ−Ｖ変換され
ることによシ、粗調整用の制御信号として発生され、第
２レベル調整回路１２に於いてレベル合せされた後にア
ナログスイッチ１４および加算回路１５を介してモータ
ー駆動回路１６に回転制御信号として供給される。
第２周波数−電圧変換回路１１に於いてＦ−Ｖ変換され
ることによシ、粗調整用の制御信号として発生され、第
２レベル調整回路１２に於いてレベル合せされた後にア
ナログスイッチ１４および加算回路１５を介してモータ
ー駆動回路１６に回転制御信号として供給される。
そして、この様にビットクロック発生回路３を構成する
フェーズロックループがロックされた状態に於いては、
リードイン部および曲間部に於いて再生信号人のデータ
が変化しても、ピットクロック発生回路３から発生され
るビットクロック０は何ら影響を受けることがなく、こ
のピットクロックＣはディスクのワウフラッタによるわ
ずかな変動のみを受けるだけで極めて安定したものとな
る。従って、この安定したピットクロックＯと基準信号
りとの差周波信号をＦ−Ｖ変換する第２周波数−電圧変
換回路１１の出力信号を用いて回転制御を行なうことに
ょシ、その回転制御は極めて高精度でかつ安定化された
ものとなる。
フェーズロックループがロックされた状態に於いては、
リードイン部および曲間部に於いて再生信号人のデータ
が変化しても、ピットクロック発生回路３から発生され
るビットクロック０は何ら影響を受けることがなく、こ
のピットクロックＣはディスクのワウフラッタによるわ
ずかな変動のみを受けるだけで極めて安定したものとな
る。従って、この安定したピットクロックＯと基準信号
りとの差周波信号をＦ−Ｖ変換する第２周波数−電圧変
換回路１１の出力信号を用いて回転制御を行なうことに
ょシ、その回転制御は極めて高精度でかつ安定化された
ものとなる。
ここで、ピットクロック発生回路３から出力されるピッ
トクロック０をそのまま第２周波数−電圧変換回路１１
に於いてＦ’−Ｖ変換した場合に於ける感度係数をに１
とすると、 となる。また、ローパスフィルタ１ｏの出力をＦ−Ｖ変
換した場合に於ける感度係数をに２とすると、 となる。従って、ピットクロック発生回路３と第２周波
数−電圧変換回路１１との間に、混合回路９とループぐ
スフィルタ１０を介在させた場合に於ける改善度は、 となシ、これに伴なってループゲインが約２３ｄＢ高め
られたことになる。従って、この分だけ後段に接続され
る直流アンプのゲインを小さくすることが出来、これに
伴なってドリフトの影響を受けずらくなって安定度が改
善される。
トクロック０をそのまま第２周波数−電圧変換回路１１
に於いてＦ’−Ｖ変換した場合に於ける感度係数をに１
とすると、 となる。また、ローパスフィルタ１ｏの出力をＦ−Ｖ変
換した場合に於ける感度係数をに２とすると、 となる。従って、ピットクロック発生回路３と第２周波
数−電圧変換回路１１との間に、混合回路９とループぐ
スフィルタ１０を介在させた場合に於ける改善度は、 となシ、これに伴なってループゲインが約２３ｄＢ高め
られたことになる。従って、この分だけ後段に接続され
る直流アンプのゲインを小さくすることが出来、これに
伴なってドリフトの影響を受けずらくなって安定度が改
善される。
以上説明した様に、本発明によるディジタル・オーディ
オディスクプレーヤーは、再生信号に含まれるビット信
号に同期して発生されるピットクロックをＦ−Ｖ変換し
た信号を用いてスぎンドルモーターの回転制御を行なう
回転制御回路を有するディジタル・オーディオディスク
プレーヤーに於いて、ピットクロックをその周波数に近
似した周波数の基準信号と混合し、その出力信号をロー
パスフィルタを介して両信号の差周波数信号として取シ
出してＦ−Ｖ変換するものである。よって、周波数の低
下に応じてＦ−Ｖ変換部に於ける利得が上昇するだめに
、その分だけ後段に接続される直流アンプの利得を下げ
ることができ、これに伴なってＦ−Ｖ変換部および直流
アンプに於けるドリフトが制御系に対して与える影響は
少なくなシ、制御系全体の安定した動作が得られる優れ
た効果を有する。
オディスクプレーヤーは、再生信号に含まれるビット信
号に同期して発生されるピットクロックをＦ−Ｖ変換し
た信号を用いてスぎンドルモーターの回転制御を行なう
回転制御回路を有するディジタル・オーディオディスク
プレーヤーに於いて、ピットクロックをその周波数に近
似した周波数の基準信号と混合し、その出力信号をロー
パスフィルタを介して両信号の差周波数信号として取シ
出してＦ−Ｖ変換するものである。よって、周波数の低
下に応じてＦ−Ｖ変換部に於ける利得が上昇するだめに
、その分だけ後段に接続される直流アンプの利得を下げ
ることができ、これに伴なってＦ−Ｖ変換部および直流
アンプに於けるドリフトが制御系に対して与える影響は
少なくなシ、制御系全体の安定した動作が得られる優れ
た効果を有する。
図は本発明によるディジタル嗜オーディオディスクプレ
ーヤーに用いられるスピンドルモーターの回転制御回路
の一実施例を示す回路図である。 １ 、１１−・・第１．第２周波数−電圧変換回路、２
．１２・・・第１．第２しＲル調整回路、３・・・ピッ
トクロック発生回路、８・・・基準発振回路、９−・混
合回路、１０−・・ループぞスフイルタ、１３・・・ロ
ック検出回路、１４・・・アナログスイッチ、１５・・
・加算回路、１６・・・モーター駆動回路、１６・・・
スピンドルモーター。 出願人 新日本電気株式会社 １５−
ーヤーに用いられるスピンドルモーターの回転制御回路
の一実施例を示す回路図である。 １ 、１１−・・第１．第２周波数−電圧変換回路、２
．１２・・・第１．第２しＲル調整回路、３・・・ピッ
トクロック発生回路、８・・・基準発振回路、９−・混
合回路、１０−・・ループぞスフイルタ、１３・・・ロ
ック検出回路、１４・・・アナログスイッチ、１５・・
・加算回路、１６・・・モーター駆動回路、１６・・・
スピンドルモーター。 出願人 新日本電気株式会社 １５−
Claims (1)
- （１） ピックアップから供給される再生信号に同期
したビットクロックを発生するピットクロック発生回路
と、前記ビットクロックを周波数−電圧変換してスピン
ドルモーターＯ回転を制御する制御信号を出力する周波
数−電圧変換回路とを備えた回転制御回路を有するディ
、フタル・オーディオディスクプレーヤーに於いて、前
記ビットクロックと基準信号を混合して前記ビットクロ
ックの周波数よシも低い周波数の差周波数信号を含む信
号を出力する混合回路と、この混合回路の出力信号から
前記差周波数信号を取シ出して前記周波数−電圧変換回
路に供給するローノぐスフィルタとを備えたことを特徴
とするディジタル・オーディオディスクプレーヤー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455882A JPS5954072A (ja) | 1982-09-21 | 1982-09-21 | デイジタル・オ−デイオデイスクプレ−ヤ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455882A JPS5954072A (ja) | 1982-09-21 | 1982-09-21 | デイジタル・オ−デイオデイスクプレ−ヤ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5954072A true JPS5954072A (ja) | 1984-03-28 |
| JPS6346902B2 JPS6346902B2 (ja) | 1988-09-19 |
Family
ID=15795441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16455882A Granted JPS5954072A (ja) | 1982-09-21 | 1982-09-21 | デイジタル・オ−デイオデイスクプレ−ヤ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350974A (ja) * | 1986-08-19 | 1988-03-03 | Matsushita Electric Ind Co Ltd | 同期信号識別装置 |
-
1982
- 1982-09-21 JP JP16455882A patent/JPS5954072A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350974A (ja) * | 1986-08-19 | 1988-03-03 | Matsushita Electric Ind Co Ltd | 同期信号識別装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346902B2 (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| US5548570A (en) | Optical reproducing circuit having, a binarized signal pulse compensation circuit | |
| US6236628B1 (en) | Read channel circuit for optical disk reproducing apparatus | |
| US6150888A (en) | Phase locked loop circuit, reproduction apparatus and phase locking method | |
| JPS5954072A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ− | |
| US6958966B2 (en) | Control device for optical disk player that corrects rotational frequency data based on input data | |
| US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
| JPS6333232B2 (ja) | ||
| KR200144434Y1 (ko) | 레이저 디스크 플레이어의 디스크 모터 회전 제어회로 | |
| JPS5954073A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ− | |
| JPS60125021A (ja) | 位相制御ル−プの疑似同期検出装置 | |
| US20050128907A1 (en) | PLL circuit and an optical disk apparatus thereof | |
| KR100205291B1 (ko) | 레이저 디스크 플레이어의 디지탈 음성신호 재생 제어회로 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JPS6346901B2 (ja) | ||
| JP2003023352A (ja) | クロック再生回路 | |
| JPH0644374B2 (ja) | デイスクプレ−ヤ | |
| JP2658575B2 (ja) | トラッキング装置 | |
| JPS6333233B2 (ja) | ||
| JPS6357872B2 (ja) | ||
| JPH0344868A (ja) | 時間軸制御装置 | |
| JPS5940347A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ− | |
| JPH0256768A (ja) | 時間軸制御装置 | |
| JPS63217570A (ja) | ディスク再生装置 |