JPS5953946A - Error processing system in pushing-off control of store operation - Google Patents

Error processing system in pushing-off control of store operation

Info

Publication number
JPS5953946A
JPS5953946A JP57164004A JP16400482A JPS5953946A JP S5953946 A JPS5953946 A JP S5953946A JP 57164004 A JP57164004 A JP 57164004A JP 16400482 A JP16400482 A JP 16400482A JP S5953946 A JPS5953946 A JP S5953946A
Authority
JP
Japan
Prior art keywords
error
fsa
stack
address
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57164004A
Other languages
Japanese (ja)
Other versions
JPS6252333B2 (en
Inventor
Masahiro Kitazawa
北沢 正弘
Katsuyuki Iwata
勝行 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57164004A priority Critical patent/JPS5953946A/en
Publication of JPS5953946A publication Critical patent/JPS5953946A/en
Publication of JPS6252333B2 publication Critical patent/JPS6252333B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Abstract

PURPOSE:To execute a complete restoration to an error generated in a pushing-off control of a store operation, by executing the processing to all contents of an FSA stack at the time of failing storage address FSA. CONSTITUTION:As for a write and read-out address to a buffer storage device BS, contents of an address register ADR, REG are read and held in a failing storage address FSA. In case when a new error is generated before the error processing to the address held in said stack is executed, an address to newly generated error is read in the following area of the FSA stack. Accordingly, the address corresponding to the error generated before the processing of FSA is all held in the FSA stack, and when the processing of FSA is executed, the contents of the FSA stack are all read out, and the processing to each of them is executed.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、記憶装置rtにおけるストア動作の突き離し
制御時のエラー処理方式に関する、(2)従来技術と間
m点 第1図に示されるような龍:憶装置全有するシステムに
おいては、主ストレージ・ユニン)−(M2O)とスト
レージおよびチャンネル1h制御ユニット(8CU/C
HC)の間でのストア動作が遅くなるので、ストア動作
の突き離し制御音用いることによシシステムの処理速度
の同上および性能の同上をはかることが一般に行われて
いる。、第1図のシステムにおいては、複数個のチャン
ネルC)j、 o 、 CI41・・・Cf−1xが、
ストレージおよびチャンネル’ili!−(1ユニツ)
 (SCU/CHC)に接続されており、チャンネルか
らのデータを主ストレージ・ユニットにス)・アする場
合に、チャンネルからのデータは−たんノ々ノファ・ス
トレージ・ユニット(BS lにスト・アされ、次いで
バッファ°ストレーノ・ユニット(、13s )から主
ストレージ・ユニット(MSU)にストアされる、スト
ア動作の突き離しi!ijJ御が行われる場合には1例
えばチャンネルC)ioから送られてくるデータがMS
UK、1込まれる途中の31当なタイミング(BS[デ
ータがストアされた時など)においてチャンネルCt−
1oにストアの終了の信号を伝え、I3SからMSUに
データがストアされるAilに。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an error handling method during push-off control of a store operation in a storage device rt. Dragon: In a system with all storage devices, the main storage unit (M2O) and the storage and channel 1h control unit (8CU/C
Since the store operation between HCs is slow, it is common practice to increase the processing speed and performance of the system by using a push-off control sound for the store operation. , In the system of FIG. 1, a plurality of channels C)j, o, CI41...Cf-1x are
Storage and channels'ili! -(1 unit)
(SCU/CHC) and stores data from the channel to the main storage unit (SCU/CHC). and then stored from the buffer Strano unit (13s) to the main storage unit (MSU), if a store operation is performed, e.g. channel C) sent from io The coming data is MS
UK, channel Ct- at the appropriate timing (BS [when data is stored, etc.])
1o to signal the end of the store, and from I3S to Ail, where the data is stored in the MSU.

SCU/CE−1cにおいてストア終了動作を行いチャ
ンれるまでチャンネルC)J、0からのストア動作k 
il’+I GAさせておく必要がなく女すシステムの
性能がIDI上する。
Perform the store end operation in SCU/CE-1c and store operation from channel C) J, 0 until it is changed.
There is no need to run il'+IGA, and the performance of the female system increases by IDI.

ところで、このようにデータを送ったチャンネルとSC
Uが切り離された後に、チャンネルからB Sにストア
されたデータに関してエラーが検出された場合には、該
当するチャンネルにエラーを報告することができず、デ
ータ全修正することができない。すなわち、チャンネル
ストアの突き配し後においては、別のチャンネルのアク
セスが開始されている時にはエラーに対処できない。ま
た。
By the way, the channel and SC that sent the data like this
If an error is detected in the data stored in the BS from the channel after U is disconnected, the error cannot be reported to the corresponding channel and the data cannot be completely corrected. That is, after the channel store has been allocated, it is not possible to deal with errors when access to another channel has started. Also.

別のチャンネルからのアクセスがない時でも、1咳当チ
ヤンネルの動作がすでに正常に終了している場合には、
そのチャンネルにエラーり発生を報告することができな
い。このような間Hに対処するため、従来のストア動作
の突き離しiti’、!御においては、チャンネルとS
CUが切#)離された林にチャンネルからストアされた
データに関してエラーが4・)す出されかつイ6正がで
きない協会には5該当−するデータのアドレスがFSk
 (Fa i 1 ing StorageAddre
sslとしてレジスタに1呆持され、そのエラーが割り
込みとして受は付けられた時点で、このFSAのレジス
タf:読み該当のアドレスを切9離して、これに関係の
ない部分の処理が続行されるように構成される。
Even when there is no access from another channel, if the operation of the first channel has already ended normally,
Unable to report error occurrence to that channel. In order to deal with such an interval, the conventional store operation is separated from it',! In the control, the channel and S
If an error occurs regarding data stored from a channel in a remote channel when the CU is disconnected, the address of the data is FSK.
(Fa i 1 ing Storage Addre
ssl is held in the register, and when the error is accepted as an interrupt, read register f of this FSA and disconnect the corresponding address and continue processing unrelated parts. It is configured as follows.

しかし、前記の突き離し匍(御においては、i’8Aが
読み出される前に同様のエラー、例えは、命令処理ユニ
ット(IPU)からストアされたプ゛−夕に関するエラ
ーが発生した場合に、F8Ai保持するレジスタに書込
まれていたアドレスが破壊されるためにとのFSAであ
ったかわからなくなる。従って、このよりな場合にどの
アト−レスでエラーが発生したかわからなくなるため、
全ての動作を中断せざる′fc得なくなシ、その結果と
してシステムのCPU自体がチェック・ストップ状態と
なるという間哩がある。このような事態は、特にオンラ
インシステムにおいて重大な問題となる。
However, in the foregoing control, if a similar error occurs before i'8A is read, for example, an error related to the data stored from the instruction processing unit (IPU), F8Ai Because the address written in the holding register is destroyed, it becomes impossible to know whether it was an FSA or not.Therefore, in this case, it is impossible to know which address caused the error.
There is a time when all operations are unavoidable, and as a result, the CPU of the system itself enters a check-stop state. This situation poses a serious problem, especially in online systems.

(3)発明の目的 本発明の目的は、前記の従来形の問題点にかんがみ、ス
トア動作の突き離し制御において、FSAのスタックを
設けることによ、91”8Aの処理以前に発生したすべ
てのエラーに関するFSAi保持するようにして、FS
Aの処理時にF8Aスタックのすべての内容に対する処
理を行うことができるようにしたエラー処理方式を提供
することにある8(4)発明の構成 本発明においては、主ストレージ・ユニット、バッファ
・ストレージ・ユニット、ストレージおよびチャンネル
制?1叩ユニット、複数のチャンネルを備えた記憶装置
におけるストア動作の突きp4n’ L制御において、
チャンネルの1′)からのデータ金主ストレージ・ユニ
ットにストアするIgj≦vcg当のチャンネルとスト
レー7;’ iiJ、’ひブーヤンネル1iiij +
dllユニットが切シ肉1tされ之後に該当チャンネル
がストアしたデータに四゛するエラーが検出されたとき
にエラーが検出されたテ゛−夕にk[応するアドレス全
保持しておくための1・’SAスタック(Il−設け、
それにより、エラー処理が行われるまでに生した−4−
べてのエラーに対応するう′−夕のアドレスをすべて、
1!FSAスタツクに保持するようにしたことを4″l
「徴とする、ストア動作の突き無しFHII薗における
エラー処理方式が提供される1、 (5)発明の実施例 本発明の一実施例としてのストア動作の突き離し制御に
おけるエラー処理方式ケ以−トに説明する。
(3) Object of the Invention In view of the above-mentioned problems of the conventional method, an object of the present invention is to provide a stack of FSAs in the push-off control of the store operation, thereby eliminating all the problems that occur before the processing of 91"8A. Keep FSAi about errors and FS
8(4) Structure of the Invention It is an object of the present invention to provide an error handling method that enables processing of all contents of the F8A stack when processing A. Unit, storage and channel system? In the p4n'L control of store operation in a storage device with one hit unit and multiple channels,
Igj≦vcg to store data from channel 1') in the storage unit of the corresponding channel and store 7;
When an error is detected in the data stored by the corresponding channel after the dll unit has been cut, the date on which the error was detected is set to k [1 to keep all the corresponding addresses]. 'SA stack (Il-provided,
As a result, -4-
All addresses corresponding to all errors,
1! 4″l to be kept in the FSA stack
1. (5) Embodiment of the Invention The following is an error handling method in push-off control of a store operation as an embodiment of the present invention. I will explain it to you.

本発明によるエラー処理方式は、Ail記の従来形の場
合と同様に第1図に示ぢれるようなシステムにおいて適
用され得る。第2図には、本発明によるエラー処理方式
におけるIi’SAスタックの−(1″l成例が示され
る。第2図においては、バッファ・ストレーツ・ユニッ
)BSK書込まれるデータは。
The error handling scheme according to the present invention can be applied in a system such as that shown in FIG. 1 as well as in the conventional case of Ail. FIG. 2 shows an example of the Ii'SA stack in the error handling scheme according to the present invention. In FIG. 2, the data to be written is BSK.

入力1ullレジスタBS・IN−REGを介してBS
に書込まれ、BSからのjiyt’、み出しデータは、
出力側レジスタBS・0UT−1(EG’i介して読み
出される。13 Sへの甫込みおよび読み出しのアドレ
スは。
BS via input 1ull register BS・IN-REG
jiyt', the overflow data from the BS is written in
Output side register BS・0UT-1 (read through EG'i. 13 Address for loading into and reading from S is:

アドレスレジスタADI(・BE(]により指定されて
おシ、BSへの書込みおよび読出し動作中にエラーが発
生した場合には、エラーが生じた時のアドレスレジスタ
A D H,・11.E ()の内容がFSAスタック
(F 8 A−8T K ) K 読込f i”I−テ
保持芒しル。I!’SAスタックに保持され1とアドレ
スに対するエラー処理が行われるi′liJに新たなエ
ラーが生じた」h合には、F8Aスタックの次の領域に
新たに発生したエラーに対するアドレスが読込まれる。
Address register ADI (specified by BE()). If an error occurs during write or read operations to BS, address register ADI (specified by BE()) The contents of are stored in the FSA stack (F8A-8TK) K read f i''I-te is held. If an error has occurred, the address for the newly generated error is read into the next area of the F8A stack.

従って、 FSAの処理が行われる711Jに発生した
エラーに41応するア)パレスがすべてI・’8Aスタ
ックに保持され、F”SAの処理を行う際Vこは11′
SAスタツクの同容をすべて読み出しそれ−i:′:t
Lに対する処理が行われる。
Therefore, all a) pares corresponding to the error that occurred in 711J where FSA processing is performed are held in the I.'8A stack, and when processing F"SA, V is 11'.
Read all the same contents of SA stack -i:':t
Processing for L is performed.

従って、木市明しこよるエラー処理方式においては、ス
トア動作の欠き@1tL制御において発生したエラーに
対して:T′1全な修復がGJ′能となり、システムの
動作ff:継続して実行することかでさる。
Therefore, in Akishiko Kiichi's error handling method, for an error that occurs in the lack of store operation @1tL control: T'1 complete repair becomes possible, and system operation ff: continues execution. The monkey is the one who does it.

(6)発明の効W 本発明によれば、ストア動作の笑きけし割4;Illに
おいて、チャンネルとチャンネル山II (、′til
 、zニラ1゛カ切離された拶に発生したエラー金′ブ
j−っPにfr& 1’<”−jることかできるエラー
処理装置が111!し13″c8すし得イ)−
(6) Effect of the invention W According to the present invention, the channel and the channel peak II (,'til
, an error handling device that can handle the error that occurred when the leek 1 was disconnected is 111! and 13''c8).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ストアjtiり作の突き離しjtilJイ1
f41 :/J・イiわれる記1iV基1コtの一般的
な構成ff:かす図。 第2図は、本発明によるストア動作の突p; Niシ制
御におけるエラー処理方式を示す図でンろよ・7、特許
出願人 冨士通株式会社 特許出願代理人 弁理士青不  明 弁理士西舘4[1之 弁理士内田幸男 ブF理士山1゛」 昭之
Figure 1 is the push-off jtilJI1 created by StoreJTI.
f41: General configuration of /J・Iiwareruki1iV group 1cotff: Drag diagram. FIG. 2 is a diagram showing the error handling method in the control of the store operation according to the present invention. Patent applicant Fujitsu Co., Ltd. Patent application agent Patent attorney Akira Aoumi Patent attorney Nishidate 4 [1.Patent Attorney Yukio Uchida BUF Attorney Yama 1゛” Akiyuki

Claims (1)

【特許請求の範囲】 主ストレージ・ユニット、バッファ・ストレージ・ユニ
ット、ストレージおよびチャンネル制御ユニット、複数
のチャンネルを備えた記憶装置におけるストア動作の突
き離し制御において、該チ、ヤンネルの1つからのデー
タを該主ストレージ・ユニットにストアする際に該当の
チャンネルと該ストレージおよびチャンネル制御ユニッ
トが切シ離された後に該当チャンネルがストアしたデー
タに関するエラーが検出されたときに該エラ〜が検出さ
れたデータに対応するアドレスを保持するようにしたF
8Aスタックを設け、それによシ、エラー処理が行われ
るまでに生じたすべてのエラーに対応するデータのアド
レスをすべて該F8にスタックに保持するようにしたこ
とを特徴とする。 ストア動作の突き離し制御におけるエラー処理方式−
Claims: A main storage unit, a buffer storage unit, a storage and channel control unit, a storage device with a plurality of channels, in which data from one of the channels is controlled. data in which the error was detected when an error related to the data stored by the channel was detected after the channel, the storage, and the channel control unit were separated when storing the channel to the main storage unit. F to hold the address corresponding to
The present invention is characterized in that an 8A stack is provided, and all addresses of data corresponding to all errors that occur until error handling is performed are held in the stack in F8. Error handling method in push-off control of store operation
JP57164004A 1982-09-22 1982-09-22 Error processing system in pushing-off control of store operation Granted JPS5953946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57164004A JPS5953946A (en) 1982-09-22 1982-09-22 Error processing system in pushing-off control of store operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57164004A JPS5953946A (en) 1982-09-22 1982-09-22 Error processing system in pushing-off control of store operation

Publications (2)

Publication Number Publication Date
JPS5953946A true JPS5953946A (en) 1984-03-28
JPS6252333B2 JPS6252333B2 (en) 1987-11-05

Family

ID=15784926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57164004A Granted JPS5953946A (en) 1982-09-22 1982-09-22 Error processing system in pushing-off control of store operation

Country Status (1)

Country Link
JP (1) JPS5953946A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547122U (en) * 1991-11-07 1993-06-22 精藏 野田 Partition

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295038A (en) * 1988-05-20 1989-11-28 Showa Mfg Co Ltd Spring constant varying type buffer device
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547122U (en) * 1991-11-07 1993-06-22 精藏 野田 Partition

Also Published As

Publication number Publication date
JPS6252333B2 (en) 1987-11-05

Similar Documents

Publication Publication Date Title
JPS5953946A (en) Error processing system in pushing-off control of store operation
JPH10133918A (en) Computer system
JPS60120450A (en) Controlling system of buffer memory
JPS5873099A (en) Data processor
JP2671160B2 (en) Exception handling method
JPS58101360A (en) Data processor
JPS58214930A (en) Data processor
JPH0376502B2 (en)
JPH01150939A (en) Information processor
JPH01300352A (en) Dump area instruction control system
JPS59144955A (en) Information processor
JPS58205998A (en) Access exception processing system
JPS60181859A (en) Control system of collected channel
JPS62194558A (en) Write control system of journal record
JPH02183342A (en) Interruption controller
JPS6121539A (en) Generation management system of data file
JPS61250749A (en) Main memory access control system
JPS5994148A (en) Hardware stack memory circuit
JPS62298836A (en) Ram for program storage
JPS61147337A (en) Microprogram control system
JPS63153650A (en) Memory dump system
JPS59108159A (en) Controlling device of magnetic disc
JPS6191742A (en) Swap area control system
JPH03139735A (en) Fault processing system for information processor
JPH02138631A (en) Information saving/restoring system