JPS5953730B2 - 接点読み取り回路 - Google Patents

Description

【発明の詳細な説明】 プロセス制御用計算機においては、プラントの多種多様
かつ多くの接点の開閉状態を読み込む必要がある。

この場合、次の（１）〜（３）のような要求がある。

（１）入力接点の種類一例えば小形パワーリレー、リー
ドリレー、水銀接点リレー等のリレーの種類及び同一の
小形リレーでも接点の構造と材質が異なる等に依らず高
信頼度に読み込みたい。（２）更に標準化の観点より、
入力接点の種類に依らず同一の接点読み取り回路を実現
したい。（３）接点読み取り回路は、入力接点数と同数
必要である。従つて、その消費電力は莫大となる。この
為、低消費電力化する必要が高い。本発明は上記（１）
、（２）、（３）項を実現する接点読み取り回路に関す
る。

第１図は、接点の開閉状態を読み込む、従来の接点読み
取り回路の全体構成を示し、１はリレーの接点回路、２
は接点読み取り回路である。

接点読み取り回路の基本的な機能として次の３つが必要
である。即ち、（ａ）入力接点に対し、接触の安定性の
観点より（１）或る値以上の電圧を印加する必要がある
。

特にドライ接点の場合、接点に発生する酸化皮膜により
接触不良となる場合があり、この酸化皮膜を破壊できる
電圧を印加する必要がある。経験的には接点材質が「金
」のものは２４Ｖ以上、銀のものは４８Ｖ以上必要と考
える。しかし、リードリレーや水銀リレーは特に大きな
電圧を印加する必要がない。（２）或る値以上の電流を
流す必要がある。

接点表面にアーク電流を流し、接点表面をスクーリング
することにより、接点の安定接触が保たれる。小形パワ
ーリレーの場合、経験的に数ＭＡ〜数１０ｍＡ流す必要
がある。（ｂ）フイルタリング作用が必要である。

入力接点と接点読み取り回路は、長距離になるため、そ
の間の誘導雑音を吸収する機能が必要である。（ｃ）レ
ベル変換機能が必要である。接点への供給電圧は（ａ）
で述べた様に２４，４８と高いが、論理回路のレベルは
、一般に５Ｖが多い。このため電圧レベルの変換機能が
必要である。第１図においては、３が前述の（ａ）に相
当し、４が（ｂ）、５が（ｃ）に相当する。

但し、５は入力信号線が他の信号線と混線しても内部回
路を保護するための保護ダイオードが取り付けてある。
尚、６は計算機のデータラインにオンバスさせるための
出力部分で゛ある。

第１図の具体的動作を説明する。

人力接点１２がオンの時、比較器５−１の入力電圧は略
々０Ｖとなるため、比較用基準電圧５−４より低くなり
、その出力はオフとなつて、図示しない計算機にはゲー
ト６−］を介して出力端子６−３より“゜０”が取り込
まれる。この場合入力接点１−２には端子３−２に印加
される電圧を抵抗器３−１の抵抗値で除した電流が流れ
る。従つて前述の（ａ）より抵抗器３−１は小さな抵抗
値としなければならない。次に入力接点１−２がオフの
時、比較器５−１の入力電圧は端子３−２に印加される
電圧が端子５−５に印加される電源電圧より低ければほ
ぼ端子３−２の電圧となり、この電圧は端子５−４に印
加され比較用基準電圧より高くしているので比較器５−
１の出力はオンとなつて、最終的に計算機は出力端子６
−３より“゜１゛信号を取り込む。

第２図は前述の（ａ）の経験的なグラフである。即ち、
リードリレー、金接点パワーリレーは２４Ｖ以上、一般
パワーリレーは４８Ｖ以上であれば接点の読み込み信頼
性が高いことを示している。従つて、第１図において、
端子３−２に印加される電圧は２４Ｖ，４８が必要であ
る。

しかし、消費電力の観点からはできるだけ低い電圧が良
いため、入力接点の種類毎に使い分けるのが一般的であ
る。端子３−２に印加される電圧が４８の時比較器５−
］の入力電圧は、もしダイオード５−３がなければほぼ
４８Ｖとなる。このため、端子５５に印加される電源電
圧は４８Ｖであれば望ましいといえる。しかし、市販の
比較器を見ると、電源電圧が４８Ｖのものは殆んどなく
、２４Ｖ以下のものが圧倒的である。このため、端子５
−５に印加される電圧は２４Ｖが一般的に最良である。
入力接点に４８を供給し、比較器電圧が２４の場合、比
較入力電圧〉比較電源電圧となりこの場合、比較器自身
が破損してしまう。

このため第１図の様に、ダイオード５−３で入力電圧を
クランプする方法もある。この方法では、抵抗器４−１
で電圧降下するので接点供給電圧が４８Ｖより下がつて
しまう。別の方法として、分圧抵抗で比較器入力を下げ
る第３図の方法も従来用いられていた。この方法も接点
印加電圧を下げる欠点は第１図と同じである。更に、第
３図では端子５−４に印加される比較用基準電圧は、接
点オフ時の比較器入力電圧が、端子３−２に印加される
電圧が４８と２４Ｖで異なるため、４８Ｖと２４Ｖでは
別の電圧に設定するのが望ましく、この理由で、４８Ｖ
と２４では端子５−４を含めて別の回路としなければな
らない。第４図は、入力接点に流す電流と接触安定性に
ついて示したものである。

第４Ａ図は電流が少ないと接触不良の可能性があり、又
、電流を流しすぎると熔着現象で接点の安定性が保たれ
ないことを示している。安定動作するためには経験的に
数ＭＡ〜数＋ＭＡが必要である。ここで問題になるのは
消費電力である。

今接点印加電圧を４８Ｖ、電流を１０ｍＡとすると消費
電力は４８０ｍＷとなる。接点数が１０００個あれば実
に４８０Ｗ（７）電力を消費することになる。低消費電
力化を図るために、入力接点のクリーニング作用は入力
接点がオフ→オンの瞬時のみ行なう様にすれば、格段に
消費電力が低下する。瞬間電流の値を大きくしてやれば
、経験的に接触の安定性は保たれる。第４Ｂ図はこれら
の波形を示したものである。

本発明の目的は上述した欠点を解決する新たな接点読み
取り回路を提供するにある。第５Ａ図は本発明の一実施
例回路図、第５Ｂ図はその動作彼形図で゛ある。第５Ａ
図において、保護ダイオード５−３をフイルタ回路の抵
抗４−１に直列接続し、かつ、別抵抗器４−４によりフ
イルタコンデンサ４−２の充電を行なう様にした点に特
徴がある。

即ち、（１）接点印加電圧が４８Ｖの時、ダイオード５
−３が逆バイアスのため、コンパレータ５−１に４８が
印加されず、接点１−２の印加電圧が４８Ｖより低くな
らない。（ｌ）（１）の理由で抵抗器４−１の抵抗値を
小さくできる。

このため、入力接点１−２がオフ→オンの瞬間コンデン
サ４−２に充電され電圧が抵抗器４−１およびダイオー
ド５−３を介して入力接点１−２に流れ、この値は前述
の如く抵抗器４−１を小さくできるので、大きなラツシ
ユ電流を流し得る。これにより、抵抗器３−２は大きな
値で良く、即ち、電流を殆んど流さなくて良く、低消費
電力化が可能となる。端子３−２に印加される電圧は４
８Ｖでも、２４Ｖでも入力接点１−２のオン−オフ時の
比較器５−１の入力電圧は全く同一である。

従つて、端子５−４に印加される基準電圧も同一ですむ
。従つて、同一回路で２４Ｖでも４８Ｖでも受信できる
。本発明は前述した従来技術の欠点をなくし、即ち、（
ａ）入力接点の種類に依らず高信頼度読み込みが可能で
ある。

（ｂ）全く同一の回路で（ａ）を実現できる。

（ｃ）低消費電力化が可能である。が可能であり、その
効果は非常に大きい。

また、前項（ｂ）が可能であることから、製作数が多く
なるので、高集積化回路を実現した場合のコストメリツ
トが大きい。

第５Ｂ図は第５Ａ図の動作波形を示したものである。

図中Ｖ１が入力点波形、Ｖ２が、比較器５−１の入力電
圧である。２が高レベル→低レベルに変る時の時定数は
抵抗器４−１とコンデンサ４−２の積である。

しかし、突入電流を流す為抵抗器４−１の抵抗値は低く
する必要があり、そのため、小さな時定数である。一方
、Ｖ２が低レベル→高レベルになる時は抵抗４−４とコ
ンデンサ４２の積で表わされる時定数となる。抵抗４−
４には入力接点オン時、電流が流れるから、低電力化す
るため、大きな抵抗値にする必要があり、低レベル→高
レベルの時定数が長くなる。即ち、入力変化に対する出
力の応答が高レベル→低レベルの時と低レベル→高レベ
ルの時とで異なることを意味する。

このことは対ノイズ特性においても耐ノイズ強度が異な
ることを意味する。従つて、これらの特性は最良の接点
読み取り回路とはいえない。第６図は、これらの欠点を
なくした本発明の別の実施例回路図を示す。即ち、トラ
ンジスタ４−７を設け、このトランジスタを入力信号が
低レベル→高レベル時のみオンさせる様に、コンデンサ
４−８と抵抗４−５で入力とトランジスタ４−７の間に
挿入したものである。

この様にすると第６Ｂ図で示した様にコンデンサ４−２
へは入力が低レベル→高レベルの時のみ電流を流し、抵
抗４−４を抵抗４−１と同一値としておけば、入力の低
レベル→高レベルと高レベル→低レベル時の時定数が同
一となり、第５Ａ図をに改良することができる。

【図面の簡単な説明】

第１図は、接点読み取り回路の従来の実施例、第２図は
本発明の必要理由を述べるための、接点センサ電圧と接
点信頼性の経験的関係図、第３図は従来の別の実施例、
第４Ａ図は本発明の必要理由を述べるための接点印加電
流と接点信頼性の経験的関係図、第４Ｂ図は第４Ａ図に
関係する接点の開閉状態と接点電流の波形図、第５Ａ図
は本発明の一実施例回路図、第５Ｂ図は第５Ａ図の動作
波形、第６Ａ図は第５Ａ図を改良した本発明の別の実施
例回路図、第６Ｂ図は第６Ａ図の動作説明図である。 ３−１，４−４・・・・・・抵抗器、５−１・・・・・
・比較器、５−３・・・・・・ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 常時、入力接点の一方の端子に、開閉状態検出用電
   圧を印加し、入力端子の両端の電圧を抵抗およびコンデ
   ンサからなるフィルタ回路を介してレベル判定用の比較
   器に入力し、この入力電圧と比較用の基準電圧との大・
   小関係を判定することにより入力接点の開閉状態を読み
   取るようにした接点読み取り回路において、フィルタ用
   抵抗に直列に、且つ入力接点が閉状態になつた時にフィ
   ルタ用コンデンサの充電電圧を該入力接点を介して放電
   する極性にダイオードを接続し、更に比較器用電源電圧
   を充電用抵抗器を介してフィルタ用コンデンサに印加す
   る構成にし、該開閉状態検出用電圧は該比較器用電源電
   圧より高く設定してあることを特徴とする接点読み取り
   回路。 ２ 特許請求の範囲第１項記載の充電用抵抗器は、入力
   接点が開→閉の変化時のみ導通するトランジスタを介し
   て比較器用電源電圧をフィルタ用コンデンサに印加する
   構成の接点読み取り回路。