JPS595332A - 磁気デイスク・サブシステムにおける割込優先方式 - Google Patents
磁気デイスク・サブシステムにおける割込優先方式Info
- Publication number
- JPS595332A JPS595332A JP11442282A JP11442282A JPS595332A JP S595332 A JPS595332 A JP S595332A JP 11442282 A JP11442282 A JP 11442282A JP 11442282 A JP11442282 A JP 11442282A JP S595332 A JPS595332 A JP S595332A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- logic
- interrupt
- disconnect
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、磁気ディスク・サブシステムにおいて、シー
ク、セット・セクタの割込処理に関し、ホストから入出
力要求が高頻度に発行されているようなシステム環境に
あっても、これらのディスコネクト・コマンド・チェイ
ンの割込が遅れることのないようにする磁気ディスク・
サブシステムの割込優先方式に関する。
ク、セット・セクタの割込処理に関し、ホストから入出
力要求が高頻度に発行されているようなシステム環境に
あっても、これらのディスコネクト・コマンド・チェイ
ンの割込が遅れることのないようにする磁気ディスク・
サブシステムの割込優先方式に関する。
第1図は一般的な磁気ディスク・サブシステムの概要を
示す図、第2図は第1図の磁気ディスクOサブシステム
を簡略化して示した図、第3図は制御装置の機能をブロ
ックで示す図である。図において11はホストCPU2
.2−1と2−2はチャネル、3.3−1と3−2は制
御装置、4−0ないし4− %はドライブ、5はアイド
ル・ルーチア、6は実行ルーチン、7は後処理ルーチン
を示す。
示す図、第2図は第1図の磁気ディスクOサブシステム
を簡略化して示した図、第3図は制御装置の機能をブロ
ックで示す図である。図において11はホストCPU2
.2−1と2−2はチャネル、3.3−1と3−2は制
御装置、4−0ないし4− %はドライブ、5はアイド
ル・ルーチア、6は実行ルーチン、7は後処理ルーチン
を示す。
一般的な磁気ディスク・サブシステムは、第1図に示す
ように通常1つのチャネル2−1には複数の制御装置3
−1.3−2が接続され、1つの制御装置3−IKは複
数のドライブ4=0.4−1、・・・・曲・ 4−%が
接続されている。したがって1つのドライブ4−0がシ
ークとかセクト・セクタ等の機械動作中罠他のドライブ
4−1.・・・・・曲4−外のホストCPU1とを論理
的に接続し1両者の間でデータ転送を行うことができる
。このような機能は、ディスコネクト・コマンド・チェ
インによる多重動作又は多重リクエスト機能とよばれる
技術である。本発明で解決しようとする問題は、このデ
ィスコネクト・コマンドのチェインの割込とホストから
の新たな入出力要求の受付は優先順位の取り扱いの問題
である。
ように通常1つのチャネル2−1には複数の制御装置3
−1.3−2が接続され、1つの制御装置3−IKは複
数のドライブ4=0.4−1、・・・・曲・ 4−%が
接続されている。したがって1つのドライブ4−0がシ
ークとかセクト・セクタ等の機械動作中罠他のドライブ
4−1.・・・・・曲4−外のホストCPU1とを論理
的に接続し1両者の間でデータ転送を行うことができる
。このような機能は、ディスコネクト・コマンド・チェ
インによる多重動作又は多重リクエスト機能とよばれる
技術である。本発明で解決しようとする問題は、このデ
ィスコネクト・コマンドのチェインの割込とホストから
の新たな入出力要求の受付は優先順位の取り扱いの問題
である。
従来、第2図に示すチャネル2において、ホスト1から
の入出力要求の起動と制御装置3からの割込処理要求と
が全く同時に到着した場合には。
の入出力要求の起動と制御装置3からの割込処理要求と
が全く同時に到着した場合には。
一方の処理が先行した場合、後から到着し友方はビジー
で応答さ扛るか、待たされる。
で応答さ扛るか、待たされる。
−力制御装置2は、1イクロプログラム制御のものであ
シ、複数のドライブ4−0.4−1を多重動作させるた
めに、そのマイクロプログラムは第3図に示すよりな構
成を有している。アイドル壷ルーチン5では、■ホスト
からの起動待(新たな入出力要求の発行)と、■ドライ
ブからの割込の検出並びに検出した割込のチャネルへの
通知及びチャネルからの応答待のための処理を行う。ホ
ストからの起動又は割込に対する応答を検出すると実行
ルーチン6に入り、コマンド実行のための処理を行う。
シ、複数のドライブ4−0.4−1を多重動作させるた
めに、そのマイクロプログラムは第3図に示すよりな構
成を有している。アイドル壷ルーチン5では、■ホスト
からの起動待(新たな入出力要求の発行)と、■ドライ
ブからの割込の検出並びに検出した割込のチャネルへの
通知及びチャネルからの応答待のための処理を行う。ホ
ストからの起動又は割込に対する応答を検出すると実行
ルーチン6に入り、コマンド実行のための処理を行う。
実行ルーチン6の最後では、入出力処理の完了割込がホ
ストへ報告される。後処理ルーチン7では、今まで処理
してきたドライブに関し1割込のリセット、統計情報の
更新などといり友環境退避を行い、再びアイドル・ルー
チン5に戻る。特に最近の制御装置では、接続するドラ
イブ数が増え次ことや、複数のチャネルからの接続を可
能にする友めの機構などによシ、後処理ルーチン7に要
する時間は父ないし70μIKもなっている。実行ルー
チン6と後処理ルーチン70間は制御装置、ア!ブタ及
びドライブの関係は1対lの関係にあり専有されている
状態にるる。ところがホストでは、1つの入出力処理の
終了報告(実行ルーチン6の出口付近)があると、O8
の人出カスケジュールに従りて次の入出力要求が発行さ
れる。ここで、後処理ルーチン7に要する時間よシもホ
ストからの入出力要求の発行の方が早くなった場合には
、アイドル・ルーチン5に戻りてもすでにホストからの
起動が到着しているために。
ストへ報告される。後処理ルーチン7では、今まで処理
してきたドライブに関し1割込のリセット、統計情報の
更新などといり友環境退避を行い、再びアイドル・ルー
チン5に戻る。特に最近の制御装置では、接続するドラ
イブ数が増え次ことや、複数のチャネルからの接続を可
能にする友めの機構などによシ、後処理ルーチン7に要
する時間は父ないし70μIKもなっている。実行ルー
チン6と後処理ルーチン70間は制御装置、ア!ブタ及
びドライブの関係は1対lの関係にあり専有されている
状態にるる。ところがホストでは、1つの入出力処理の
終了報告(実行ルーチン6の出口付近)があると、O8
の人出カスケジュールに従りて次の入出力要求が発行さ
れる。ここで、後処理ルーチン7に要する時間よシもホ
ストからの入出力要求の発行の方が早くなった場合には
、アイドル・ルーチン5に戻りてもすでにホストからの
起動が到着しているために。
ディスコネクト−コマンド・チェインの割込の検出を行
う余裕が与えられなくなってしまう。ま几仮に割込を検
出しても、すでにホストの起動を行っているチャネルは
1割込処理要求な待次せることになる。このような状態
が発生すると、特定ドライブに対するホストからの要求
のみが処理−JLこれが続く限ルディスコネクト・コマ
ンド・チェインの割込が処理されなくなりてしまり0即
ちホス)CPUの性能が向上し、制御装置の処理速度(
後処理ルーチン7に要する時間)とのバランスがくずれ
ると、ディスコネクト・コ1ンド・チェインの割込が検
出されるところのアイドル・ルーチン5がなくなり、実
行ルーチン6と後処理ルーチン7との間でホストからの
要求のみが処理されることになる。したがうて、このよ
うな状態が続いている限りディスコネクト1フオント噂
チエインの割込を検出する機会が全く与えられない0〔
発明の目的〕 本発明は、上記の問題に鑑み、後処理に要する時間より
もホストからの入出力要求の発行が早くなっ九場合にも
、ホストからの起動よりもディスコネクト・コマンド・
チェインの割込処理を優先させることができる割込優先
処理方式を提供することを目的とするものである。
う余裕が与えられなくなってしまう。ま几仮に割込を検
出しても、すでにホストの起動を行っているチャネルは
1割込処理要求な待次せることになる。このような状態
が発生すると、特定ドライブに対するホストからの要求
のみが処理−JLこれが続く限ルディスコネクト・コマ
ンド・チェインの割込が処理されなくなりてしまり0即
ちホス)CPUの性能が向上し、制御装置の処理速度(
後処理ルーチン7に要する時間)とのバランスがくずれ
ると、ディスコネクト・コ1ンド・チェインの割込が検
出されるところのアイドル・ルーチン5がなくなり、実
行ルーチン6と後処理ルーチン7との間でホストからの
要求のみが処理されることになる。したがうて、このよ
うな状態が続いている限りディスコネクト1フオント噂
チエインの割込を検出する機会が全く与えられない0〔
発明の目的〕 本発明は、上記の問題に鑑み、後処理に要する時間より
もホストからの入出力要求の発行が早くなっ九場合にも
、ホストからの起動よりもディスコネクト・コマンド・
チェインの割込処理を優先させることができる割込優先
処理方式を提供することを目的とするものである。
そのために本発明の磁気ディスク・サブシステ・ムにお
ける割込優先方式は、ホスト計算機と、該ホスト計算機
に接続される複数個のチャネルと。
ける割込優先方式は、ホスト計算機と、該ホスト計算機
に接続される複数個のチャネルと。
該チャネルに接続される複数個の制御装置と、該制御装
置に接続される複数個、のドライバとを備え。
置に接続される複数個、のドライバとを備え。
多重動作を行う磁気ディスク・サブシステムにおいて、
上記制御装置は、ドライバがディスコネクト・コマンド
を実行中であることを記憶するアイスコネクト・コマン
ド実行記憶手段と、1つの入出力処理の完了報告の直後
に上記ディスコネクト・コマンド実行記憶手段がディス
コネクト・コマンドを実行中であることを示す場合には
予約割込信号を生成する予約割込信号生成手段とを備え
。
上記制御装置は、ドライバがディスコネクト・コマンド
を実行中であることを記憶するアイスコネクト・コマン
ド実行記憶手段と、1つの入出力処理の完了報告の直後
に上記ディスコネクト・コマンド実行記憶手段がディス
コネクト・コマンドを実行中であることを示す場合には
予約割込信号を生成する予約割込信号生成手段とを備え
。
且つ予約割込信号をディスコネクト・コマンドを送出し
たチャネルに送るように構成されたことを特徴とするも
のでおる。
たチャネルに送るように構成されたことを特徴とするも
のでおる。
以下1本発明を図面を参照しつつ説明する。
第4図は本発明の1実施例を示す回路図でおるO第4図
において、8はアイドル・ループ・カウンタ、9−0な
いし9− t%、 10と11はラッチ回路。
において、8はアイドル・ループ・カウンタ、9−0な
いし9− t%、 10と11はラッチ回路。
12.13と17はオア・ゲート、14ないし16はア
ンド・ゲートを示す。第4図において、アイドル・ルー
プ・カウンタ8のカウント・スタート端子にはアイドル
入口信号が供給され、リセット端子には実行入口信号が
供給され、カウンタ拳オーバー970一端子はラッチ回
路lOのリセット端子に接続される。アイドル・ループ
・カウンタ8は、予めオーバー・フローするカウント値
が設定されるもので、アイドル入口信号が論理「1」に
なると。
ンド・ゲートを示す。第4図において、アイドル・ルー
プ・カウンタ8のカウント・スタート端子にはアイドル
入口信号が供給され、リセット端子には実行入口信号が
供給され、カウンタ拳オーバー970一端子はラッチ回
路lOのリセット端子に接続される。アイドル・ループ
・カウンタ8は、予めオーバー・フローするカウント値
が設定されるもので、アイドル入口信号が論理「1」に
なると。
アイドル・ループ・カウンタ8の内容が「+1」され、
カウント値が設定されm値に達するとカラン)−オーバ
ー・フロ一端子の論理「0」の出力を論理「1」にする
ものである。また、実行ルーチンの入口でアイドルやル
ープ争カウンタ8はリセットされる。ラッチ9−0ない
し9−%は、各ドライブOないし外に対応し、夫々のセ
ット端子にディスコネクト・コマンド・チェインの開始
指示をするディスコネクト開始信号が供給され、夫夫の
リセット端子にディスコネクト終了信号が供給され、夫
々の出力端子がオア・グー) 120入力端子に接続さ
れる。オア・グー) 12の出力端子はアンドΦゲート
14の一方の入力端子に接続される0アンド・ゲート1
4の他方の入力端子には実行出口信号が供給され、アン
ド・グー) 14の出力端子はラッチ回路10のセット
端子に接続される。ラッチ回路10の出力(予約割込)
はオア・ゲート13の一方の入力端子に接続される。オ
ア・ゲート13の他方の入力端子はア/ドφグー) 1
5の出力端子に接続さn、オア・グー) 13の出力端
子はアンド・ゲート16の第1の入力端子に接続さnる
とともにオア・グー) 13の出力は割込信号(RQj
) として送出される。オア・ゲート17の各入力端子
にはドライブ割込Oないし外信号が供給さn、出力端子
はアンド・ゲート15の入力端子とアンド・グー) 1
6の第2の入力端子に接続される。アンドeゲート16
の第3の入力端子にはチャネル起動信号が供給され、ア
ンド・グー) 16の出力はチャネル起動受付信号とし
て送出される。
カウント値が設定されm値に達するとカラン)−オーバ
ー・フロ一端子の論理「0」の出力を論理「1」にする
ものである。また、実行ルーチンの入口でアイドルやル
ープ争カウンタ8はリセットされる。ラッチ9−0ない
し9−%は、各ドライブOないし外に対応し、夫々のセ
ット端子にディスコネクト・コマンド・チェインの開始
指示をするディスコネクト開始信号が供給され、夫夫の
リセット端子にディスコネクト終了信号が供給され、夫
々の出力端子がオア・グー) 120入力端子に接続さ
れる。オア・グー) 12の出力端子はアンドΦゲート
14の一方の入力端子に接続される0アンド・ゲート1
4の他方の入力端子には実行出口信号が供給され、アン
ド・グー) 14の出力端子はラッチ回路10のセット
端子に接続される。ラッチ回路10の出力(予約割込)
はオア・ゲート13の一方の入力端子に接続される。オ
ア・ゲート13の他方の入力端子はア/ドφグー) 1
5の出力端子に接続さn、オア・グー) 13の出力端
子はアンド・ゲート16の第1の入力端子に接続さnる
とともにオア・グー) 13の出力は割込信号(RQj
) として送出される。オア・ゲート17の各入力端子
にはドライブ割込Oないし外信号が供給さn、出力端子
はアンド・ゲート15の入力端子とアンド・グー) 1
6の第2の入力端子に接続される。アンドeゲート16
の第3の入力端子にはチャネル起動信号が供給され、ア
ンド・グー) 16の出力はチャネル起動受付信号とし
て送出される。
第4図において、ディスコネクト・コマンドQチェイン
の開始指示がある場合には当該ドライブに対応するラッ
チ回路9−0ないし9−外がセットされる。少くともい
ずれか1つのラッチ回路9−〇ないし9−9sがセブ・
トされているときには、そのラッチ回路9−0ないし9
−ISO出力は論理「1」になっておシ、シ几がりてオ
ア争グー) 12の出力も論理「1」になっている。こ
の状態で制御装置が実行ルーチンの出口に至ると、制御
装置はチャネルに対して終了報告をし、チャネルはホス
トに対して入出力処理の完了報告をする。ラッチ回路9
−0ないし9−%のいずれかがセットされている状態の
下で、実行出口信号が論理「1」になると、アンド・グ
ー) 14はアンド条件が成立して論理「1」を出力す
る。アンド・グー) 14が論理「1」を出力するとラ
ッチ回路10がセットされる。セットされたラッチ回路
lOからは論理「1」が出力され、オアゆゲート13を
通してディスコネクト・コマンドを行りているチャネル
に予約割込が発行される0ホストは入出力処理の完了割
込が報告されると、その報告を契機にO8の入出力スケ
ジュールに従って次の入出力要求が発行されも次の入出
力要求が発行されるまでに要する時間はホス)CPUの
性能に依存する。これに対し、制御装置では、第4図か
ら明らかなように実行出口信号が論理「1」になってか
ら論理「1」の予約割込信号を送出するまでに要する時
間はハードウェア構成にのみ依存する。し友がって、チ
ャネルにホストからの起動が到着するよpも早くチャネ
ルに制御装置から予約割込信号を送って、チャネルを一
時的に予約することができる。チャネルは予約割込を受
付けるとホストからの入出力要求に対してビジーを返す
か、或は待たせる。その結果。
の開始指示がある場合には当該ドライブに対応するラッ
チ回路9−0ないし9−外がセットされる。少くともい
ずれか1つのラッチ回路9−〇ないし9−9sがセブ・
トされているときには、そのラッチ回路9−0ないし9
−ISO出力は論理「1」になっておシ、シ几がりてオ
ア争グー) 12の出力も論理「1」になっている。こ
の状態で制御装置が実行ルーチンの出口に至ると、制御
装置はチャネルに対して終了報告をし、チャネルはホス
トに対して入出力処理の完了報告をする。ラッチ回路9
−0ないし9−%のいずれかがセットされている状態の
下で、実行出口信号が論理「1」になると、アンド・グ
ー) 14はアンド条件が成立して論理「1」を出力す
る。アンド・グー) 14が論理「1」を出力するとラ
ッチ回路10がセットされる。セットされたラッチ回路
lOからは論理「1」が出力され、オアゆゲート13を
通してディスコネクト・コマンドを行りているチャネル
に予約割込が発行される0ホストは入出力処理の完了割
込が報告されると、その報告を契機にO8の入出力スケ
ジュールに従って次の入出力要求が発行されも次の入出
力要求が発行されるまでに要する時間はホス)CPUの
性能に依存する。これに対し、制御装置では、第4図か
ら明らかなように実行出口信号が論理「1」になってか
ら論理「1」の予約割込信号を送出するまでに要する時
間はハードウェア構成にのみ依存する。し友がって、チ
ャネルにホストからの起動が到着するよpも早くチャネ
ルに制御装置から予約割込信号を送って、チャネルを一
時的に予約することができる。チャネルは予約割込を受
付けるとホストからの入出力要求に対してビジーを返す
か、或は待たせる。その結果。
制御装置が後処理ルーチンを終らせ、アイドル争ルーチ
ンにもどったときには、ホストからの起動が存在しない
ので、アイドル・ルーチンにとどまってドライブからの
割込を待ち、ドライブからの割込があった場合にはドラ
イブ割込に対する割込処理を実行することができる。制
御装置がアイドル・ルーチンに戻り几ときは、アイドル
・ルーチンの入口でアイドル・ループ争カウンタ8の内
容を初期設定し、アイドルeループ曽カウンタ8の内容
が所定値になってもドライブからの割込が検出されない
ときには、アイドル・ループ身カウンタ8がオーバー・
フローし、ラッチ回路10がリセットされる。ラッチ回
路10がリセットされると。
ンにもどったときには、ホストからの起動が存在しない
ので、アイドル・ルーチンにとどまってドライブからの
割込を待ち、ドライブからの割込があった場合にはドラ
イブ割込に対する割込処理を実行することができる。制
御装置がアイドル・ルーチンに戻り几ときは、アイドル
・ルーチンの入口でアイドル・ループ争カウンタ8の内
容を初期設定し、アイドルeループ曽カウンタ8の内容
が所定値になってもドライブからの割込が検出されない
ときには、アイドル・ループ身カウンタ8がオーバー・
フローし、ラッチ回路10がリセットされる。ラッチ回
路10がリセットされると。
チャネルはホストからの入出力要求に従って次の入出力
処理を実行することができる。チャネルでは1割込信号
RQjが論理「1」になるとこnに応答して制御装置に
チャネル起動信号SLOを通知する。制御装置では、ア
イドル・ループがオーバー・フローするまでにドライブ
割込0ないしn信号のいずれかが論理rlJになれば、
オア拳グー) 17の出力が論理「1」になってアンド
−ゲート16のアンド条件が成立するので、チャネル起
動受付信号OP(を論理「1」にする。しかし、アイド
ルやループがオーバー・フローするまでにドライブ割込
がないとオア・グー) 17の出力は論理「0」のまま
で、ラッチ回路10はリセットされ予約割込は撤回され
る。その後は、通常の割込処理即ちドライブ割込0ない
しn信号によって割込信号RQ<を論理「1」にし、チ
ャネルからの起動を待ちこれに応答してチャネル起動受
付信号OPiを論理「1」にする。
処理を実行することができる。チャネルでは1割込信号
RQjが論理「1」になるとこnに応答して制御装置に
チャネル起動信号SLOを通知する。制御装置では、ア
イドル・ループがオーバー・フローするまでにドライブ
割込0ないしn信号のいずれかが論理rlJになれば、
オア拳グー) 17の出力が論理「1」になってアンド
−ゲート16のアンド条件が成立するので、チャネル起
動受付信号OP(を論理「1」にする。しかし、アイド
ルやループがオーバー・フローするまでにドライブ割込
がないとオア・グー) 17の出力は論理「0」のまま
で、ラッチ回路10はリセットされ予約割込は撤回され
る。その後は、通常の割込処理即ちドライブ割込0ない
しn信号によって割込信号RQ<を論理「1」にし、チ
ャネルからの起動を待ちこれに応答してチャネル起動受
付信号OPiを論理「1」にする。
とのよつに、おるチャネル・ルートで入出力処理を終了
し、アイドル・ルーズに入る時、ディスコネクトΦコi
ンド・チェイン中のドライブがあれば「一定時間」チャ
ネルを予約するが、アイドル−ループ・カウンタ8は、
この一定時間を作や出すものである。通常アイドル・ル
ープは、1周50〜100μm程度のくり返しルーチン
となっていて、′何回ループしたら1どうする″という
制御を行う。従ってアイドル・ループ・カウンタ8はア
イドル・ルーズの入口で初期設定するだけでもよい。
し、アイドル・ルーズに入る時、ディスコネクトΦコi
ンド・チェイン中のドライブがあれば「一定時間」チャ
ネルを予約するが、アイドル−ループ・カウンタ8は、
この一定時間を作や出すものである。通常アイドル・ル
ープは、1周50〜100μm程度のくり返しルーチン
となっていて、′何回ループしたら1どうする″という
制御を行う。従ってアイドル・ループ・カウンタ8はア
イドル・ルーズの入口で初期設定するだけでもよい。
第5図はチャネルと制御装置との間のインタ7エイスな
説明するタイム−チャートである0第5図において−R
Qiはリクエスト・イン、SLOはセレクトΦアウト5
OP4はオペレージ璽ンOイン、ADjはアドレス・イ
ン、CMOはコマンド・アウトを示している。
説明するタイム−チャートである0第5図において−R
Qiはリクエスト・イン、SLOはセレクトΦアウト5
OP4はオペレージ璽ンOイン、ADjはアドレス・イ
ン、CMOはコマンド・アウトを示している。
制御装置は、チャネルのサービスを受けたいときはRQ
(をおげろ。チャネルはRQ<を受取るとSLOをあげ
る。制御装置はSLOを受取るとOPiをめげ、そして
RQjをおとし、AD、をあげ、パス・イン上に自己の
機番をのせる。チャネルはAD<を受取るとCMOをあ
げて応答する。以下、所定のシーケンスに従って入出力
処理が行われる0RQ(は制御装置から送られる割込要
求信号である。
(をおげろ。チャネルはRQ<を受取るとSLOをあげ
る。制御装置はSLOを受取るとOPiをめげ、そして
RQjをおとし、AD、をあげ、パス・イン上に自己の
機番をのせる。チャネルはAD<を受取るとCMOをあ
げて応答する。以下、所定のシーケンスに従って入出力
処理が行われる0RQ(は制御装置から送られる割込要
求信号である。
本発明における予約割込の場合には、壕ずRQ<をめげ
、これに対してSLOが送られてきても直ちにOP(を
あけることはせず、ドライブ割込が送られ1き九ときに
OP(をあげろように構成されて(る0先に述べたよう
に、アイドル令ループeカウンタからオーバーe70−
が出力されたときにはRQイがおとされる。
、これに対してSLOが送られてきても直ちにOP(を
あけることはせず、ドライブ割込が送られ1き九ときに
OP(をあげろように構成されて(る0先に述べたよう
に、アイドル令ループeカウンタからオーバーe70−
が出力されたときにはRQイがおとされる。
以上の説明から明らかなように、本発明によれば、ディ
スコネクト・コマンドが実行中の場合には、1つの入出
力処理の終了報告時点で一時的に予約割込信号を論理「
1」にすることでチャネルとの結合を予約し、これによ
シホストからの起動よシも、ディスコネクト・コiンド
・チェインの割込処理を優先させる事ができる。
スコネクト・コマンドが実行中の場合には、1つの入出
力処理の終了報告時点で一時的に予約割込信号を論理「
1」にすることでチャネルとの結合を予約し、これによ
シホストからの起動よシも、ディスコネクト・コiンド
・チェインの割込処理を優先させる事ができる。
【図面の簡単な説明】
第1図は一般的な磁気ディスク・サブシステムの概要を
示す図、第2図は第1図の磁気ディスク・サブシステム
を簡略化して示した図、第3図は制御装置の機能をブロ
ックで示す図、第4図は本発明の1実施例を示す回路図
、第5図はチャネルと制御装置との間のインタフェイス
を説明するタイム・チャートである。 1・・・ホストCPU、2.2−1と2−2・・・チャ
乞ル、3.3−1と3−2・・・制御装置、4−θなし
4−%・・・ドライブ、5・・・アイドル・ルーチン。 6・・・実行ルーチン%7・・・後処理ルーチン、8・
・・アイドル・ループ・カウンタ、9−Oないし9−欝
、lOと11・・・ラッチ回路%12と13・・・オア
・ゲート、14と15・・・アンド・ゲート。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 (浄淋Y装置ゆ今ヤ和し) (今ヤキル4−%1JtkPf置) (姫制御H置+今ヤ和り (制伺曖!→千ヤ本し) (+ヤネル→1制呻枝置) ′X ダ 図
示す図、第2図は第1図の磁気ディスク・サブシステム
を簡略化して示した図、第3図は制御装置の機能をブロ
ックで示す図、第4図は本発明の1実施例を示す回路図
、第5図はチャネルと制御装置との間のインタフェイス
を説明するタイム・チャートである。 1・・・ホストCPU、2.2−1と2−2・・・チャ
乞ル、3.3−1と3−2・・・制御装置、4−θなし
4−%・・・ドライブ、5・・・アイドル・ルーチン。 6・・・実行ルーチン%7・・・後処理ルーチン、8・
・・アイドル・ループ・カウンタ、9−Oないし9−欝
、lOと11・・・ラッチ回路%12と13・・・オア
・ゲート、14と15・・・アンド・ゲート。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 (浄淋Y装置ゆ今ヤ和し) (今ヤキル4−%1JtkPf置) (姫制御H置+今ヤ和り (制伺曖!→千ヤ本し) (+ヤネル→1制呻枝置) ′X ダ 図
Claims (1)
- 【特許請求の範囲】 ホスト計算機と、該ホスト計算機に接続される複数個の
チャネルと、咳チャネルに接続される複数個の制御装置
と、該制御装置に接続される複数個のドライバとを備え
、多重動作を行う磁気ディスク・サブシステムにおいて
、上記制御装置は。 ドライバがディスコネクト9コiンドを実行中であるこ
とを記憶するディスコネクト・コマンド実行記憶手段と
、1つの入出力処理の完了報告の直後に上記ディスコネ
クト・コマンド実行記憶手段がディスコネクト・コマン
ドを実行中であることを示す場合には予約割込信号を生
成する予約割込信号生成手段とを備え、且つ予約割込信
号をディスコネクト9コiンドを送出したチャネルに送
るように構成され7t+ことを特徴とする磁気ディスク
・サブシステムにおける割込優先方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11442282A JPS595332A (ja) | 1982-06-30 | 1982-06-30 | 磁気デイスク・サブシステムにおける割込優先方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11442282A JPS595332A (ja) | 1982-06-30 | 1982-06-30 | 磁気デイスク・サブシステムにおける割込優先方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS595332A true JPS595332A (ja) | 1984-01-12 |
Family
ID=14637311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11442282A Pending JPS595332A (ja) | 1982-06-30 | 1982-06-30 | 磁気デイスク・サブシステムにおける割込優先方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS595332A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60179863A (ja) * | 1984-02-27 | 1985-09-13 | Fujitsu Ltd | 入出力システムの再試行制御方法 |
JPH11237957A (ja) * | 1998-02-23 | 1999-08-31 | Fujitsu Ltd | 磁気ディスク制御装置およびそのファームウェア活性交換方法 |
-
1982
- 1982-06-30 JP JP11442282A patent/JPS595332A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60179863A (ja) * | 1984-02-27 | 1985-09-13 | Fujitsu Ltd | 入出力システムの再試行制御方法 |
JPH0115088B2 (ja) * | 1984-02-27 | 1989-03-15 | Fujitsu Ltd | |
JPH11237957A (ja) * | 1998-02-23 | 1999-08-31 | Fujitsu Ltd | 磁気ディスク制御装置およびそのファームウェア活性交換方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3789365A (en) | Processor interrupt system | |
CA1183273A (en) | Interface mechanism between a pair of processors, such as host and peripheral-controlling processors in data processing systems | |
US4191997A (en) | Circuits and methods for multiple control in data processing systems | |
US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
JPS5847050B2 (ja) | 入出力割込みシステム | |
EP0446077B1 (en) | A control system for multi-processor system | |
EP0013740A1 (en) | Data processing apparatus having a system reset capability | |
JPS595332A (ja) | 磁気デイスク・サブシステムにおける割込優先方式 | |
EP4198756A1 (en) | Daisy-chain spi integrated circuit and operation method thereof | |
JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 | |
US5584028A (en) | Method and device for processing multiple, asynchronous interrupt signals | |
JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
JPS5826057B2 (ja) | 複合コンピュ−タシステム | |
JPH04232559A (ja) | システムのプロセッサ間対話方法及び該方法を実施するためのシステム | |
JPS599927B2 (ja) | デ−タ転送制御方式 | |
JP2000163108A (ja) | プログラマブルコントローラ | |
JPH0831077B2 (ja) | 入出力サブシステムのチャネルパス負荷率均等化方法 | |
JP2638096B2 (ja) | チヤネル装置 | |
JPS59119430A (ja) | 入出力制御装置 | |
JPH0154730B2 (ja) | ||
JP2523167B2 (ja) | コマンドチェイン制御装置 | |
JPH0198047A (ja) | 割込み処理方式 | |
JPS6016655B2 (ja) | 入出力装置アクセス制御方式 | |
JPH05127831A (ja) | デイスク制御装置 | |
JPS60181956A (ja) | インタフエ−ス制御方式 |