JPS595272A - 液晶表示素子のセル構造 - Google Patents
液晶表示素子のセル構造Info
- Publication number
- JPS595272A JPS595272A JP11447182A JP11447182A JPS595272A JP S595272 A JPS595272 A JP S595272A JP 11447182 A JP11447182 A JP 11447182A JP 11447182 A JP11447182 A JP 11447182A JP S595272 A JPS595272 A JP S595272A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal cell
- cell structure
- crystal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶表示素子のセル構造番こ関するものである
。
。
アナログ表示、ドツトマトリックス表示、ゲーム表示等
、表示内容の複雑多岐化する液晶セルに於いては、２次
子面上での結線手法の限界がら、同一信号表示電極の引
廻し線を同一セル内では１本のみてなく、２本、３本と
分割し、液晶セル外での基板上で同一信号電極同志を短
終させて使用する手法を用いていた。
、表示内容の複雑多岐化する液晶セルに於いては、２次
子面上での結線手法の限界がら、同一信号表示電極の引
廻し線を同一セル内では１本のみてなく、２本、３本と
分割し、液晶セル外での基板上で同一信号電極同志を短
終させて使用する手法を用いていた。
第１図は５×７ドツトの液晶セルであり、ｌ／７デユー
テイドライブでは最低７本のバックプレート電極端子Ｈ
１Ｈ２・・・Ｈ７が要る。
テイドライブでは最低７本のバックプレート電極端子Ｈ
１Ｈ２・・・Ｈ７が要る。
第２図は第１図のような５×７ドツトのパターンか２列
上下に並んでいる液晶セルであり、従来の手法では上下
で１４本の端子を要した。そして、第３図、第４図番こ
示す如く、外付は基板１又は液晶セルシール外の基板３
上（ＣＯＳの思想）で電気的接続を行い、駆動回路用Ｌ
ＳＩ５等の端子と短絡していた。
上下に並んでいる液晶セルであり、従来の手法では上下
で１４本の端子を要した。そして、第３図、第４図番こ
示す如く、外付は基板１又は液晶セルシール外の基板３
上（ＣＯＳの思想）で電気的接続を行い、駆動回路用Ｌ
ＳＩ５等の端子と短絡していた。
外付は基板１では、プリント基板やフィルムキャリアを
用い、スルホール接続２，２．・・・や多層配線接続を
しているのが通常である。又、液晶セルシール外の基板
３上（ＣＯＳの思想）の手法は、多層配線４，４．・・
・を採用しており、基本的にはＬＳＩ５の電気的転移手
法と同等である。
用い、スルホール接続２，２．・・・や多層配線接続を
しているのが通常である。又、液晶セルシール外の基板
３上（ＣＯＳの思想）の手法は、多層配線４，４．・・
・を採用しており、基本的にはＬＳＩ５の電気的転移手
法と同等である。
しかしながら、前者の構造では、液晶セル６からの引出
し線が多数になり、特にピッチの小さな電極端子の場合
は、外部基板ｌとの電気的結合に高精度が要求され、■
組立て歩留りの低下、■高精度 、高価格のコネクター
採用、■液晶セル外形と電・極端子位置精度の精度向上
化等が不可欠の要素となっている。
し線が多数になり、特にピッチの小さな電極端子の場合
は、外部基板ｌとの電気的結合に高精度が要求され、■
組立て歩留りの低下、■高精度 、高価格のコネクター
採用、■液晶セル外形と電・極端子位置精度の精度向上
化等が不可欠の要素となっている。
従って、コストアップの要因となったり、非経済的な精
度確保のため、生産効率を極端に下げる等の現象を呈し
ている。又、後者のＣＯ８技術では、高価格化、高度の
付加技術を要求されるため、安価セルの提供が困難な状
況であった。
度確保のため、生産効率を極端に下げる等の現象を呈し
ている。又、後者のＣＯ８技術では、高価格化、高度の
付加技術を要求されるため、安価セルの提供が困難な状
況であった。
本発明は上述した諸欠点９問題点を解消し、液晶セルの
電極端子針を最小限にした液晶セル構造を提供するもの
である。以下、具体例を持って説明する。
電極端子針を最小限にした液晶セル構造を提供するもの
である。以下、具体例を持って説明する。
本発明に従えば、第５図に示される如く、バックプレー
ト電極端子数はＨＩＨ２・・・Ｈ７各１本で計７本（こ
統合される。
ト電極端子数はＨＩＨ２・・・Ｈ７各１本で計７本（こ
統合される。
すなわち、ａｌ・・β５．ｂｌ・・・β５．β１・・・
β５．β１・・β５゜は上側電極て形成され、Ｈｌ・・
・Ｈ７は下側電極で形成されている。又、破線部の転移
のための補助電極ｈ１・・・β７は上側電極で形成され
ている。従って、下側電極Ｈ、・＝Ｈ７は電極転移部Ｊ
＋ ｋ＋ Ｌ ｍ＋ ｎ＋ ＯｌｐでＩＪ電極部に転
移され、電極転移部ｑ、 ｒ、 ｓ。
β５．β１・・β５゜は上側電極て形成され、Ｈｌ・・
・Ｈ７は下側電極で形成されている。又、破線部の転移
のための補助電極ｈ１・・・β７は上側電極で形成され
ている。従って、下側電極Ｈ、・＝Ｈ７は電極転移部Ｊ
＋ ｋ＋ Ｌ ｍ＋ ｎ＋ ＯｌｐでＩＪ電極部に転
移され、電極転移部ｑ、 ｒ、 ｓ。
ｔ、 ｕ、 ｙ、 ｗで再度下側電極に転移される。
このよう（こ、同一セル内部又は同一セル上で、上側電
極と下側電極に同一信号を転移する事により、外部接続
の電極数を１信号１本にし最小限の出力端子数とするこ
とができる。すなわち、第６図に示される如く、液晶セ
ル６内部で、Ｈ，＝Ｈ，。
極と下側電極に同一信号を転移する事により、外部接続
の電極数を１信号１本にし最小限の出力端子数とするこ
とができる。すなわち、第６図に示される如く、液晶セ
ル６内部で、Ｈ，＝Ｈ，。
Ｈ２” Ｈ２＋・・・Ｈ７＝Ｈ７という様に、同一信号
同志を結線してしまい、対応する外部電極端子としては
ＨＩＨ２・・・Ｈ７各１本にすることができる。
同志を結線してしまい、対応する外部電極端子としては
ＨＩＨ２・・・Ｈ７各１本にすることができる。
以上のように本発明は、転移構造をもって液晶セルの接
続端子数を最少限番こしたものであって、ピッチ幅が小
さくなることによる従来の欠点が除去できるとともに、
又ＣＯ８技術等の高価格化。
続端子数を最少限番こしたものであって、ピッチ幅が小
さくなることによる従来の欠点が除去できるとともに、
又ＣＯ８技術等の高価格化。
高度の付加技術を要せず、安価で有用な液晶セルが提供
できる。
できる。
第１図はマトリックス型の基本構成例を示す図、第２図
は従来の構成例を示す図、第３図は従来の接続例を説明
する平面図、第４図は従来の他の接続例を説明する平面
図、第５図は本発明一実施例の構成例を示す図、第６図
は本発明により構成された液晶セルの外観例を示す斜視
図である。 Ｈ１〜１１゜・・・同一信号表示電極、ｈ１〜ｈ７・・
・補助電極ｗＪ−ｐ及びｑ−ｗ・・・電極転移部、６・
・・液晶セル。 代理人 弁理士 福 士 愛 彦 （他２名）にＫｔ〆
ｔ ｐｐ戸ｐβ １２３４５ １２３４５ 第２ｖＡ 第３図 第４図
は従来の構成例を示す図、第３図は従来の接続例を説明
する平面図、第４図は従来の他の接続例を説明する平面
図、第５図は本発明一実施例の構成例を示す図、第６図
は本発明により構成された液晶セルの外観例を示す斜視
図である。 Ｈ１〜１１゜・・・同一信号表示電極、ｈ１〜ｈ７・・
・補助電極ｗＪ−ｐ及びｑ−ｗ・・・電極転移部、６・
・・液晶セル。 代理人 弁理士 福 士 愛 彦 （他２名）にＫｔ〆
ｔ ｐｐ戸ｐβ １２３４５ １２３４５ 第２ｖＡ 第３図 第４図
Claims (1)
- １、同一信号の表示電極を複数有し、該表示電極に対向
する側に転移のだめの補助電極を設け、前記複数の表示
電極を、前記補助電極への転移により相互に結線してな
ることを特徴とする液晶表示素子のセル構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11447182A JPS595272A (ja) | 1982-06-30 | 1982-06-30 | 液晶表示素子のセル構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11447182A JPS595272A (ja) | 1982-06-30 | 1982-06-30 | 液晶表示素子のセル構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595272A true JPS595272A (ja) | 1984-01-12 |
Family
ID=14638560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11447182A Pending JPS595272A (ja) | 1982-06-30 | 1982-06-30 | 液晶表示素子のセル構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595272A (ja) |
-
1982
- 1982-06-30 JP JP11447182A patent/JPS595272A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431270A (en) | Electrode terminal assembly on a multi-layer type liquid crystal panel | |
| US4655551A (en) | Liquid crystal display with chip projecting above and below flexible film | |
| JPS595272A (ja) | 液晶表示素子のセル構造 | |
| JPS5850577A (ja) | デイスプレイ装置 | |
| CN212967695U (zh) | 一种led显示模组 | |
| JPH0851183A (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JPS60107829U (ja) | 液晶パネルの実装構造 | |
| JPS6023982Y2 (ja) | 混成集積回路 | |
| JPH032935Y2 (ja) | ||
| JPS5864084U (ja) | コネクタ | |
| JPH0719169Y2 (ja) | Ｉｃカード | |
| JPS5995378U (ja) | 表示パネル | |
| JPS5843003Y2 (ja) | 表示体の電極配置構造 | |
| JPS63106984A (ja) | メモリカ−トリツジ | |
| JPS58133125U (ja) | 液晶表示器 | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPS641678Y2 (ja) | ||
| JPH04355192A (ja) | Ｉｃカード | |
| JPS61203485A (ja) | ドツトマトリツクス液晶表示装置 | |
| JP2001343902A (ja) | 液晶モジュール | |
| JPS6368882A (ja) | 液晶表示装置 | |
| JPS60220961A (ja) | 半導体メモリ装置 | |
| JPS60168127U (ja) | 液晶表示セル | |
| JPH03239284A (ja) | 表示パネル | |
| JPS5851631B2 (ja) | 電子時計 |