JPS5951628A

JPS5951628A - Ｆｍ／ｃｗ電波高度計用の応帯域フエ−ズ・ロツク・ル−プ・トラツキング発振器

Info

Publication number: JPS5951628A
Application number: JP58143107A
Authority: JP
Inventors: コンスタンテイノス・シドニイ・キリアコス; デイ−ン・エス・モウラ−; ルイス・ジエイ・ミリオ
Original assignee: Bendix Corp
Current assignee: Bendix Corp
Priority date: 1982-08-04
Filing date: 1983-08-04
Publication date: 1984-03-26
Also published as: JPH0512889B2; CA1201517A; FR2531541A1; US4503401A; FR2531541B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は全体どしてＦＭ／ＣＷ　電波高度計に関するも
のであり、更に詳しくいえば、ＦＭ／ＣＷ電波高庇計に
おいて信号調整器として用いられるマイクロプロセッサ
制御装置を有する広帯域位相同期／斯ループ発振器に関
するものである。

〔従来技術〕

Ｆ△ｉ／ＣＷ電波高度計は、航空機の」１ハ面からの実
際の高さを決定するために航空機において用いられる計
器である。それらの計器の基本的な動作原理は周知であ
って、たとえば米国特許第２２４７６６２号と第３３４
１８４９号明細書に開示されている。

簡単にいえば、周波数変調された持続波信号が航空機か
ら地面へ向けて発射され、その発射信号の地面から反射
された信号が航空機により受けられてから、発射信号に
混合させられて、航空機の高度に比例する周波数を有す
る高度信号を生ずる。

航空機の高度指示はその高度信号の周波数を測定するこ
とによシ得られる。

高度指示を得るだめの高度信号の処理は、高度信号が周
波数群の単側波スペクトラムを実際に含んでおり、それ
のピーク成分が航空機の高度を正確に表す、という皇実
のために複雑となる。１９８１年９月２８日付の未決の
米国特許出願第３０６０３８号［電波高度計用のトラッ
キング・フィルタ（Ｔｒａｃｋｉｎｇ　Ｆｉｌｔｅｒ　
ｆｏｒ　Ｒａｄｉｏ　Ａｌｔｉｍｅｔｅｒ）」には、電
波高度計の性能改良のために高度信号の関数として制御
される可変特性を有するフィルタが開示されている。

〔発明の概要〕

本発明は、広い周波数範囲にわたってトラッキングが可
能な位相同期ループ発振器を設け、この発振器を高度計
のトラッキング・フィルタの出力の主成分に同期させる
ことによって高度計のデジタル信号処理器で正確にカウ
ントできる安定した単一周波数信号を得ることによシミ
波高変針の性能を更に改良するものである。

本発明の特定の実施例においては、約２６３　Ｈｚ／ｍ
（８０Ｈｚ／ｆｔ）の較正定数を選択した。０〜７６０
ｍｍ（０〜２５００ｆｔ）の高度計レンジに対しては、
トラッキング発振器は約Ｉ　ＩＧＩｚから２００ＫＨｚ
以上の周波数の信号に追従できなければならない。航空
機が着陸している時には高度計のアンテナは地面からあ
る高さの所にあるから、零高度において周波数オフセッ
トが存在する。　ＰＬＬ発振器は、ＰＬＬ電圧制御発振
器（ＶＣＯ）の自由な固有周波数のおよそ±２０−の周
波数範囲を有する入力信号を捕獲すなわち同期維持でき
なければならない。明らかに、ｖＣＯの固有周波数を約
ＩＫＨｚの最低入力周波数に設定することによシ、トラ
ッキング発振器が約８００　Ｈｚ〜１．２１Ｇ１ｚの範
囲に限定され、かつＶＣＯの固有周波数が最高入力周波
数に設定されると、トラッキング発振器が約１６０〜２
４０　ＫＨｚの範囲に限定されるから、ＶＣＯの固有周
波数がトラッキング発振器の求められている動作範囲を
カバーするように、その固有周波数をプログラムしなけ
ればならない。

トラッキング発振器への入力周波数が最低の時には、ｖ
ＣＯの固有周波数は約９．２　ＫＨｚの増分で変化させ
ることができるだけであるが、求められている最高のＶ
ＣＯ固有周波数は約２００　ＫＨｚである。直線サーチ
プログラムは、トラッキング発振器の動作範囲をカバー
するために１０００個の増分を必要とする。その増分を
時間で表せば、高度計プログラムの各サイクルは約２５
ミリ秒を要するから、＠線プログラミングの場合の所要
時間は２５秒に達することになシ、データの妥当性検査
が求められると、その時間は数倍にもなることがある。

高度計信号を得るためにそのように長い時間を要するこ
とは、千数百メートル／分（数千フィート７分）という
降下率が珍しくない航空機においては許容できない。

本発明の目的は、広範囲の入力信号周波数を捕捉および
トラッキングできるＦＭ／ＣＷ電波高度計用のトラッキ
ング発振器を得ることである。

本発明の別の目的は、ＦＭ／ＣＷ電波高度計において高
度信号を迅速に得るために高速動作デジタル同調回路装
置を有する、位相同期ループ型トラッキング発振器をイ
（Ｉることである。

本発明の更に別の目的は、固有発振周波数と追跡される
高度信号の周波数との差が、信号の同期が失われるある
点に近づく時に、固有発振周波数を調節するためのデジ
タル装置を有するＦＭ／ＣＷ電波高度計用のＰＬＬ）ラ
ッキング発振器を得る仁とである。

要約すれば、本発明は電圧制御発振器と、この電圧制御
発振器の出力の位相を、与えられた高度信号の位相と比
軟するだめの位相比較器と、この位相比較器の出力を電
圧制御発振器へ与えてそれの発振周波数を変える誤差信
号増幅器とを集積回路の形態でｔ′ｌｌり成した位相同
期ループ発振器を備える。ＶＣＯの固有周波数と誤差信
号増幅器の帯域幅は、デジタル制御器を介して集積回路
に接続される外部コンデンサにより決定される。デジタ
ル制御は、約１〜２００　）Ｇ（ｚの範囲をカバーする
ＶＣＯの固有周波数中に２５段の粗同調段のためのデジ
タル・データ・エントリを有するｆｉ”Ｉ査表を使用し
、低い方の８段の周波数段のためのデータは調査表の全
部で３３個の索引行に対して隣接する表の索引行から得
られる。デジタル制御器は高度計のマイクロプロセッサ
のためにサーチとね密な同調プログラム・サブルーチン
を行い、この周波数サーチは最大限３３のプログラム・
サイクルで発振器の全動作範囲に亘って実行される。こ
のプログラム・サイクルによる周妓数ツ゛−チに要する
全時間は１秒以下である。

〔実施例〕

次に図面を参照しながら本発明の詳細な説明する。まず
、本発明の実施例で使用する前述しだＲ”Ａ査表は下記
の通りである。

調査表上記調査表は本発明に係る発振器の制御のためにマイク
ロプロセッサに記憶されたデータ内容を示す表であり、
この調査表の制御データの各種行にはタイミングコンデ
ンサ帯域コンデンサ、発振器の固有周波数および高低捕
捉周波数の値が記載されている。

本発明のフェーズ・ロック・ループ・トラッキング発振
器すなわち位相同期ループ・トラッキング発振器を用い
るＦＭ／ＣＷ電波高度計のブロック図が第１図に示され
ている。電波ビームを地面へ向けて発射するために航空
様にとりつけられているアンテナ１１に送信器１０がエ
ネルギーを供給する。この送信器は、変調器１３に与え
られた三角波発生器１２の出力によシ直線的に周波数変
調された持続波を供給する。発射されたビームの地面に
より反射された電波がアンテナ１４によシ受信され、受
信器−混合器１５の第１の入力、Ｉｎ子に与えられる。

発射される信号の一部が結合器１Ｇからとシ出されて混
合器１５の第２の入力端子に与えられる。その混合器１
５の出力は、発射信号と受信信号との瞬時周波数の差に
等しい周波数を有するうなり信号を（・１８成する。そ
のうなシ信号は広帯域前置増幅器１７で増幅される。

処理のだめの適切な信号成分の選択を助けるために、前
置増幅器１Ｔの出力端子にトラッキング・フィルタ１８
が接続される。このフィルタは全体として帯域フィルタ
であって、航空（表の上昇可能な高度以上の高度に対応
する周波数の信号成分を除去または減少させる。フィル
タ１８を通過した信号は振幅制限器１９で振幅を制限さ
れてから　ＰＬＬ　トラッキング発振器２１に与えられ
る。このトラッキング発振器が本発明の主題である。ト
ラッキング発振器２１はそれの入力端子に存在するスペ
クトラムのうちから最も優勢な成分を選択し、その成分
はロックされて、その成分に追従し、単一周波数信号を
出力として発生するようになっている。

トラッキング発振器２１の出力信号の周波数は周波数カ
ウンタ２２で決定され、そのカウンタの出力データがマ
イクロプロセッサ装置（ＭＰＵ）２３において演算処理
される。それによｌＭＰＵ２３は高度測定値をデジタル
形成で発生する。

高度計の動作確度と信頼性を高くするため、三角波発生
器１２と、変調器１３と、トラッキング・フィルタ１８
との制御素子としてマイクロプロセッサ２３を用いてい
る。それらの技術は下記の未決の米国特許出願に開示さ
れている。１９８１年８月１０日出願第２９１８５４　
号ｒＦＭ／′ｃＷ電波高度計におけるステップ誤差を無
くす装置　（Ｒ４ｅａｎｓ　ｆ　ｏｒ　Ｅｌ　ｉｍｌｎ
ａｔｉｎｇ　５ｔｅｐ　Ｅｒｒｏｒａ　ｉｎ　ＦＭ／Ｃ
Ｗ　Ｒａｄｉｏ　Ａｌ目ｍｅｔｅｒ）　Ｊ、１９８２年
２月１１日出Ｍｆｆ第３４７８３９号ｒＦＭ／ＣＷ電波
高度計用の直線周波数変調器（Ｌｉｎｅａｒ　Ｆｒｅｑ
ｕｅｎｃｙ　Ｍｏｄｕｌａｔｏｒ　ｆｏｒ　ＦＭ／ＣＷ
Ｒａｄｉｏ　Ａｌｔｉｍｅｔｅｒ）　　Ｊ、１９８１年
１０月６日出願第３０６０３８号［電波高度計用のトラ
ッキング・フィルタ（Ｔｒａｃｋｉｎｇ　Ｆｉｌｔｅｒ
　ｆｏｒ　Ｒａｄｉｏ　Ａｌｔｉｍｅｔｅｒ）Ｊ（これ
らの米国特許出願に係る発明の発明者は、本願発明の共
同発明者であるキリアコス（Ｃ０Ｓ　、　Ｋｙｒｉａｋ
ｏｓ）である。）高度測定ＭＩ　Ｊｌが約θ〜７５０１
ｎ（θ〜２５ｏｏｆｔ）である高度側に用いられている
本発明の実施例を第２図に示す０この高度計の較正定数
は約２６３）１ｚ／ｍ　（８０１１ｚ／ｆ　ｔ）である
。この高度側の動作範囲と較正定数が約Ｉ　Ｋｌ（ｚ〜
２００　Ｉ（Ｈｚ以上の動作周波数の範囲をトラッキン
グ発振器に与える。基本素子として位相比較器および誤
差増幅器２５と、ＶＣＯ２６と、演算増幅器２Ｔとを含
むＰＬＬ発振器２１が種々の製造会社から単一の県債回
路装置として入手できる。そのような集積回路の一例が
、米国カリポルニア州テニーベイル（５ｕｎｎｙｖａｌ
ｅ）所在のエクサ−・インテグレーテッドーシステムス
（Ｅｘａｒ　Ｉｎｔｅｇｒａｔｅｄ　Ｓｙｓｔｅｍｓ）
製造のＸＲ−２１５型である。■ｃ。

２６の固有周波数は、リード２８と２９の間で集積回路
に外部接続された１個またはそれ以上のコンデンサの容
量により決定される。ＶＣＯ２６の周波数の調整を制御
する位相比較器２５の誤差信号出力がリード３１と３２
の間に現われる。ＰＬＬ発振器の閉ループ制御は、加え
られた信号の周波数が「捕捉信号Ｆｃとして知られてい
るおる限界値内に含まれる時に、ＶＣＯの周波数を変化
させて、加えられた信号の周波数に一致させる。ＶＣＯ
の周波数が加えられた信号に同期させられると、ロック
周波数Ｆｓとして知られているある限界周波数に達する
まで、閉ループ制モ１１１器がＶＣＯの周波数を加えら
れた信号の周波数に等しく保つ。ロック周波数の範囲は
４′ｉ旧２１−周波数の範囲より広い。捕捉周波数の範
囲は、位相比軸器２５の一体部分として形成された低域
誤差信号フィルタの帯域特性に一部依存する。このフィ
ルタの出力はリード３１．３２を介して集積回路の外部
にとり出すことができ、それにより、それらのリードの
間にコンデンサを接続することによシフィルタの通過’
ｉｔＦ　＠を変えることができる。ＰＬＬ発振器２１の
出力でもあるＶＣｏ　２６の出力はコンデンサ３３を介
して位相比較器２５の１つの入力端子へ帰還される。振
幅制限器１９（第１図）の高度信号出力はリード３４を
介して位相比較器２５へ、　ＰＬＬ発振器２１により周
波数を追跡される入力信号として与えられる。

’ＶＣ０２Ｇの固有周波数ＦＯはリード２８と２９の間
に接続されるコンデンサ３５の容量によシ、式Ｆ。

（Ｈｚ）＝２００／ｅ（ｍｆ）には＃χ従って変化する
。リード２Ｂと２９の間に接続されているコンデンサ３
５はＶＣＯ２６の最高固有周波数を定める。リード２８
はコンデンサ３６〜４５へ共通に接続されるだめに夕、
（〔長される。リード２９はデジタル・スイッチ４６゜
４７の置屋接点に接続される。デジタル・スイッチ４６
．４７はスイッチ入力信−Ｊｒｊｏｓｏ−ＤＢ９の値に
従って、コンデンサ３６〜４５をリード２８と２９の間
に選択的に接続する。スイッチ４６．４７は負論理を採
用しているから、それらのスイッチに「１」信号が与え
られるとスイッチは開き、−まだ「ｏ」信号が与えられ
るとスイッチは閉じられる。コンデンサ３５の値は０．
００１　ｍｆである。スイッチ４６．４７によりコンデ
ンサ３５に選択的に並列接続されるコンデンサ３６〜４
５の値はこの番号の１（１αに１１０ｐｆから０、１　
ｍｆまでほぼ２進法に従って増大する。　リード２８と
２９の間に接続されるコンデンサの最小容量は０．００
１　ｍｆであ？て、この容量ではＶＣＯ２６の周波数は
最高周波数Ｆｏ＝２００　ＫＨｚとなる。また、リード
２８と２９の間に接続される最大容量は、スイッチ４６
と４８の全ての接点が閉じられた時の０．１８８７ｍｆ
であって、その時の最低発振周波数Ｆｏ＝ＩＫＨｙ。

である。

位相比較器２５の誤差信号フィルタの帯域幅は、リード
３１と３２の間に外部コンデンサを接続することにより
変えることができる。このフィルタは第１種の低域ＲＣ
フィルタの特性を有する。このフィルタにおいては、Ｒ
は位相比較器２５０出力インピーダンスによりＲ’７成
され、Ｃはリード３１と３２の間に接続される外部′８
量によシ構成される。容量が４７０　ｐｆの外部コンデ
ンサ５１がリード３１と２２の間に接ｌ完される。外部
コンデンサ５２・〜５４を５ビツト・デジタル・スイッ
チ５５により、コンデンサ５１に並列に選択的に接続で
きる。スイッチ４６．４７の千１￥造に類似の構造を有
するスイッチ５５は８ビツト・データバス５Ｇから論理
信号入力ＤＢ５〜ＤＢ７を受ける。そのデータバス５５
はスイツブー４Ｇへも論理信号入力ＤＩＩＯ〜Ｉ）Ｂ７
を与える。ｔｌてａ　ＪＴＰ、信号入力（ＤＢＯ）、（
Ｊ）Ｂｌ）は別々のデータ線５７．５８によシスイッチ
５５へ供給される。データね５７１５８はスイッチ４７
へも論理４１号入力（ＤＢＯ）、（Ｉ）Ｂｌ）を与える
。

スイッチ４６ヘーりえられる箇月１仏−号人力１）　Ｂ
　Ｏ〜ＤＢ７は、　データバス６１に一時的に現われる
マイクロプロセッサ」−装置２３からのデータ出力によ
ってセットされる。バス６１に一時的に与えられたデー
タは、綜６３に与えられたストローブ信号５ＴＢＩによ
ってセットされる８ピツト・ラッチ６２によりデータバ
ス５６に保持される。スイッチ４７．５５に与えられる
論理入力信号（ＤＩＩＯ）　、　（ＤＢｌ）は、ストロ
ーブ信号５ＴＢ２が糾６４上に現われた時にデータバス
６１にＪｉえられるデータ・ビットＤＢＯ、ＤＢｌの値
により決定される。Ｄ型フリップフロップ６５．６６で
＋１９成された２ビツト・ラッチによシ論理信ｅ（ＤＢ
Ｏ）（！：（ＤＢＯ）１，４５７．５８上に保持される
。７リツグフロツプ６５．６６は線６４を介して与えら
れるストローブ信号によυクロックされる。

論理信号（ＤＢＯ）と（ＤＢＩ）　　は、データバス５
６に保持されている論理信号ＤＢＯ，ＤＢＩとは独立し
ていることに注意すべきである。

ＶＣ０２６の固有周波数ＦＯと帯域幅との調節は、デー
タバス６１へ与えられるマイクロプロセッサ装？ｉ′？
、２３の出力に従ってスイッチ４６，４γ、５５により
行われる。その出力はマイクロプロセッサの記（、？装
置に格納されている前記調査≧：・ミから得られ、かつ
必要があれば、サブルーチン（後で説明する）に従って
マイクロプロセッサにより調整される。

そのサブルーチンは状態信号ＰＬＬ　ＬＯＣＫ、ＰＬＬ
５ＴＡＴＵＳ、　ＰＬＬ　Ｄｉを用いる。ＰＬＬ　ＬＯ
ＣＫ信号は「１」レベルにより、発振器２１が高度信号
の基本周波数により周波数同期を達成したことを示す。

　ＰＬＬ　５ＴＡＴＵＳ信号はアナログ信号でおって、
その大きさは、発振器２１が動作する同期された周波数
と、発振器が調節される固有周波数ＦＯとの差を示す。

ＰＬＬ　ＤＩＲ信号が「１」の時は、発振器２１の同期
された周波数が、その発振器が次に調節される固有周波
数ＦＯより低いことを示す。また、ＰＬＬ　ＤＩＲが「
０」の時は、これとは逆の状態を示すものであって、同
期周波数が固有周波数より高いことを示す。

ＶＣＯ２６の固有周波数Ｆｏと、それのための誤差信号
増幅器のイ）Ｙ域幅を、与えられた信号の周波数範囲を
カバーする個別のステップでプログラミングすることに
よシ、ＰＬＬ発振器２１は振幅制限器１９からの高度信
号を追跡できるようにされる０第３図は、１〜２００　
ＫＨｚの範囲をカバーする２５の調節ステップに対する
固有周波ＤＦｏと捕捉周波数ＦＣを示す。それらの各ス
テップにおいて、データバス５６とデータ線５７，５８
に保持されているデータ信号の特定の組合わせがスイッ
チ４６゜４７．５５を制御して、そのステップに対して
示されている　ＶＣＯの固有周波数ＦＯと捕捉周波数Ｆ
ｃを発生するためにコンデンサの組合せ３６〜４５とと
５２〜５４を挿入する。プログラムの各ステップの捕捉
周波数範囲は隣シのステップの捕捉周波数範囲に重なシ
合う。第３図の２５ステツプに対するコンデンサの容量
を決定するスイッチ制御データが、マイクロプロセッサ
装置２３のＲＯＮｉに格納されている３４行の前記調査
表に含まれる。

ステップ０〜７が表の０〜１５行に含まれ、各ステップ
に対するデータは次の行にそのまま複写される。すなわ
ち、ステップＯに対するデータは調査表の行０と１で得
られ、ステップ１に対するデ−夕１ｔｎｉ　２と３に含
まれる、等々で、ステップ７までは各ステップに対する
データが降シ合う２つの行に含まれる。ちなみに、ステ
ップ７に対するデータは行１４と１５に含まれる。ステ
ップ７以後では、各ステップに対するデータは、調査表
の引き続く行に含まれる。すなわち、ステップ８に対す
るデータは行１６に含まれ、ステップ９に対するデータ
は行１７に含まれ、・・・・・・　ステップ２５に対す
るデータは行３３に含まれる。ＭＰＵ２３のサブルーチ
ンＰＬＬ０においては、まず調査表の行０に対するアド
レスを参照し、それから、引き続く各プログラム・サイ
クルに対してアドレスが大きくされ、または調査表の行
３３に対するアドレスを最初に参照し、それから状態信
号ＰＬＬ　ＬＯＣＫに達するまで、引き続く各プログラ
ム・サイクルに対してアドレスが小さくされる。その後
でＰＬＬ０ザーチ・ルーチンが呼出され、その後にサブ
ルーチンＦＯＦＴが続く。そのサブルーチンによ、６　
ｖｃ。

のタイミング・コンデンサ３６〜４５の容量な鞘密に調
節してＶＣＯの固有周波数Ｆｏを高度信号の周波数に一
層近づける。この調査表の行０〜１５に対するデータを
二重にエントリしたのは、制御ループがＶＣＯの周波数
を捕捉し、低い方の高度信号周波数に安定化するために
よシ長い時間をとることができるようにするためである
。約８ＫＨｚ以上の高度周波数に対しては、加えられた
周波数を捕捉して、その周波数に安定に同期するように
ＰＬＬ発振器のループを制御するためには、１プログラ
ム・サイクルとして２５ｍ８が適切である。

第４Ａ図は位相比較器２５の誤差信号出力と、ＶＣＯ２
６が入力信号にロックさせられた時の入力信号Ｆ２（リ
ード３５）とＶＣＯ２６の出力信号との位相差との関係
を示すグラフである。入力信号の周波数がＶＣＯの固有
周波数に等しい時は誤差信号は零であシ、入力信号とＶ
ＣＯＯ間の位相差は９０度である。ＶＣＯが入力信号に
ロックされ、入力信号の周波数がＶＣＯの固有周波数よ
シ低い時は、ＦｏとＦｉＯ差が大きくなるにつれて誤差
信号はしだいに正となシ、■ＣＯ信号と入力信号の位相
差は零に近づく。ＶＣＯが入力信号にロックされ、入力
信号の周波数がＶＣＯの固有周波数より高い時は、入力
信号の周波数とｖＣＯの固有周波数の差が大きくなるに
つれて誤差信号はしだいに負となシ、入力信号とＶＣＯ
の出力の間の位相差は１８０度に近づく。したがって、
位相比較器２５からの誤差信号の極性によシ、入力信号
の周波数がＶＣＯの固有周波数よシ高いか、低いかがわ
かる。

ＰＬＬ発振器の位相比較器２５の誤差信号出力端子から
ＰＬＬ　ＤＩＲ信号が発生される。演：Ｊ′ｖ増幅器２
Ｔの出力端子とそれの反転入力端子の間に接続されてい
る帰還コンデンサ６７によシ、この演算増幅器は積分器
として動作できるようにされ、誤差信号の極性を限定さ
れた時間だけ記憶する。バイアス抵抗器６Ｂとツェナー
ダイオード６９が増幅器２７の可変振幅出力を、その出
力の極性に応じて「０」または「１」に変換する。

振幅制限器１９からの高度信号は奇数高調波成分と低調
波成分に富むスペクトラムを有する方形波である。ＰＬ
Ｌ０ルーチンは、高度信号の基本周波数によシ高い値ま
たは低い値から、ＰＬＬ　ＬＯＣＫ状態信号が受けられ
るまで、高度信号の周波数へ向って、ＶＣ０２Ｇの周波
数を掃引する。この掃引中に、高度信号周波数の高調波
または低調波に、高度信号の基本波よシ先に遭遇する。

十分な大きさの高調波成分をＰＬＬ発振器が捕捉し、そ
れにロックされることがある。この点で掃引が停止され
たとすると、高度計の計算された高度出力の誤差は大き
くなる。後で説明する、ＰＬＬ　ＬＯＣＫ信号を発生す
るための回路は、ＰＬＬ発振器が高度信号の゛基本波周
波数にロックされた時だけ応答する。

再び第４Ａ図を参照して、この図には、ｖＣＯの固有周
波数Ｆｏの３倍高い周波数または３分の間で変化し、Ｐ
ＬＬ発振器の出力信号と、加えられた信号の三次高調波
の間の位相差が６０度と１２０度の間で変化する。誤差
信号電圧と、加えられた信号の周波数がＶＣＯの固有周
波数の三次高調波である時の位相との間の関係は、三次
高Ｈ”’Ｊ波に対して示しだものに類似する。

第４Ｂ図は、加えられた高度信号の位相と、ＰＬＬ発振
器の位相を９０度推移させた後に与えられた信号にＰＬ
Ｌ発振器の出力信号の位相を比較した結果を示すもので
ある。ＰＬＬ発振器が加えられた信号の基本波にロック
されると、位相比較器の出力が零ボルトと＋Ｖボルトの
間で一方向に変化し、加えられた信号の周波数がＶＣＯ
の固有周波数に等しい時に、ピーク出力が生ずる。ロッ
クされた発振器の出力信号と、加えられた信号との間の
位相差は、加えられた信号の周波数がＶＣＯの固有周波
数よシ低い時にはＯ〜９０鹿の範囲で変化し、加えられ
た信号の周波数がＶＣＯの固有周波数よシ高い時には９
０〜１８０度の範囲で変化する。ＰＬＬ発振器が加えら
れた信号の三次高調波または低調波にロックされると、
位相比較器の出力は上記と同様に変化するが、ピーク出
力は、発振器が加えられたＱ−号の基本波にロックされ
た時の値の３分の１に等しいだけである。ｖ／３よ槁い
レベルｖｔにおいて位相比較器の出力をしきい値検出す
ることにより、加えられた信号の高調波まだは低調波に
ＰＬＬ発振器がロックしたことによりひき起される誤っ
た応答には感じないＰｌ、Ｔ、　ＬＯＣＫ状態信号が発
生される。

再び第２図を参照して、位相比較器７１が入力端子γ２
に振幅制限器１９からの高度信号を受け、９０度移相さ
れたＰＬＬ発振器２１の出力に等しい信号を入力端子７
３に受ける。ＰＬＬ発振発振器２月０の９０度移相は差動増幅器γ４により実行される。

その差増幅器７４の入力端子はリード２８．２９に接続
される。増幅器Ｔ４の出力端子に零交差検出器７５と振
幅制限器７６が接続される。

第５Ａ図乃至第５Ｃ図は移相器の動作を示すものである
。ＶＣ０２６の出力は第５Ａ図に示す方形波である。Ｖ
ＣＯ２６のリード２８と２９の間に接続されているタイ
ミング・コンデンサの端子間電圧の波形は第５Ｂ図に示
す三角波である。波形５ＡのＯ度点と１８０度点の時に
波形５Ｂはピークとなり、三角波の正の半分が波形５Ａ
の位相９０〜２７０度を占める。波形５Ａの９０度点に
おいては、波形５Ｂは負から正へ移行し、零交差検出器
７５が正レベルで飽和し、三角波が再び負になる２７０
度点まで正極性を保つ。検出器Ｔ５の正出力の振幅が振
幅制限器７６により制限されて、第５Ｃ図に示されてい
る波形となる。この波形は位相比較器７１への移相され
たＰＬＬ発振器入力を棺成する。

位相比較器７１の出力（第４Ｂ図）は差動増幅器７７に
よシ同相・バイアスが除去され、それから増幅器７８に
より、回路網７９により設定されたレベルｖＴにおいて
しきい値検出される。増幅器７８の沖波された出力は状
態信号ＰＬＬ　ＬＯＣＫを含む。ＰＬＬ発振器２１が高
度信号の基本周波数にロックされた時に、ＰＬＬ　ＬＯ
ＣＫ信号は常に「１」となる。

差動増幅器７７の出力はアナログ状態信号ＰＬＬ５ＴＡ
ＴＵＳを構成する０この信号の大きさは、高度信号の周
波数とＶＣ０２６の固有周波数ＦＯとの差に逆に関係す
る。ＰＬＬ　５ＴＡＴＵＳはｖｃｏの固有周波数Ｆｏの
値を第３図と前記調査表に示されているプログラムされ
た値の中間の値まで調節するだめに、サブルーチンＦＯ
ＦＴにおいてＭＰＵ２３により用いられる。

スイッチ４６，４７．５５は第６図乃至第８図に示すフ
ローチャートに示されているザブルーチンに従ってＭＰ
Ｕ２３により制御される。ＭＰＵ２３の各プログラム・
サイクル中に第６図のＳ　ＥＡＲＣＨルーチンが１回呼
び出される。このルーチンは前記調査表の３４個の索引
位置に沿って規律正しくステップし、ＰＬＬ発振器２１
に第３図に示されている周波数範囲を掃引させる。ＰＬ
Ｌ　ＬＯＣＫ状態が検出されると、ＦＯＦＴサブルーチ
ンが呼出されて発振器２１の同調の微調整を行い、発振
器の中心周波数の急な夏化による周波数の過渡変化を生
ずることなしに、高度信号の周波数を円滑に追跡できる
ようにする。

第６図を参照して、ＭＰＵ２３のプログラム・サイクル
中に５ＥＡＲＣＨ　　サブルーチンが呼出されると、Ｐ
ＬＬ　ＬＯＣＫ状態信号が判定ブロック１１０において
調べられて、その時に発振器２１が高度信号にロックさ
れているかどうかを判定する。発振器２１がロックされ
ていなければ、ＭＰＵ２３のレジスタ１００の内容が命
令ブロック１１１において増大させられる。ＰＬＬ発振
器がロックされていない間のプログラム・サイクルの数
をカウントするために、レジスタ１００は保持される。

レジスタ１００　に含まれている数が６４に等しいか、
それよシも大きいかを判定する。最初に、レジスタ１０
０　に含まれている数が６４よシ大きいと仮定して、指
令ブロック　１１３においてレジスタ１ｏ。

の内容を６４にセットする。それに続いて、ブロック　
１１４において計算されていないデータ（ＮＣＤ）７ラ
ツクをセットし、命令ブロック１１５においてＰＬＬを
ロックされないフラッグにセットする０次に、命令ブロ
ック１１Ｂにおいて第７図に示すＰ　ＬＬＯサブルーチ
ンを呼出す。その後でブロック１１７においてサブルー
チンＤＤＵＰが呼出される。ＤＤＵＰサブルーチンは、
前のプログラム・サイクル中に得られて格納された高度
信号の周波数に関連する妥当データをＭＰＵ２３の演算
装置に供給する。ＮＣＤフラッグがセットされないとす
ると、ＭＰＵはＡＬＴＣサブルーチン（ブロック１１８
）に従って、高度信号周波数データからの高度情報を計
算し、表示する。ＡＩ、ＴＣが終るとプログラムはブロ
ック１１０へ戻シ、次のプログラム・サイクル中に５Ｅ
ＡＲＣＨサブルーｔンをくり返えす。

発振器２１が高度信号にロックされておシ、それからロ
ックしなくなったとすると、判定ブロック　１１２の後
で判定ブロック　１３６において、最後にロックが行わ
れてから４つまたはそれ以上（６３プログラム・サイク
ルまで）のプログラム・サイクルが済んだかどうか判定
する。その判定結果が肯定であれば、ＰＬＬをロックさ
れていないフラッグにセットする命令がブロック　１１
５において発せられ、ＰＬＬ０が呼出される。発振器２
１が高度信号に最後に日ツクされてからのプログラム・
サイクルの数が２または３であることが判定ブロック　
１３７において判定された時は、命令ブロック１１６に
おいて、ＰＬＬ０フラツグのセットなしに、ＰＬＬ０が
呼出される。ただ１つのプログラム・サイクルが済んだ
時は、ルーチンは命令ブロック　１３８へ進み、ＰＬＬ
０を呼出す前にＰＬＬ０　Ｉ）ＩＲ状態信号を格納する
。判定ブロック１１２，１３６゜１３７により、信号の
ロックが一時的に失われたとしても高度情報の計算と表
示のために、格納されている妥当な高度信号周波数デー
タを使用できることになる。ただし、それらの格納され
ているデータの使用は６３のプログラム・サイクルの期
間、約１．５秒間に限定される。

次に第７図を参照する。命令ブロック１１６においてＰ
ＬＬ０サブルーチンが呼出されると、ＭＰＵ２３　は判
定ブロック１２１においてＰＬＬ　ＤＩＲ状態信号を調
べて、ＰＬＬ発振器２１の周波数に対して行うべき調整
の向きを決定する。発振器２１の周波数が高度信号にロ
ックされていなければ、論理１回路ＡＮ　６８　、６９
　（第２図）がＰＬＬ　Ｄ工Ｒ信号を「１」にセットす
る。それから命令ブロック１２２において、前記調査表
のデータピッ）Ｉ）ＢＯ〜ｎｎ７　、　（ｒ）ＤＯ）　
、　（ＤＢＩ　）を含んでいるＲＯＭに対してエントリ
イが行われる行索引をイＩＩる目的で保留されているＭ
ＰＵ２３のレジスタ　１０２の内容が減少させられる。

最初に、レジスタ１０２に３３よシ大きいある数が含ま
れていると仮定する。そうすると、判定ブロック１２３
からプログラムは命令ブロック１２４へ進み、レジスタ
　１０２の内容が索引３３にセットされる。その結果が
前記調査表の索引３３の所に入れられ、発振器２１の周
波数ｌ１１１）囲の高い方の端部でサーチが開始させら
れる。その表のデータはＭＰＵ２３のＲＯＭのオフセッ
ト・アドレスの所に含まれる。そのアドレスは、Ｍｌ）
Ｕ２３のアキュムレータに、レジスタ１０２に含まれて
いる数をロードし、そのオフセット・アドレスに対する
一定の数、１２５を加え合わせることにより呼出される
。そのオフセット・アドレスにおいて得られるデーター
　ヒツトＤＢＯ〜Ｊ）ｒ（７、（１）ＢＯ）　。

（ＤＢＯ）は、命令ブロック　１２Ｇに赴いて、ＭＰＵ
２３の１０ビツト容量レジスタ１０６にロードされる。

次に、命令ブロック　１２７において、レジスタＩＯＧ
の内容１）ＢＯ〜ＤＢ７がラッチ６２にストローブ入力
され、（ＤＢＯ）、（ＤＢＩ）がラッテ６５゜６６にス
トローブ入力され、前記調査表により指定されている値
においてスイッチ４６．４７をセットさせる。それから
、・リーーチをｆｌび行うためにＰＬＬ０サブルーチン
は出される。

判定ブロック１２１へ戻って、ＰＬＬ０ザブルーチンに
入った時にＰＩ几ＤＩＲ信号が「０」であると、プログ
ラムは命令ブロック１２８へ進む。この命令ブロック１
２８においては索引レジスタ１０２の内容が増加させら
れる。次に、判定ブロック１２９において、レジスタ　
１０２の内容が３３よシ小さいことが判定されると、プ
ログラムは命令ブロック１２５へ進み、以後命令ブロッ
ク１２６゜１２７を経て出る。その結果として、スイッ
チ４６゜４７．５５が、表の既存の設定よシもＪＩＲ次
大きい索引性に掲げられている値にセット９される。命
令ブロック　１２８において増加命令が与えられた時に
レジスタ１０２に数３３が含まれていたとすると、プロ
グラムはブロック　１２９から命令ブロック１３１へ進
み、そこでレジスタ１０２の内容は零にセットされる。

これは発振器２１の最低周波数設定を意！ｔ４：する。

それから、発振器２１の周波数の調整は低い周波数設定
から、それの発振周波数範囲の高い方のψ：ｊｉｉへ向
って続けられる。

再び第６図を参照して、判定ブロック１１０におけるＰ
ＬＬ　ＬＯＣＫ状態信号の判定で、発振器２１が高度信
号に対して周波数同期していると認められると、高度（
Ｊ号のＳ／Ｎ　　比検出器の出力がＰＬＬＬＯＣＫ信号
の妥当性に合致するかどうかの判定がブロック１３３に
おいて１Ｕ定される。そして、Ｓ／Ｎ比が良好であると
判定された時は、命令ブロック１３４において、ロック
されていないサイクル・カウント・レジスタ１００のリ
セット、ＮＣＤフラッグのリセットおよびＰＬＬのロッ
クされていないフラッグのリセットを行う命令が出され
る。

それから、ブロック　１３５においてＦＯＦＴサブルー
チンの呼出しが行われ、発振器２１の固有周波数Ｆｏを
、ＰＬＬ０によシ選択された前記調査表の索引性の値と
次の索引性または１つ手前の索引性の値との中間の値に
微調整する。

次に第８図を参照する。ＦＯＦＴすブルーチン入ると、
判定ブロック１４０において、索引レジスタ１０２に含
まれている数が１６に等しいカｊ１それより大きいかの
決定を行う。レジスタ１０２に含まれている数が１６よ
り大きいか、等しいとプログラムはブロック１４２へ進
み、そこでレジスタ１０４の内容が１にセットされる。

また、レジスタ１０２の内容が１６より小さければ、プ
ログラムは）゛ロック１４１へ進み、そこでアキュムレ
ータにレジスタ１０２の中に含まれている数がロードさ
れ、その数の補数がとられ、その補数の上位４ピツ）７
５（マスクされ、その補数が大きくされ、その結果力（
レジスタ１０４にロードされる。後でわかるように、こ
の動作により、スイッチ４６，４７．５５　　をｉｔ！
ＩＪ御する１０ピツトデータ数を各プログラム・サイク
ルごとに１６−０回増大または減少させること力（でき
る。ここに、ｎはレジスタ１０２に含まれている調査表
の行索引である。１６行以下の邸計り合う表索引性の間
の差は、１６行以上の索引性におけるそのような差より
もかなシ太きい。したがって、命令ブロック１４１にお
いて、低い周波数と高い周波数における微同調の走査速
度が等しくされる。

レジスタ１０４の内容が、命令ブロック１４２において
１にセットされ、または命令ブロック１４１において１
５またはそれ以下にセットされた後で、ブロック１４３
においてサブルーチンが呼出される。そのサブルーチン
についてはここでは詳しくは説明しないが、そのサブル
ーチンはアナログ状態信号ＰＬＬ　ＳＴＡＴＵＳをデジ
タルに変換するためのものである。第４Ｂ図を参照して
ＰＬＬ状態信号は「基本波」と記されている、最大値が
４、０ボルトの関数に従って変化する。変換スケールは
０．０４Ｖ＝１ｆある。ＰＬＬ　ＳＴＡＴＵＳ信号の大
きさがしきい値２５２ポルトよシ大きいと、発振器２１
の固有周波数の調整は、高度信号の周波数に十分近いと
見なされるから、調整は必要としないほどである。命令
ブロック１４３においては、２の補数を用いて、ＰＬＬ
　ＳＴＡＴＵＳのデジタル値から２，５２ボルトのデジ
タル値を差し引くことにより、ＰＬＬ　５ＴＡＴＵＳ信
号がそのような許容値内に含まれるか否かを決定する。

その引き算によシＰＬＬ　５ＴＡＴＵＳ信号の大きさが
２５２ｖに等しいか、それより大きい場合には桁上げ＝
１が発生される。

ブロック１４３の次の判定ブロック１４４において、桁
上げが行われた否かが判定される。もし桁上げが行われ
たのであれば、ＦＯＦＴが励起されて、命令ブロック１
１８においてサーチが再び結びつけられる。また、桁上
げが行われなければ、発振器２１の周波数Ｆｏを高くす
るか゛、低くするかを決定するために、判定ブロック１
４５において状態信号ＰＬＬ　ＤＩＲの検査が行われる
。周波数ＦＯを高くするものとすると、ブロック　１４
６においてデータ・レジスタ　１０６の内容が増大され
る。次に、ブロック　１４７において、レジスタ１０２
の内容がアキュムレータにロードされ、かつ増大させら
れて、アキュムレータが前記調査表のその時に発振器２
１が調整されている索引性の次の索引性を指示するよう
にする。そのアキュムレータによシ指示された索引性か
らのデータは、ブロック１４８において表のオフセット
・アドレスに加え合わせることによシ検索され、ブロッ
ク１４９においてレジスタ１０６にロードされ、そこに
一時的に格納される。データ・レジスタ１０６の内容を
レジスタ　１０８の内容に等しいかどうかが判定ブロッ
ク　１５１において判定される。両者の内容が等しけれ
ば、命令ブロック１５２において索引レジスタ　１０２
の内容がアキュムレータの内容に置き換えられる。その
アキュムレータの内容は、ブロック１４８において加え
合わされたオフセット・アドレスよシ小さい。ブロック
１４１または１４２において決定された１〜１５のうち
の数を含んでいるレジスタ１０４の内容がブロック１５
４において減少させられ、その内容が０に等しいか否か
が判定ブロック　１５４において判定される。レジスタ
１０４の内容が０に等しくないと、プログラムはブロッ
ク１４５へ戻り、レジスタ１４５の内容がＯに等しくな
るまでブロック１４６〜１５４におけるステップがくシ
返えされる。

レジスタ１０４の内容が０に等しくなると、ブロック１
５５においてレジスタ１０６の内容がラッチ６２，６５
．６６　　に出力させられ、サブルーチンは命令ブロッ
ク１１８　においてザーチンに再び入れられるように励
起される。

判定ブロック１４５において、ＦＯを低くする必要があ
ることが指示されたとすると、その時のプロセスは、ブ
ロック１５６，１５７においてデータレジスタ　１０６
の内容が減少させられ、その減少させられた内容が、前
記調査表の１行手前の索引性に含まれているデータと比
較させられることを除き、Ｆｏを高くするだめのプロセ
スについて述べたものと同じである。

【図面の簡単な説明】

第１図は本発明を含むＦＭ／ＣＷ電波高度計の機゛　　
　能ブロック図、第２図は本発明のフェーズ・ロック・
ループ発振器のブロック回路図、第３図はデジタル制御
器の２５の粗同調ステップによシカバーされる発振器の
周波数を示すグラフ、第４Ａ図はフェーズ・ロック・ル
ープ発振器における加えられた信号の種々の周波数と固
有周波数とに対する誤差信号へ）Ｉ圧変動と位相の関係
を示すグラフ、第４Ｂ図は入力として加えられた信号と
、その加えられた信号に位相同期させられている発振器
の出力とを受ける位相比較器の出力を示す第４Ａ・図に
類似のグラフ、第５Ａ図乃至第５Ｃ図はフェーズ・ロッ
ク・ループ発振器の出力と、その発振器のタイミング・
コンデンサの端子間電圧と、９０度移相された発振器出
力とのそれぞれの波形図、第６図は本発明で用いられる
サーチ・サブルーチンを示す流れ図、第７図は本発明で
用いられるＰＬＬ０サブルーチンの流れ図、第８Ａ図お
よび第８Ｂ図は、組合わされて、本発明で用いられるＦ
ＯＦＴサブルーチンの流れ図である。ＩＣ＠・・・送信器、１２・争・・三角波発生器、１３
・争・・変調器、１５・Φ・・受信器−混合器、１８・
・参〇トラッキング・フィルタ、１９・・・・振幅制限
器、２１・・・−ＰＬＬ　）ラッキング発振器、２２・
命・拳周波数カウンタ、２３・・・・マイクロプロセッ
サ装置、２４・−・・指示器、４６，４７，５５・φ・
・スイッチ、６２．６５．６６−・・・ラッチ。１１す作出願人　　ザ・ペンデイツクス・コーポレーシ
ョン代理人山川政樹（Ｉυ・１名）令ＦＩＧ、　３１０にＨｚ　　　　　　　　　　　　　　　　ｌＵＫＭ
２　　　　　　　　　　　　　　　　１１ＪＩＪ　ｎｒ
′Ｉｒｆ玄相νｌ−快ｉ７１〃９　（ぞ−ムラノＦ？Ｂｌ力へ　　　　　　　　　　　　　　７２β〃
→矛・う第１頁の続き０発　明　者　ルイス・ジエイ・ミリオアメリカ合衆国
３３３１２フロリダ州エフテイ・ローダ−ゾール・サウス・ウェスト１３テイエイチ・シーティ３５９８

Claims

【特許請求の範囲】

（１）　　電圧制御発振器と、この電圧制御発振器の出
力の位相を周波数を追従させられる高度信号の位相と比
較するための位相比較器と、前記電圧制御発振器の周波
数を変えるために前記位相比較器の出力を前記電圧制御
発振器へ与えるだめの誤差信号増幅器とを含むフェーズ
・ロック・ループ発振器と；高度信号を前記位相比較器へ与える要素と；マイクロプ
ロセッサ装置と；複数のコンデンサと；それらのコンデンサの組合わせを前記電圧制御発振器の
入力端子に接続して、その電圧制御発振器の固有周波数
を決定するためのデジタル・スイッチ装置と；前記電圧制御発振器の出力と、前記位相比較器へ与えら
れる高度信号との間の位相同期状態を検出するための訣
素と；前記スイッチのだめの複数のデジタル制御信号群を表の
形で含む記’Ｉ；”：、’ｉ装置と；この記憶装置をア
クセスし、前記位相同期検出要素が前記位相同期状態の
存在を指示するまで、前記デジタル信号を群ごとに順次
前記スイッチ装置へ与えることを前記マイクロプロセッ
サに指令するプログラム要素と；　を備え、前記電圧制御発振器は前記入力端子と、この入力端子に
接続されるタイミング・コンデンサとを有する回路装置
を含み、この回路装置は前記タイミング・コンデンサの
容量に依存する固有周波数を有する周期的出力信号を発
生するように動作し、前記デジタル・スイッチ装置は前
記マイクロプロセッサからのデジタル制御信号出力に応
答する、ことを特徴とするＦ　Ｍ／ＣＷ電波高電波高度
床用域７エーズ・ロック・ループ・トラッキング発振器
。
（２）電圧制御発振器と、この電圧制御発振器の出力の
位相を、周波数がトラッキングされる高度信号の位相と
比較するだめの位相比較器と、前記電圧制御発振器の周
波数を変えるために、前記位相比較器の出力を前記電圧
制御発振器へ与える誤差信号増幅器とを含み、前記電圧
制御発振器は端子と、その電圧制御発振器の固有周波数
を決定するために前記端子に接続されるタイミング・コ
ンデンサとを有し、前記誤差信号増幅器は端子と、その
誤差増幅器の？ｉ＋ｉ域幅を決定するために前記端子に
接続される帯域幅コンデンサとを有する、フェーズ・ロ
ック・ループ発振器と；第１の複数のコンデンサと；第１のデジタル信号に応答して前記第１の桟数のコンテ
ンツ゛の組合せを前記タイミング・コンデンサ゛の回路
中に接続し、前記電圧制御発振器の固有周波数を変える
第１のデジタル・スイッチ装置と；第２の複数のコンデンサと；第２のデジタル制御信号に応答して、前記第２の複数の
コンデンサの組合せを前記イ１）′域幅コンデンサの回
路中に接続し、前記誤差信号増１１曹器の帯域幅を変え
る第２のデジタル・スイッチ装置と；高度信号を前記位
相比較器へ与えるだめの要素と；マイクロプロセッサ装置ト；複数のデジタル制御信号群を調査表の形で格納するため
の記憶装置と；前記デジタル信号の逐次群を選択するために前記記憶装
置をアクセスすることを前記マイクロプロセッサに指令
するだめのプログラム要素と；前記マイクロプロセッサ
装置により選択された前記デジタル信号を前記第１と第
２のデジタル・スイッチ装置へ与えるための要素と：前記位相同期ループ発振器の出力と前記高度信号の間の
位相同期状態を検出するための要素と；を備え、前記第１の複数のコンデンサの各組合せは前記第１のデ
ジタル制御信号の特定の値にょシ決定され、前記各デジタル信号群は、前記第１のデジタル・スイッ
チ装置のための前記第１のデジタル制御信号と、前記第
２のデジタル・スイッチ装置のための前記第２のデジタ
ル制御信号を含み、前記デジタル信号群は、高度信号の
有用な動作範囲を通じて隔てられている、前記電圧制御
信号の前記固有周波数に一連の値を与え、かつ前記誤差
信号増幅器に帯域幅値を与えるように４７’７成され、
それにより、隣接する前記デジタル信号群対に対して、
前記位相同期ループ発振器の捕捉周波数が周波数の共通
値を含み、前記プログラム要ふは、前記位相同期検出要素の出力に
応答して、前記位相同期状態を生ずる前記信号群におけ
る前記デジタル制御信号の逐次選択を停止することを特
徴とするＦＭ／ＣＷ電波綜高度計用のトラッキング発振
器。