JPS5950992B2 - 数字表示装置 - Google Patents
数字表示装置Info
- Publication number
- JPS5950992B2 JPS5950992B2 JP22594383A JP22594383A JPS5950992B2 JP S5950992 B2 JPS5950992 B2 JP S5950992B2 JP 22594383 A JP22594383 A JP 22594383A JP 22594383 A JP22594383 A JP 22594383A JP S5950992 B2 JPS5950992 B2 JP S5950992B2
- Authority
- JP
- Japan
- Prior art keywords
- segments
- output
- exclusive
- circuit
- driving means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004568 cement Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は数字表示素子を゛００’’ど０５’’に強制的
に切換えて表示する数字表示装置に関するものである。
に切換えて表示する数字表示装置に関するものである。
従来例の構成とその問題点
一般にチューナ等において受信周波数を数桁のフ数字と
してディジタル表示する場合、最下位の桁が″０’’か
ら″９’’までひんぱんに変化すると非常に見づらくな
るため、０〜４の間ば０’’を表示し、５〜９の間ば５
’’を表示することが行われている。
してディジタル表示する場合、最下位の桁が″０’’か
ら″９’’までひんぱんに変化すると非常に見づらくな
るため、０〜４の間ば０’’を表示し、５〜９の間ば５
’’を表示することが行われている。
丁 このような表示装置として、従来より第１図に示す
ように７個セグメントａ−ｇを「日」の字状に配置して
数字表示素子１を構成し、セグメントａ、ｃ、ｄ、ｆに
は共通に常時駆動信号を印加して点灯しておき、０〜４
の間はセグメントｂ、ｅフに駆動信号を印加しで０’’
を表示し、カウンタ等のカウント数が４から５へ変化し
たことを検出して出力を切換え、その後５〜９の間はセ
グメントｇに駆動信号を印加しで５’’を表示するよう
にしたものが使用されている。
ように７個セグメントａ−ｇを「日」の字状に配置して
数字表示素子１を構成し、セグメントａ、ｃ、ｄ、ｆに
は共通に常時駆動信号を印加して点灯しておき、０〜４
の間はセグメントｂ、ｅフに駆動信号を印加しで０’’
を表示し、カウンタ等のカウント数が４から５へ変化し
たことを検出して出力を切換え、その後５〜９の間はセ
グメントｇに駆動信号を印加しで５’’を表示するよう
にしたものが使用されている。
） ところが、このような構成では、最下位桁以外の数
字表示素子は各セグメントａ−ｇを駆動するための駆動
信号を出力して″０’’から゛０９’’までのすべての
表示が行えるような駆動回路が使用されているにもかか
わらず、最下位桁の表示素子を”上記駆動回路の出力で
直接駆動することができないため、最下位桁の表示素子
用に特別な駆動回路を使用しなければならないという問
題がある。
字表示素子は各セグメントａ−ｇを駆動するための駆動
信号を出力して″０’’から゛０９’’までのすべての
表示が行えるような駆動回路が使用されているにもかか
わらず、最下位桁の表示素子を”上記駆動回路の出力で
直接駆動することができないため、最下位桁の表示素子
用に特別な駆動回路を使用しなければならないという問
題がある。
発明の目的本発明はこのような問題を解決し、″Ｏ゛’
から゛９’’までのすべての表示が行なえるような駆動
回路を用いでＯ゛゛ど５’’を表示する表示素子が駆動
できるようにした数字表示装置を提供するものである。
から゛９’’までのすべての表示が行なえるような駆動
回路を用いでＯ゛゛ど５’’を表示する表示素子が駆動
できるようにした数字表示装置を提供するものである。
発明の構成
本発明は、セグメントＡ，ｄを上下に横方向に配置し、
２個ずつのセグメントＢ，ＣおよびＥ，ｆを上記セグメ
ントＡ，ｄの右および左に縦方向に並べて配置し、セグ
メントＢ，Ｃの間とセグメントＥ，ｆの間にセグメント
ｇを横方向に配置した数字表示素子と、上記セグメント
Ａ，ｃ，ｄ，ｆに常時駆動信号を印加する第１の駆動手
段と、上記セグメントＢ，ｅに駆動信号を印加する第２
の駆動手段と、上記セグメントｇに駆動信号を印加する
第３の駆動手段とを備え、上記第２駆動手段を、セグメ
ントＡ，ｃおよびＦ，ｇの駆動信号のそれぞれの排他的
論理和をとる第１、第２の排他的論理和回路と、上記第
１、第２の排他的論理和回路の出力の論理和をとる論理
和回路とで構成し、上記第３の駆動手段を、上記論理和
回路の出力と電源との排他的論理和をとる第３の排他的
論理和回路で構成し、上記第１、第２の駆動手段の出力
により上記数字表示素子で６『゛を表示し、，上記第１
、第３の駆動手段の出力により上記数字表示素子で：゛
．５゛を表示するようにしたものである。
２個ずつのセグメントＢ，ＣおよびＥ，ｆを上記セグメ
ントＡ，ｄの右および左に縦方向に並べて配置し、セグ
メントＢ，Ｃの間とセグメントＥ，ｆの間にセグメント
ｇを横方向に配置した数字表示素子と、上記セグメント
Ａ，ｃ，ｄ，ｆに常時駆動信号を印加する第１の駆動手
段と、上記セグメントＢ，ｅに駆動信号を印加する第２
の駆動手段と、上記セグメントｇに駆動信号を印加する
第３の駆動手段とを備え、上記第２駆動手段を、セグメ
ントＡ，ｃおよびＦ，ｇの駆動信号のそれぞれの排他的
論理和をとる第１、第２の排他的論理和回路と、上記第
１、第２の排他的論理和回路の出力の論理和をとる論理
和回路とで構成し、上記第３の駆動手段を、上記論理和
回路の出力と電源との排他的論理和をとる第３の排他的
論理和回路で構成し、上記第１、第２の駆動手段の出力
により上記数字表示素子で６『゛を表示し、，上記第１
、第３の駆動手段の出力により上記数字表示素子で：゛
．５゛を表示するようにしたものである。
実施例の説明
以下本発明の一実施例について第２図とともに！説明す
る。
る。
第２図において２，３，４は排他的論理和回路、Ｄｌ，
Ｄ２はダイオード、Ｑ１はトランジスタであり、ダイオ
ードＤｌ，Ｄ２、トランジスタＱ１により論理和回路５
を形成している。
Ｄ２はダイオード、Ｑ１はトランジスタであり、ダイオ
ードＤｌ，Ｄ２、トランジスタＱ１により論理和回路５
を形成している。
Ｑ２，Ｑ３は表示．出力用トランジスタで゛ある。ここ
で、各セグメントａ−ｇの駆動信号ａ−ｇ（説明の便宜
上セダメントａ−ｇの駆動信号をａ〜ｇで示す）は、各
セグメントａ−ｇを点灯させる場合はハイレベルとなり
、その他の時はローレｊベルである。
で、各セグメントａ−ｇの駆動信号ａ−ｇ（説明の便宜
上セダメントａ−ｇの駆動信号をａ〜ｇで示す）は、各
セグメントａ−ｇを点灯させる場合はハイレベルとなり
、その他の時はローレｊベルである。
この実施例では、表示出力が０，１，２，３，４の時は
６．０゛に、５，６，７，８，９の時は６５”になる回
路を示している。
６．０゛に、５，６，７，８，９の時は６５”になる回
路を示している。
第２図のＡ点の論理式は（ａ＋ｂ）＋（ｆ＋ｇ）となる
。すなわち、駆動信号ａとＣおよび駆動信号ｆとｇのそ
れぞれの排他的論理和をとり、それらの論理和をとるこ
とにより表示出力が０，１，２，３，４の時はＡ点がハ
イレベル、５，６，７，８，９の時は口ーレベルとなる
。そこでＡ点がハイレベルの時はトランジスタＱ２がオ
ンになり、Ｂ出力にＶ。
。すなわち、駆動信号ａとＣおよび駆動信号ｆとｇのそ
れぞれの排他的論理和をとり、それらの論理和をとるこ
とにより表示出力が０，１，２，３，４の時はＡ点がハ
イレベル、５，６，７，８，９の時は口ーレベルとなる
。そこでＡ点がハイレベルの時はトランジスタＱ２がオ
ンになり、Ｂ出力にＶ。
Ｏが出て、第１図の数字表示素子１のセグメントＢ，ｅ
を点灯さぜ０゛を表示する。この時トランジスタＱ１の
コレクタはローレベルとなり排他的論理和回路４により
反転されるため排他的論理和回路４の出力はハイレベル
となり、トランジスタＱ３はオフとなつて出力ＣにはＶ
ＯＯが出力されない。
を点灯さぜ０゛を表示する。この時トランジスタＱ１の
コレクタはローレベルとなり排他的論理和回路４により
反転されるため排他的論理和回路４の出力はハイレベル
となり、トランジスタＱ３はオフとなつて出力ＣにはＶ
ＯＯが出力されない。
逆にＡ点がローレベルの時はトランジスタＱ３がオンと
なり、出力Ｂが現われず、出力ＣにＶ。Ｏが出力され、
数字表示素子１のセグメントｇを点灯させて６５゛を表
示する。本発明をＦＭ受信機の周波数表示に使用すれば
、放送局が５０ＫＩｋおきにある場合、例えば、１０２
．８０Ｍ田の局を受信し、次にその上下５０Ｋ田の局を
受信する際には１０２．８５ＭＨｚあるいは１０２．７
５Ｍ田の周波数が一度の切換えで表示され、ダイヤルを
動かすたびに最下位桁が１，２，３，４・・・のように
細かく変ることはないので周波数が非常に見易くなる。
又、短波放送の周波数表示に使用する場合も同様である
。
なり、出力Ｂが現われず、出力ＣにＶ。Ｏが出力され、
数字表示素子１のセグメントｇを点灯させて６５゛を表
示する。本発明をＦＭ受信機の周波数表示に使用すれば
、放送局が５０ＫＩｋおきにある場合、例えば、１０２
．８０Ｍ田の局を受信し、次にその上下５０Ｋ田の局を
受信する際には１０２．８５ＭＨｚあるいは１０２．７
５Ｍ田の周波数が一度の切換えで表示され、ダイヤルを
動かすたびに最下位桁が１，２，３，４・・・のように
細かく変ることはないので周波数が非常に見易くなる。
又、短波放送の周波数表示に使用する場合も同様である
。
発明の効果
以上のように、本発明によれば、１『゛から“９゛まで
を表示する通常の駆動回路の出力をそのまま利用しで゛
０゛と″５゛のみを切換え表示することができるという
優れた効果が得られる。
を表示する通常の駆動回路の出力をそのまま利用しで゛
０゛と″５゛のみを切換え表示することができるという
優れた効果が得られる。
第１図は本発明に用いる数字表示素子の正面図、第２図
は本発明の一実施例の回路図である。 １・・・・・・数字表示素子、２，３，４・・・・・・
第１、第２、第３の排他的論理和回路、５・・・・・・
論理和回路、ａ−ｇ・・・・・・セグメント。
は本発明の一実施例の回路図である。 １・・・・・・数字表示素子、２，３，４・・・・・・
第１、第２、第３の排他的論理和回路、５・・・・・・
論理和回路、ａ−ｇ・・・・・・セグメント。
Claims (1)
- １ ２個のセグメントａ、ｄを上下に横方向に配置し、
２個ずつのセグメントｂ、ｃおよびｅ、ｆを上記セグメ
ントａ、ｄの右および左に縦方向に並べて配置し、セグ
メントｂ、ｃの間とセグメントｅ、ｆの間にセグメント
ｇを横方向に配置した数字表示素子と、上記セグメント
ａ、ｃ、ｄ、ｆに常時駆動信号を印加する第１の駆動手
段と、上記セグメントｂ、ｅに駆動信号を印加する第２
の駆動手段と、上記セグメントｇに駆動信号を印加する
第３の駆動手段とを備え、上記第２の駆動手段を、セグ
メントａ、ｃおよびｆ、ｇの駆動信号のそれぞれの排他
的論理和をとる第１、第２の排他的論理和回路と、上記
第１、第２の排他的論理和回路の出力の論理和をとる論
理和回路とで構成し、上記第３の駆動手段を、上記論理
和回路の出力と電源との排他的論理和をとる第３の排他
的論理和回路で構成し、上記第１、第２の駆動手段の出
力により上記数字表示素子で“０”を表示し、上記第１
、第３の駆動手段の出力により上記数字表示素子で“５
”を表示するようにした数字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22594383A JPS5950992B2 (ja) | 1983-11-30 | 1983-11-30 | 数字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22594383A JPS5950992B2 (ja) | 1983-11-30 | 1983-11-30 | 数字表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107383A JPS59107383A (ja) | 1984-06-21 |
| JPS5950992B2 true JPS5950992B2 (ja) | 1984-12-11 |
Family
ID=16837322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22594383A Expired JPS5950992B2 (ja) | 1983-11-30 | 1983-11-30 | 数字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950992B2 (ja) |
-
1983
- 1983-11-30 JP JP22594383A patent/JPS5950992B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59107383A (ja) | 1984-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597674A (en) | Multiplex digital clock | |
| US4095414A (en) | Electronic timepiece | |
| US3762152A (en) | Reset system for digital electronic timepiece | |
| US3980868A (en) | Digital yacht racing timing system | |
| US4074515A (en) | Electronic timepiece with battery life display | |
| JPS5950992B2 (ja) | 数字表示装置 | |
| US4123714A (en) | FM Receiver with liquid crystal signal indicator | |
| JPS5841581Y2 (ja) | 表示切換え回路 | |
| US3761824A (en) | Pulse frequency divider | |
| JPS6219991Y2 (ja) | ||
| JPS5860282A (ja) | アナログ表示領域変化型電子時計 | |
| US4308608A (en) | Digital electronic timepieces | |
| US3910030A (en) | Digital clocks | |
| JPS597953B2 (ja) | 電子式時計用ｉｃ | |
| JPS5823637B2 (ja) | 液晶表示装置 | |
| JPS5919476Y2 (ja) | ダイヤル表示装置 | |
| US4086473A (en) | Display device for electronic apparatus | |
| JPS6132399Y2 (ja) | ||
| GB2051429A (en) | Analogue electronic timepiece | |
| JPS5824520Y2 (ja) | 受信周波数表示装置 | |
| SU602910A2 (ru) | Устройство дл динамической индикации времени суток и календар | |
| JPS58103237A (ja) | 受信装置 | |
| JPS6333213Y2 (ja) | ||
| JPH0224144Y2 (ja) | ||
| KR820000794B1 (ko) | 멀티레인즈 타이머(Multirange timer) |